JPH02268436A - 配線形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、集積回路装置等の製造に用いられる配線形
成法に関し、特にチップ領域を複数のサブチップ領域に
分割して各サブチップ領域毎に配線層群を形成する技術
の改良に関するものである。

［発明の概要］ この発明は、チップ領域を複数のサブチップ領域に分割
する際サブチップ領域間の境界線が非直線又は斜線をな
すように分割を行なうことにより境界線に沿ってより多
くの配線を並設可能としたものである。

［従来の技術］ 従来、配線パターン転写用の露光装置の露光フィールド
よりもサイズの大きい超ＬＳＩ等の集積回路チップを作
成するにあたっては、第７図に示すように、半導体ウェ
ハｌＯの表面において、多数の回路素子を含むチップ領
域１２を２つのサブチップ領域１２Ａ、　１２Ｂに分割
し、各サブチップ領域毎に露光装置によりレジスト層に
配線パターンを転写する方法が採用されていた。

第８図は、チップ領域１２を拡大して示すもので、長方
形状のチップ領域１２は長辺に直交する境界線Ｘに沿っ
て二分割され、２つのサブチップ領域１２Ａ、　１２Ｂ
に分けられる。この場合、境界線Ｘの長さしは短辺の長
さＬｏに等しい。

半導体ウェハ１０の表面には、チップ領域１２をおおう
ように５ｉ０２等の絶縁膜が形成されており、この絶縁
膜の上にＡ１等の配線金属からなる導電材層及びレジス
ト層が順次に形成され、この後各サブチップ領域毎にそ
れに対応する配線パターンが露光装置によりレジスト層
に転写される。

この場合、配線パターンの転写は、サブチップ領域１２
Ａ、　１２Ｂにそれぞれ対応した配線パターンが境界線
Ｘに沿フて結合されるように行なわれる。

配線パターン転写の後は、レジスト層を現像し、残存す
るレジスト層をマスクとして導電材層を選択的にエッチ
除去することにより境界線Ｘに沿って相互に結合した２
つの配線層群をサブチップ１２Ａ及び１２Ｂの上方にそ
れぞれ形成する。

第９図及び第１θ図は、このようにして形成された配線
結合部の上面及び断面をそれぞれ示すもので、１０は半
導体ウェハ、１２Ａ、１２Ｂはサブチップ領域、１４は
クエへ表面をおおう５ＩＯ２等の絶縁膜、１６Ａ〜１６
ｃはＡＩＬ等からなる配線層、１８Ａ　。

１８Ｂはトランジスタ等の回路素子である。なお、チッ
プ領域１２は、配線形成の後、保護膜形成等の工程を経
てから、半導体ウェハ１０から分断され、最終的には集
積回路チップとして集積回路パッケージに収納・封止さ
れる。

［発明が解決しようとする課題］ 上記した従来技術によると、境界線Ｘに沿って並設可能
な配線の数は、Ｌ−ＬｏであるためＬ（１によって直接
的に制限される。その上、２つの配線層群の相互結合を
確実にするためには、配線パターンの重ね合せ、レンズ
デイスト−ジョン、レチクルローテーション等の誤差を
見込んで境界線Ｘ近傍での配線幅Ｗ２を通常要求される
配線幅Ｗ、より大きくするのが通例であるから、このよ
うにした場合には、境界線Ｘに沿って並設可能な配線の
数は一層少数に制限されることになる。

このように境界線Ｘに沿って並設可能な配線の数が少な
いことは、集積回路設計の自由度を低下させると共に回
路機能の向上を妨げる要因になっていた。

この発明の目的は、境界線Ｘに沿って並設される配線の
数を増大させることにある。

［課題を解決するための手段］ この発明による配線形成法は、チップ領域を複数のサブ
チップ領域に分割する際に、該サブチップ領域間の境界
線がチップ領域の一辺からこれに対向する他辺に向けて
非直線（折れ線、曲線等）をなすか又は該一辺及び他辺
に斜めに交叉する直線をなすように分割することを特徴
とするものである。

［作　用］ この発明の配線形成法によれば、境界線の長さがチップ
領域の一辺及び他辺の間の最短距離より長くなるので、
境界線に沿ってより多くの配線を並設可能となる。

［実施例］ 第１図乃至′！Ｊ６図は、この発明による種々のチップ
領域分割例を示すものである。

第１図の例は、長方形状のチップ領域１２を、階段状の
折れ線からなる境界線Ｘでサブチップ領域１２Ａ、　１
２Ｂに分割したものである。この場合、境界線の３つの
直線部分の長さを図示の如＜Ｘ＋。

Ｘ２．Ｘ３とすれば、Ｌ　＝　Ｘ　ｌ＋　）＜　２　＋
　Ｘ　ｓ　＞Ｌｏ　　（ここで、しは境界線Ｘの長さを
、Ｌｏはチップ領域１２の短辺の長さをそれぞれ示し、
以下同様とする）となる。

第２図の例は、長方形状のチップ領域１２を、右方凸状
の折れ線からなる境界線Ｘでサブチップ領域１２Ａ、　
１２Ｂに分割したものである。この場合、境界線Ｘの５
つの直線部分の長さを図示の如くＸｌｌ〜ＸＩ５とすれ
ば、Ｌ　＝　Ｘ　Ｉｒ＋　Ｘ　１２＋　Ｘ　＋３＋Ｘ　
１４　＋　Ｘ　＋ｓ＞　Ｌ　ｏとなる。

第３図の例は、長方形状のチップ領域１２を、その１組
の長辺に角度α（α≠９０°）で斜めに交叉する直線か
らなる境界線Ｘでサブチップ領域１２Ａ、　１２Ｂに分
割したものであり、この場合もＬ＞ＬＯとなる。

第４図の例は、長方形状のチップ領域１２を、「＜」の
字状の折れ線からなる境界線Ｘでサブチップ領域１２Ａ
、　１２Ｂに分割したものである。この場合、境界線Ｘ
の２つの直線部分の長さを図示の如＜　Ｘ２１．　Ｘｌ
ｌとすれば、Ｌ　−Ｘ　ｘ、＋　Ｘ　２２＞Ｌｏとなる
。

第５図の例では、長方形状のチップ領域１２を、左方に
ふくらんだ曲線からなる境界線Ｘでサブチップ領域１２
Ａ、　１２Ｂに分割したものであり、この場合もＬ＞Ｌ
ｏとなる。

第６図の例は、長方形状のチップ領域１２を、波状の曲
線からなる境界線Ｘでサブチップ領域１２Ａ、　１２Ｂ
に分割したものであり、この場合もＬ＞Ｌ、どなる。

第１図乃至第６図に示したいずれの分割例を採用すると
しても、導電材層の形成、レジスト層の形成、配線パタ
ーンの転写、レジスト層の現像、残存レジスト層をマス
クとする導電材層の選択エツチング等の配線形成処理は
、従来技術に関して前述したと同様に行なうことができ
る。

なお、上記実施例では、チップ領域を２つのサブチップ
領域に分けたが、同様にして３つ以上のサブチップ領域
に分けることもできる。

［発明の効果］ 以上のように、この発明によれば、サブチップ領域間の
境界線の長さが長くなるので、境界線に沿ってより多く
の配線を並設可能となり、集積回路設計の自由度が増す
と共に回路機能の向上が可能となる効果が得られるもの
である。

【図面の簡単な説明】

第１図乃至第６図は、この発明による種々のチップ領域
分割例を示すチップ領域上面図、第７図は、従来例を説
明するためのウェハ上面図、 第８図は、第７図のチップ領域を拡大して示す上面図、 第９図は、第７図のチップ領域における配線結合部を拡
大して示す上面図、 第１Ｏ図は、第９図の配線結合部の断面図である。 １０・・・半導体ウェハ、１２・・・チップ領域、１２
Ａ。 １２Ｂ・・・サブチップ領域、１４・・・絶縁膜、１６
Ａ−１６ｃ・・・配線層、１８Ａ、　１８Ｂ・・・回路
素子、Ｘ・・・サブチップ領域間の境界線。 出願人　　ヤ　マ　ハ　株　式　会　社代理人　　弁理
士　伊　沢　敏　昭 第 ■ 図（チップ”Ｍ幅面） 第２図 第３図 第４図 第５図 第６図 第７図（ウェハ上回 第８図（チップ領域上面）

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体ウェハの表面において所定のチップ領域を
   おおうように絶縁膜を形成する工程と、 （ｂ）前記絶縁膜上に配線形成用の導電材を被着して導
   電材層を形成する工程と、 （ｃ）前記導電材層上にレジストを被着してレジスト層
   を形成する工程と、 （ｄ）前記チップ領域を複数のサブチップ領域に分割し
   、これらのサブチップ領域にそれぞれ対応する複数の配
   線パターンが該サブチップ領域間の境界線に沿って結合
   されるように各サブチップ領域毎にそれに対応する配線
   パターンを前記レジスト層に転写する工程と、 （ｅ）前記複数の配線パターンが転写されたレジスト層
   を現像した後残存するレジスト層をマスクとして前記導
   電材層を選択的にエッチ除去することにより前記複数の
   配線パターンにそれぞれ従い且つ前記境界線に沿って相
   互に結合した複数の配線層群を形成する工程と を含む配線形成法において、 前記（ｅ）工程で前記チップ領域を分割する際には、前
   記境界線が該チップ領域の一辺からこれに対向する他辺
   に向けて非直線をなすか又は該一辺及び他辺に斜めに交
   叉する直線をなすように分割することを特徴とする配線
   形成法。