JPH02268093A - 同期信号及びエンベロープデータ発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は処理されているビデオ信号と結合するためのテ
レビシロン同期信号を発生するためのビデオ信号処理装
置にし、特に同期信号及びエンベロープデータ発生装置
に関する。

従来の技術 テレビジョン信号は一般的に２つの分類の信号即ち、ビ
デオ情報信号成分といくつかの同期信号成分の複合信号
である。同期信号及びカラーバースト、映像信号のエン
ベロープ等を映像信号のサンプリングクロックに同期し
たデジタルデータで発生する装置としては、カラーサブ
キャリアあるいは水平同期信号と関連したサンプリング
クロックをカウンタでカウントし、映像信号の画像に対
する水平位置及び垂直位置を示すアドレスを発生するア
ドレスカウンタと、前記アドレスカウンタに対応した同
期信号データを発生すＲＯＭ（！Ｊ−ド・オンリ・メモ
リ）で構成するのが一般的であしかしながら、前記サン
プリングクロックに対し映像信号のカラーフレーム（Ｎ
ＴＳＣ方式の映像信号では４フイールド、ＰＡＬ方式の
映像信号では８フイールド）の全てに対応する同期信号
データを発生しようとすると、長期間のデジタルパター
ンを記憶する大容量のＲＯＭを必要とする。

これを回避するため同期信号あるいはエンベロープの立
ち上がりエツジ部のデータパターンと立ち下がりエツジ
部のデータパターンのみを記憶するＲＯＭを備え、映像
信号の同期信号の変化部分のみカウントする第２のカウ
ンタを新たに設け、前記第２のカウンタの出力アドレス
よりＲＯＭを読み出し、同期信号及びエンベロープのデ
ータを得る方法が提案されている（例えば、特開昭６２
−１８１５８６号公報）。

発明が解決しようとする課ｍ しかしながら、上記の提案された方法に於ても、ＲＯＭ
に供給するアドレスを作成する第２のカウンタと、前記
第２のカウンタのスタート位置を決定するために同期信
号のエツジ部の手前で前記第２のカウンタに送るリセッ
トパルスを発生する回路が必要である。さらに、ＰＡＬ
方式の映像信号に於いて、カラーサブキャリアの周波数
の整数倍のクロックをカウントして同期信号及びエンベ
ロープデータの位置を決定する場合はさらに複雑になる
。ＰＡＬ方式の映像信号のカラーサブキャリア周波数は
、水平周波数に対して２５１！Ｚのオフセットしており
、この場合、同期信号及びエンベロＨで前記サンプリン
グ位相を検出しＲＯＭデータを補正する回路か、あるい
はサンプリング位相の異なるエツジデータを複数もつＲ
ＯＭを用意し前記サンプリング位相を検出し前記位相を
ＲＯＭアドレスに変換して前記ＲＯＭに供給する回路が
必要である。いずれも１カラーフレームに対して非常に
多くのパターン数が必要であるため、多くのランダムロ
ジック回路を必要とし回路の複雑化と大規模化を招いて
いた。

本発明は上記従来の問題点を解決するもので、ランダム
ロジックを少なく構成するとともに、ＲＯＭの読み出し
アドレスを回路内部で発生するデータの数値で変更でき
るので、映像信号のサンプリング周波数やカラーサブキ
ャリア周波数、同期信号の形態が異なる種々のシステム
に対しても回路構成はそのままでＩＨカウンタのカウン
ト数とＲＯＭの変更で容易に対応することが可能な同期
信号及びエンベロープデータ発生装置を提供することを
目的とする。

課題を解決するための手段 この目的を達成するために本発明の同期信号及びエンベ
ロープデータ発生装置は、カラーサブキャリア或は水平
同期信号と関連した周波数のクロックを発生するクロッ
ク発生回路と、前記クロックをカウントし１水平区間の
位置を示すｎ１ビットの水平アドレスを発生する第１の
カウンタと、前記第１のカウンタの発生したアドレスよ
り同期信号あるいはカラーバースト、ビデオ信号のエン
ベロープを表すデジタルエンベロープデータの立ち上が
り、立ち下がりエツジの区間で発生する第１のパルスを
作成する第１のデコーダと、前記アドレスよりエンベロ
ープデータが最大値になるところと最小値になるところ
で信号レベルのＨ，Ｌが異なる第２のパルスを発生する
第２のデコーダと、前記アドレスより第１のパルスの発
生位置に従って値が変化する１３ビットのパルス番号を
発生する第３のデコーダと、前記アドレスよりエンベロ
ープデータの立ち上がりエツジ区間と立ち下がりエツジ
区間で信号レベルのＨ，Ｌが異なる第３のパルスを発生
する第４のデコーダと、前記ｎ１ビットのアドレスの下
位ｎ２ビットを第３のパルスで反転。

非反転の切り換え制御を行う反転回路と、前記パルス番
号よりアドレスのシフト量に相当するｎ２ビットのシフ
トデータを作成する第１のデータ発生回路と、前記第２
のパルスよりエンベロープデータの最大値と最小値に相
当するｍビットのデータを切り換えて出力する第２のデ
ータ発生回路と、前記反転回路からのｎ２ビットのデー
タと前記ｎ２ビットのシフトデータを加算し下位ｎ２ビ
ットを出力する加算回路と、加算回路のｎ２ビットの出
力をアドレスとしてエンベロープデータのエツジ部分の
ｍビットデータを出力するＲＯＭと、第１のパルスでＲ
ＯＭ出力のｍビットデータと第２のデータ発生回路から
のｍビットデータを切り１負えてｍビットの連続したエ
ンベロープデータを出力する切換回路とを少なくとも具
備している。

垂直同期期間に対応するために、前記水平アドレスから
水平周波数の２倍クロックを発生する第５のデコーダと
、前記水平周波数の２倍の周波数のクロックをカウント
し垂直区間の位置を示す垂直アドレスを発生する第２の
カウンタを具備し、さらに第１〜第４のデコーダは前記
水平アドレスと垂直アドレスを入力し垂直アドレスによ
り１水平期間に於けるパルス発生タイミングを切り換え
て出力するよう構成する。

同期信号やカラーバースト信号、ビデオのブランキング
エンベロープ等の複数系列のデータを出力する際には前
記第１〜第２のデコーダと第２のデータ発生回路と切換
回路は異なる複数の同期信号またはエンベロープデータ
に対応して２つ以上具備し、さらに第１のパルスに対し
前記パルスが前記複数の同期信号またはエンベロープデ
ータのどれに対応するかを示す追加アドレスを作成し前
記ＲＯＭに供給する第６のデコーダをさらに具備する。

同期信号データとカラーバースト信号を加算した形で１
系統の信号として出力する場合は前記２つ以上の切換回
路の一方からバーストエンベロープデータを出力し、別
の切換回路から同期信号データを出力し、さらに前記ク
ロック発生回路で発生したクロックからカラー映像信号
のカラーサブキャリアをデジタル値で発生するキャリア
発生回路と、前記カラーサブキャリアのデジタル値とバ
ーストエンベロープデータを乗算する乗算回路と、前記
乗算回路出力と同期信号データを加算して出力する加算
回路をさらに具備する。

また、別の構成として前記２つ以上の切換回路の一方か
らバーストエンベロープデータを出力し、別の切換回路
から同期信号データを出力し、且つバーストエンベロー
プデータに対応する第２のデータ発生回路は外部からの
カラーサブキャリアの２倍の周波数信号２ｆｓｃにより
その最大値データを切り換えて出力し、前記ＲＯＭは前
記２ｆｓｃ信号を追加アドレスとして入力し、さらに前
記クロック発生回路で発生したクロックから前記第２の
データ発生回路とＲＯＭに供給する信号２ｆｓｃとその
分周信号ｆｓｃを作成する分周回路と、前記バーストエ
ンベロープデータを信号ｆｓｃで反転する反転回路と、
前記同期信号データと信号ｆｓｃで反転されたバースト
エンベロープデータを加算して出力する加算回路を具備
してもよい。

同期信号をビデオエンベローブデータでレベル制限され
たビデオ成分と加算して一般的な映像信号を得るために
は、前記第１〜第２のデコーダ。

第２のデータ発生回路及び切換回路はそれぞれ同期信号
データを発生するためのものとビデオ信号のレベルエン
ベロープデータを発生するためのもンバレータと、前記
コンパレータの比較結果によりビデオ信号データがレベ
ルエンベロープデータよす大の時にはレベルエンベロー
プデータを出力し小のときはビデオ信号データをそのま
ま出力する切換スイッチと、前記切換スイッチの出力と
同期信号データを加算して出力する加算回路を具備する
。

また、別の構成として前記第１〜第２のデコーダ、第２
のデータ発生回路及び切換回路はそれぞれ同期信号デー
タを発生するためのものとビデオ信号のレベルエンベロ
ープデータを発生するためのものの２つを少なくとも具
備し、さらにビデオ信号データとレベルエンベロープデ
ータを乗算する乗算回路と前記乗算回路の出力と同期信
号データを加算して出力する加算回路を具備してもよい
。

作用 本発明は上記した構成により、クロック発生回路で発生
したクロックを第１のカウンタでカウントしてＩＨ区間
に於ける位置を示す水平アドレスを作成する。そして前
期水平アドレスの下位ビットに対し、第３のデコーダか
らのパルス番号に従って適当な処理を施しＲＯＭ用のア
ドレスを作成する。例えばＲＯＭのアドレス空間をＯ〜
７の８クロツク区間とし、そこに同期信号またはエンベ
ロープデータの立ち上がり変化時のデータを８クロツク
区間記憶しておく。第３のデコーダからのパルス番号に
従って水平アドレスの下位ビットに適当な加算データを
加算回路で加算してＲＯＭ用のアドレスとして供給する
ことにより、所定の水平位置で立ち上がり変化時の同期
信号データまたはエンベロープデータを得ることが可能
である。

立ち下がりデータについては第４のデコーダからの第３
のパルスで、前期水平アドレスを反転して加算回路に供
給することにより、立ち上がり変化時のデータを逆の順
で読み出して得る。立ち上がり変化時と同様に立ち下が
り変化時のデータの水平位置はパルス番号によって決定
される加算データを適当な値にすることにより所定の位
置にすることが可能である。また立ち上がり及び立ち下
がり変化時以外のデータについては最大値あるいは最小
値の変化しない固定データであるので第２のデータ発生
回路で前期固定データを発生し、切換回路により前期Ｒ
ＯＭからの立ち上がり、立ち下がりデータと固定データ
を第４のデコーダからの第３のパルスをもとに切り換え
てＩＨ区間の連続した同期信号またはエンベロープのデ
ータを得る。

実施例 以下本発明の一実施例の同期信号及びエンベロープデー
タ発生装置について、図面を、茶間しながら説明する。

第１図は本発明の一実施例における同期信号及びエンベ
ロープデータ発生装置のブロック図を示すものである。

第１図において、１はクロック発生回路、２は第１のカ
ウンタ（Ｈカウンタ）、３〜６は各々第１〜第４のデコ
ーダ、７は反転回路、８〜９はデータ発生回路、１０は
加算回路、１１はＲＯＭ　（リード・オンリ・メモリ）
、１２は切換回路である。

クロック発生回路１は、例えばカラーサブキャリア周波
数Ｆｓｃの４倍の周波数のクロックＣＫを発生する。ク
ロックＣＫの１クロツクの周期ＴをＴ＝　１　／　４Ｆ
ｓｃ　　　　　　　　　　　　・・・（１）とすれば、
ＮＴＳＣ方式のカラー映像信号では１水平期間の時間Ｈ
は、 Ｈ＝９１０Ｔ　　　　　　　　　　　　　　・・・（２
）が成立する。従って第１のカウンタ２はＮＴＳＣ方式
の信号を扱う場合、クロック発生回路１からのクロツＣ
ＫをカウントしＯ〜９０９の値を巡回するカウンタとす
る。

第９図に第１図に於けるタイミング波形図を示す。カウ
ンタ２のカウント値Ｏ〜９０９はそのまま１水平期間に
於ける位置を示すラインアドレスＨＡＤとなる。説明を
簡単にするためここでは水平同期信号データとしてＤＡ
Ｔ３にラインアドレスの０からデータＤＡＴ３の値が下
がり始めラインアドレスの６７からデータの値が上がり
始めるデータを得るものとする。第３のパルスＩＮＶは
反転パルスでありＲＯＭＩＩに供給するアドレスの順序
逆転に使用する。パルスＩＮＶは水平同期信号データの
値が上から下へ変化する際にＨｌ　　下から上に変化す
る際にＬとする。例えば第９図に示すようにラインアド
レスＨＡＤの０でＨに変化し、ＨＡＤの６７でＬに変化
するパルスをデコーダ６で作成する０反転回路７の入力
アドレスＭＡＤ１としては例えば水平同期信号の立ち上
がり変化時の波形を記憶するＲＯＭＩＩのアドレスを３
ビット（０〜７）とした場合、ラインアドレスＨＡＤの
下位３ビットを使用する。反転回路７はＭＡＤｌの各ビ
ットを反転パルスＩＮＶにより反転する。

回路としては第１０図に示すようにＸＯＲゲート＋１Ｏ
−ＩＮｌｌＯ−ｎ２で実現可能である。５ＹＮＣ！Ｎｏ
　、は水平同期信号のどこの変化位置を出力するかを指
定するものでデコーダ５で作成する。例えば第９図に示
すように水平同期信号の立ち下がりを出力する場合は０
を、立ち上がりを出力する場合は１を出力する。水平同
期信号のみを出力する場合は５ＹＮＣＮＯ、は１ビット
でよい。第２のパルスＳＤは水平同期信号データの値が
最小値（シンクチップレベル）のときにＬｌ　　最大値
（ペデスタルレベル）の、！Ｈになる信号でデコーダ４
で他のデコーダと同様にラインアドレスＨＡＤより作成
する。データ発生回路８は加算回路１０の一方の入力に
供給するデータＡＡを発生するもので、データＡＡは５
ＹＮＣＮＯ。

によって決定される。加算回路１０のもう一方の入力に
は反転回路７を通過後のアドレスＭＡＤ２が供給される
。データＡＡのビット数はＨＡＤ２と同じｎ２ビットで
あり第９図のタイミング例では３ビットのデータとして
いる。ＡＡの値は水平同期信号のエツジデータの発生位
置をコントロールするためのもので、ＲＯＭ１１に与え
るアドレスＭＡＤ３の値が、ラインアドレスＨＡＤのＯ
〜７のとき７〜０１ＨＡＤの６７〜７４のとき０〜７に
なるように制御される。第９図のタイミング例では５Ｙ
ＮＣＮＯ，がＯのときはＡ　Ａ　＝　０．５ＹＮＣＮＯ
，が１のときはＡＡ＝５になるようデータ発生回路８を
構成している。ＲＯＭ１１にはアドレスＭＡＤ３の０〜
７に対し水平同期信号の立ち上がりエツジのデータを記
憶しておき、例えば次の表１のようにデータを記憶して
おく。

表　　ｌ ＲＯＭデータはペデスタルレベルを８、シンクチップレ
ベルを０としている。ＲＯＭＩＩのアドレスとしてアド
レスＭＡＤ２とデータＡＡを加算回路１０で加算したア
ドレスＭＡＤ３を供給すれば、ＲＯＭＩＩの出力ＤＡＴ
ＩにライナドレスＨＡＤのＯ〜７で立ち下がりエツジデ
ータをＨＡＤの６７〜７４で立ち上がりエツジデータを
得ることができる。つまり、ＲＯＭＩＩに記憶した立ち
上がり時のデータの変化を逆読みすることで立ち下がり
変化時のデータを得ている。例えば立ち上がりエツジデ
ータの位置をＨＡＤに対して１クロック早めたい時は５
ＹＮＣＮＯ、が１のときのデータΔＡの値を１少なく、
また立ち下がりエツジデータの位置をＨＡＤに対して１
クロフク早めたい時は５ＹＮＣＮＯ。

が１のときのデータＡＡの値を１多くデータ発生回路８
を構成する。但しデータＡＡが３ビットデータの場合Ｏ
より１少ない値は７とする。

本実施例では１水平期間に同期信号のシンクチップレベ
ルからペデスタルレベルへの変化とペデスタルレベルか
らシンクチップレベルへの変化が各々１回発生する。Ｒ
ＯＭＩＩは絶えず読み出されているので前記した変化点
以外のデータは変化シナいペデスタルレベルのデータあ
るいはシンクチプレベルのデータに置き換える必要があ
る。即ち、パルスＳＤがＬのときシンクチップレベルデ
ータＯを、ＳＤがＨのときペデスタルレベルデータ８を
発生するようにデータ発生回路９を構成し、デコーダ３
からの切り換えパルスＳＷのＨ，Ｌで切り換え回路１２
はＲＯＭＩＩからのデータＤＡＴ１とデータ発生回路９
からのデータＤＡＴ２を切り換えて出力するよう構成す
る。以上のような一連の動作により切換回路１２の出力
ＤＡＴ３に連続した同期信号データを得る。パルスＳＷ
は他のデコーダと同様にデコーダ３でラインアドレス１
１ＡＤから作成する。

第２図に示す実施例は第１図の実施例を拡張し、垂直同
期信号データも出力できるようにした場合のブロック図
である。以下に於ての説明では他の図面のものと同一の
動作を行うものについては同一番号及び同一符号を付し
重複説明を省略する。

第２図の実施例に於て第１図の実施例と異なるのは、水
平周波数のクロック２ｆｈを発生する第５のデコーダ２
０と前記クロック２ｆｈをカウントし同期信号の垂直方
向での位置に従った垂直アドレスを発生する垂直カウン
タ（Ｖカウンタ）２１を新たに設けたことと各パルス及
び５ＹＮＣＮＯ，を発生する第１〜第４のデコーダ３〜
６をラインアドレスＨＡＤだけでなく垂直アドレスＶＡ
Ｄによってもそのパルス及び５ＹＮＣＮＯ，の発生タイ
ミングが制御可能なデコーダ１３〜１６にしたことであ
る。

上記のように構成された同期信号およびエンベロープデ
ータ発生装置について、以下にその動作を説明する。第
２図に於ける各部のタイミング波形図を第１１図に示す
。第５のデコーダ２０は水平周波数の２倍の周波数を持
つクロック２ｆｈを発生するもので、例えばＮＴＳＣ方
式のテレビジロン同期信号の場合、ラインアドレスＨＡ
Ｄの０及び４５５でＨに立ち上がるパルスを作成する。

また第２のカウンタ２１は前記クロック２ｆｈをカウン
トする。映像信号の１フイールドの周期をＶとし、クロ
ック２ｆｈの周期をＨ／２とすれば、Ｖ＝　５２５　（
Ｈ／２）　　　　　　　　　　　・・・（３）であるの
で、カウンタ２１を０〜５２４の値を巡回するカウンタ
とする。カウンタ２１のカウント値ＶＡＤはそのまま同
期信号の垂直方向に於ける位置を示す垂直アドレスとな
る。説明上、垂直同期信号が立ち下がる垂直アドレスを
０とすれば、第１１図に於けるｖ２がＬの区間（ＶＡＤ
＝０〜５）が垂直同期信号区間、ＶｌがＬの区間（ＶＡ
Ｄ＝５１９〜１１）が等価パルスの発生する区間である
。第１〜第４のデコーダ１３〜工６は供給された垂直ア
ドレスＶＡＤより前記Ｖｌ、　　Ｖ２に相当する信号を
作成し、前記信号とラインアドレスＨＡＤから各部＃７
．ＩＮＶ、　　ＳＤ、　　ＳＷ及ヒ５ＹＮＣＮＯ，ｔ−
作成ｔル。

第１１図ではパルスＩＮＶ及びＳＤは同一パルスとして
おり、デコーダ１６とデコーダ１４は１つのデコーダで
共用してもよい。またＶｌ、　　Ｖ２に相当する信号を
作成するプロセスもデコーダ１３〜１６で共用にしても
可能である。第１１図の信号ＶＩがＨの区間Ａについて
は第１図の実施例と同様であるので説明を省略する。信
号ＶｌがＬＶ２がＨの区間Ｂについては等価パルスが存
在する。１水平期間の前縁については水平同期信号の立
ち下がりと同様であるのでデコーダ１５は５ＹＮＣＮＯ
，としてＯを出力する。他の同期信号のエツジ部のタイ
ミングは区間Ａと異なるので、例えば５ＹＮＣＮＯ，と
して前縁に位置する立ち上がりエツジ部に２．１水平期
間の中間に位置する立ち下がりエツジ部に４、立ち上が
りエツジ部に３を割り当てる。同様に信号ｖ２がＬの区
間Ｃについても１水平期間の前縁の立ち下がりエツジ部
と中間の立ち下がりエツジ部については区間Ｂと同様に
５ＹＮＣＮＯ，とじて各々０゜４を出力するが、中間の
立ち上がりエツジ部に対応して５を、後縁の立ち上がり
エツジ部に対応して６を出力するようにデコーダ１５を
構成する。

同様にパルスＳＤ、ＩＮＶ、ＳＷについても区間Ａに対
し区間Ｂ、　　Ｃのタイミングを変えるようにデコーダ
１８，１４．１３を構成する。例えばパルスＳＷは区間
Ｂ、　　Ｃに於ては１水平期間に４回Ｈのパルスが発生
するように構成し、そのうち２番目のパルスと４番目の
パルスはＢとＣで出力タイミングが異なる。第１１図に
示したＤＡＴＡは第２図に於ける同期信号データＤＡＴ
３をアナログ的に表現したものである。

以上のような構成により水平同期信号だけでなく垂直同
期信号を含む複合同期信号を第１図の実施例とほぼ同様
な構成で発生することができる。

また第１図及び第２図の実施例については同様な構成で
カラーバーストのエンベロープデータ及びビデオ信号の
エンベロープデータを発生できる。

詳細は後に説明するが例えば第２図の実施例を応用する
ことにより垂直同期区間に於けるビデオ信号のブランキ
ング及びカラーバーストのブランキングも可能である。

第３図に示す実施例では同期信号の発生の他にエンベロ
ープデータの発生（例えばカラーバーストのエンベロー
プデータの発生等）を同時に行うようＦＭ成したもので
ある。第３図の実施例に於ては、第１図の実施例に対し
第１のデコーダを同期信号用のデコーダ３ａとバースト
エンベロープデータ用のデコーダ３ｂの２つをもつ。ま
た第２のデコーダも同期信号のデコーダ４ａとバースト
エンベロープデータ用のデコーダ４ｂの２つをもつ。最
終データを出力する切換回路も同期信号用１２ａとバー
ストエンベロープデータ用１２ｂの２つを具備している
。さらに、ＲＯＭ１１は同期信号の立ち上がり変化時の
データとバーストエンベロープデータの立ち上がり変化
時のデータの２つを記憶しており、どちらのデータを出
力するかを切り換え側御する信号Ｓ／Ｅを第６のデコー
ダ３０でラインアドレスＨＡＤより作成している。

上記のように構成された同期信号及びエンベロープデー
タ発生装置について以下にその動作を説明する。第１２
図は第３図に於ける各部のタイミング波形図である。第
２のデコーダ４ａについては第１図の実施例と同様であ
りデコーダ４ｂについてはバーストのエンベロープデー
タが最大になるところ、第１２図のタイミング例ではラ
インアドレスＨＡＤの８５〜１１２の間では必ずＨにな
り、最小値になるＨＡＤの１２１〜９０９．０〜７６で
必ずＬになるパルスＥＤを作成する。データ発生回路９
ａは第１図のデータ発生回路９と同様な構成で可能であ
る。データ発生回路９ｂについては例えばバーストエン
ベロープデータ最大値を６、最小値をＯとすればＥＤが
Ｈのときデータの６をＥＤがＬのときＯをデータＤＢと
して出力する構成とする。第３のデコーダ５は同期信号
の立ち上がり区間で０１　立ち下がり区間で１を出力す
るのは第１図の実施例と同様である。バーストエンベロ
ープデータに対する対応ついては、例えばデコーダ５の
出力５ＥＮＯ，を４ビットとして同期信号のエツジを出
力する際は最上位ビットをＯにし、バーストエンベロー
プデータのエツジを出力する際は最上位ビットを１にす
る。第１２図のタイミング例では同期信号の立ち下がり
で０１　　立ち上カリで１、バーストエンベロープデー
タの立ち下がりで８、立ち上がりで９を５ＥＮＯ、とじ
て出力するようデコーダ５を４７４成している。データ
発生回路８は前記５ＥＮＯ、よりラインアドレスＨＡＤ
のＯ〜７でＲＯＭＩＩに供給するアドレスＭＡＤ３が７
〜Ｏ，ＨＡＤの６７〜７４でＨＡＤ３がＯ〜７、ＨＡＤ
の７７〜８４でＨＡＤ３が０〜７．ＨＡＤの１１３〜１
２０でＨＡＤ３が７〜ＯになるようにデータＡＡを出力
するよう構成する。デコーダ３０はラインアドレスのＨ
ＡＤのバーストを発生する区間７７〜１２０でＬとなり
その他でＨとなるパルスＳ／Ｅを作成する。ＲＯＭＩＩ
はパルスＳ／ＥがＨのときは同期信号のエツジデータを
、Ｌのときはバーストエンベロープデータのエツジデー
タを出力する。ＲＯＭＩＩの制御方法としてはＲＯＭの
アドレスをＨＡＤ３の他に１ビット増加しそこに前記Ｓ
／Ｅを接続し、同期信号用とバースト用で異なるアドレ
ス空間を使用する。バーストエンベロープデータとして
はＲＯＭのアドレスのＯＮ７に対して、例えば第１２図
のＤＡＴで示す０．　０゜１、　２．　４．　５．　８
．　６のようなコードを使用する。デコーダ３ａは第１
図のデコーダ３と同一のものである。デコーダ３ｂにつ
いてはバーストエンベロープデータの変化する部分、Ｈ
ＡＤの７７〜８４，１１３〜１２０の区間でＨとなるパ
ルスを作成する。上記した構成により、切換回路１２．
ａではＲＯＭＩＩの出力データＭＤとデータ発生回路９
ａからの最大値データ、及び最小値データがパルスＳＷ
Ｓによって切り換えて出力され連続した同期信号データ
ＤＡＴＳを得る。また切換回路１２ｂで同様にパルスＳ
ＷＥによってデータの切り換えを行い連続したエンベロ
ープデータＤＡＴＥを得る。なお、第１２図に置けるＤ
ＡＴＳ及びＤＡＴＥはデジタルデータをアナログ的な大
きさで示したものである。第３図の例では同期信号の変
化エツジ発生部分とバーストエンベロープの変化エツジ
発生部分がタイミング的に重ならないので装置の大部分
を一系統で共用し同期信号データとバーストエンベロー
プデータの２つのデータを発生できるようにしている。

第４図は第３図の実施例にさらに回路を付加して同期信
号とカラーバーストを加算した形（プラク・バーストと
いう）で出力するときの実施例である。第４図に於てモ
ジュール１　（１００）は第３図の実施例のブロック図
に示す回路そのものである。また、４１はキャリア発生
回路、４２は乗算回路、４３は加算回路である。

上記のように構成された同期信号及びエンベロープデー
タ発生回路は、まずモジュール１（１００）クロブク発
生回路１から出力されるクロックＣＫをキャリア発生回
路４１で分周して、例えば１゜１、　−１．　−１の巡
回するキャリアデータＦＳＣを作成する。乗算回路４２
は前記キャリアデータＦＳＣとバーストエンベロープデ
ータＤＡＴＥを乗算し、バーストデータＢＤＡＴＡを得
る。前記バーストデータＢＤＡＴＡとモジュール１（１
００）からの同期信号データＤＡＴＳを加算することに
よりブラックバーストデータＳＢを得ることができる。

第１３図は第４図に於ける各部のデータの値をアナログ
的に表現したものである。また、バーストの位相を変え
たい場合はキャリアデータ発生回路４１のデータを例え
ばＱ、　　（２，Ｏ，−ｒ２の巡回するデータにすれば
バースト位相は１，１゜−１，−１に比べて４５度遅ら
せることができる。

第５図、第６図はブラックバーストを発生する際のもう
一つの実施例である。第５図のＲＯＭ２１は第３図のＲ
ＯＭＩＩに対してパルスＩＮＶ及びＩ／Ｑ切換入力を設
はバーストエンベロープデータのデータ数を４倍、同期
信号のエツジデータのデータ数を２倍にしている。例え
ばＮＴＳＣ方式のテレビシロン信号に於てＩＱ軸に沿っ
て同期信号及びバーストエンベロープをサンプリングす
る場合、サンプリング位相は変化エツジの中心に対し位
相がずれる。第１４図にＮＴＳＣ方式のテレビジーン同
期信号及びエンベロープデータをＩＱ軸に沿ってサンプ
リングした場合の位相ずれを示す。

従って、単純に立ち上がりデータを逆読みしても正確な
幅及びエツジ位相をもった同期信号またはエンベロープ
データが得られない、そこでサンプリング位相の異なる
立ち上がりエツジのデータを２つ用意しておき、デコー
ダ６からのパルスＩＮＶをＲＯＭ２１に入力することに
より前記位相の異なるデータの切り換えを行う。バース
トエンベロープデータについても第４図の実施例のよう
にキャリアデータを乗算する場合にはキャリアデータの
ＦＳＣ位相を変更するだけでＩＱ軸に沿ったバーストデ
ータＢＤＡＴＡを得ることができるが、例えばバースト
をＩＱ軸で復調した際の各々のエンベロープデータを出
力できるように構成すれば乗算回路を使用することなく
簡単な加減算回路でバーストデータＢＤＡＴＡを得るこ
とができる。第５図、第６図がその実施例であり、以下
に図面を参照しながら説明する。

第５図に於て、バーストエンベロープの最大値及び最小
値を出力するデータ発生回路９Ｃは第３図のデータ発生
回路９ｂと異なり、外部からのカラーサブキャリア周波
数の２倍の周波数クロック２ｆｓｃで、■軸で復調され
たカラーバーストの最大値、最小値とＱ軸で復調された
カラーバーストの最大値、最小値を切り換えて出力する
ように構成する。前記ＲＯＭ２１とデータ発生回路９Ｃ
以外はすべて第３図の実施例と同一のもので構成可能で
ある。

第１５図に第５図及び第６図に於ける各部のタイミング
波形図を示す。第６図に於てモジュール２　（２００）
は第５図に示すブロック図そのものを示す。分周回路θ
１はクロックＣＫを分周し周波数１７２のクロック２ｆ
ｓｃと周波数１／４のクロックｆｓｃを作成する。ＤＡ
ＴＥには■軸、Ｑ軸で復調すしたバーストのエンベロー
プデータがクロック２ｆｓｃで切り換えられた形で出力
される。反転回路６２は前記ＤＡＴＥをさらにクロック
ｆｓｃでビット反転の処理を行う。以上の処理により反
転回路６２の出力データＢＤＡＴＡはＩ、Ｑ、−Ｉ、−
Ｑが巡回するバーストデータとなる。さらにデータＢＤ
ＡＴＡと同期信号データＤＡＴＳを加算回路６３で加算
することによりブラックバーストデータＳＢが得られる
。加算回路θ３に入力されるクロックｆｓｃは２の補数
をとるためのキャリー人力である。

第５図及び第６図に示す実施例では上記した構成により
、乗算回路を使用することなくブラックバーストデータ
ＳＢを得ることができる。

第７図に示す実施例は、第３図に示すモジュール１（１
００）で発生した同期信号データとエンベロープデータ
をビデオ情報データＶｉと結合する場合の一実施例であ
る。第７図に於てモジュール１（１００）の出力するエ
ンベロープデータＤＡＴＥはバーストエンベロープデー
タでなくビデオエンベロープデータである。発生方法は
バーストエンベロープデータとまったく同様であるので
説明を省略する。ビデオエンベロープデータはバースト
エンベロープデータに対してエンベロープの幅と位置が
異なる。第１６図に第７図に於けるタイミング波形図を
示す。データＤＡＴＥ、ＤＡＴＳ。

Ｖｏは各々その値をアナログ的な大きさで表現している
。Ｖｏの破線で示した部分はビデオ信号の最大値のエン
ベロープを示す。コンパレータ７１は入力されたビデオ
情報データＶｉとビデオエンベロープデータＤＡＴＥを
比較しビデオ情報データＶｉがデータＤＡＴＥより大き
い場合、スイッチ７２にその情報ＯＦを出力する。スイ
ッチ７２はデータＶｉがデータＤＡＴＥより大きいとき
はＤＡＴＥを出力し、その他の場合にはＶｉをそのまま
出力する一種のリミッタとして曇く。

以上の動作によりスイッチ７２の出力ＤＡＴＶには水平
ブランキング処理とビデオレベルの最大値の規制がなさ
れたビデオ情報データを得ることができる。さらに前記
データＤＡＴＶと同期信号データＤＡＴＳを加算回路７
３で加算することにより同期信号が付加されたビデオ信
号データｖＯを得ることができる。また、エンベロープ
データＤＡＴＥには第４図に示す実施例のバーストエン
ベロープデータＤＡＴＥと同様にエンベロープの立ち上
がり、立ち下がり時に適当な傾斜（通常はｓｌｎ”Ｔ）
を付けであるのでＤＡＴＶをアナログ信号に変換した際
にブランキング部分とビデオ信号の境界に不要なりンギ
ング等を生じるのを防止することができる。

第８図に示す実施例は、第３図に示すモジュール１　（
１００）で発生した同期信号データとエンベロープデー
タをビデオ情報データＶｉと結合する場合の別の実施例
である。第８図に於てモジュール１（１００）から出力
されるビデオエンベロープデータＤＡＴＥは１を最大値
とする１以下の数字の二進表現である。各部のタイミン
グ波形は第１６図と同様である。第７図の実施例のよう
に映像情報にリミッタの処理を施す場合例えば映像情報
Ｖｉに変調された搬送色信号を含む場合処理の施された
部分（例えば部ランキング部分と映像情報データの部分
）で非線形な歪を生じ、例えば前記境界付近に元の信号
と異なった色を生じる場合がある。前記した現象を起こ
さないために本実［１テＧ１、バーストエンベロー−ｊ
チー９　Ｄ　Ａ　Ｔ　Ｅとビデオ情報データＶｉとを乗
算回路８１で乗算して水平ブランキング処理がなされた
ビデオ情報データＤＡＴＶを得ている。さらに前記デー
タＤＡＴＶと同期信号データＤＡＴＳを加算回路７３で
加算することにより同期信号が付加されたビデオ信号デ
ータＶｏを得ることができる。本実施例によればブラン
キング部分とビデオ信号の境界はビデオ情報データのゲ
インがＯ〜１または１〜０へゆるやかに変化するので不
要な非線形の歪を生じることナク映像情報データＶｉの
ブランキングが可能である。

発明の効果 本発明は以上説明したように構成されているので、以下
に記載されるような効果を奏する。

カラーサブキャリア或は水平同期信号と関連した周波数
のクロックを発生するクロック発生回路と、前記クロッ
クをカウントし１水平区間の位置を示すｎｌビットの水
平アドレスを発生する第１のカウンタと、前記第１のカ
ウンタの発生したアドレスより同期信号あるいはカラー
バースト、ビデオ信号のエンベロープを表すデジタルエ
ンベロープデータの立ち上がり、立ち下がりエツジの区
間で発生する第１のパルスを作成する第１のデコーダ、
前記アドレスよりエンベロープデータが最大値になると
ころと最小値になるところで信号レベルのＨ，Ｌが異な
る第２のパルスを発生する第２のデコーダ、前記アドレ
スより第１のパルスの発生位置に従って値が変化するｎ
３ビットのｔ（ｙレス番号を発生する第３のデコーダ、
前記アドレスよりエンベロープデータの立ち上がりエツ
ジ区間と立ち下がりエツジ区間で信号レベルのＨ，Ｌが
異なる第３のパルスを発生する第４のデコーダ、前記ｎ
ｌビットのアドレスの下位ｎ２ビットを第３のパルスで
反転、非反転の切り替え制御を行う反転回路、前記パル
ス番号よりアドレスのシフト量に相当するｎ２ビットの
シフトデータを作成する第１のデータ発生回路、前記第
２のパルスよりエンベロープデータの最大値と最小値に
相当するｍビットのデータを切り換えて出力する第２の
データ発生回路、前記反転回路からのｎ２ビットのデー
タと前記ｎ２ビットのシフトデータを加算し下位ｎ２ビ
ットを出力する加算回路、加算回路のｎ２ビットの出力
をアドレスとしてエンベロープデータのエツジ部分の一
ビットデータを出力するＲ　ＯＭ、　　第１のパルスで
ＲＯＭ出力の履ビットデータと第２のデータ発生回路か
らのｍビットデータを切り換えて糟ビットの連続したエ
ンベロープデータを出力する切換回路を少なくとも具備
することにより同期信号及びエンベロープデータを発生
するためにＲＯＭに記憶するデータは立ち上がりエツジ
の変化部のエツジのみでよく小容量で実現できる。また
ＲＯＭのアドレスを発生するためのカウンタを新たに必
要とせず全て水平アドレスを変換することにより作成す
ることが可能である。

また、前記水平アドレスから水平周波数の２倍クロック
を発生する第５のデコーダと、前記水平周波数の２倍の
周波数のクロックをカウントし垂直区間の位置を示す垂
直アドレスを発生する第２のカウンタを具備し、さらに
第１〜第４のデコーダは前記水平アドレスと垂直アドレ
スを入力し垂直アドレスにより１水平期間に於けるパル
ス発生タイミングを切り換えて出力するよう構成すれば
垂直同期信号及び垂直同期期間のバーストブランキング
及びビデオブランキングが小規模の回路追加で実現でき
る。

また、前記第１〜２のデコーダと第２のデータ発生回路
と切換回路は異なる複数の同期信号またはエンベロープ
データに対応して２つ以上具備し、さらに第１のパルス
に対し前記パルスが前記複数の同期信号またはエンベロ
ープデータのどれに対応するかを示す追加アドレスを作
成し前記ＲＯＭに供給する第６のデコーダをさらに具備
することにより同期信号やカラーバースト信号、ビデオ
のブランキングエンベロープ等の複数系列のデータを出
力する際に各データの変化エツジは同一タイミングで発
生することはないので、全てのデータを一個のＲＯＭで
発生することができ、ＲＯＭアドレスも全て一つの水平
アドレスから作成できるので構成は従来に比較し非常に
簡単となる。

さらに、前記２つ以上の切換回路の一方からバーストエ
ンベロープデータを出力し、別の切換回路から同期信号
データを出力し、さらに前記クロック発生回路で発生し
たクロックからカラー映像信号のカラーサブキャリアを
デジタル値で発生するキャリア発生回路と、前記カラー
サブキャリアのデジタル値とバーストエンベロープデー
タを乗算する乗算回路と、前記乗算回路出力と同期信号
データを加算して出力する加算回路を具備することによ
り同期信号データとカラーバースト信号を加算した形で
１系統の信号（ブラックバースト）として出力すること
が可能である。

また、別の構成として前記２つ以上の切換回路の一方か
らバーストエンベロープデータを出力し、別の切換回路
から同期信号データを出力し、且つバーストエンベロー
プデータに対応する第２のデータ発生回路は外部からの
カラーサブキャリアの２倍の周波数信号２ｆｓｃにより
その最大値データを切り換えて出力し、前記ＲＯＭは前
記２　ｆｓｃ信号を追加アドレスとして入力し、さらに
前記クロック発生回路で発生したクロックから前記第２
のデータ発生回路とＲＯＭに供給する信号２ｆｓｃとそ
の分周信号ｆａＣを作成する分周回路と、前記バースト
エンベロープデータを信号ｆｓｃで反転する反転回路と
、前記同期信号データと信号ｆｓｃで反転されたバース
トエンベロープデータを加算して出力する加算回路を具
備することにより乗算回路を必要とせず簡里な加減算回
路で前記ブラックバースト信号を発生することが可能で
ある。

前記第１〜第２のデコーダ、第２のデータ発生回路及び
切換回路はそれぞれ同期信号データを発生するためのも
のとビデオ信号のレベルエンベロープデータを発生する
ためのものの２つを少なくとも具備し、さらにビデオ信
号データとレベルエンベロープデータを比較するコンパ
レータと、前記コンパレータの比較結果によりビデオ信
号データがレベルエンベロープデータより大の時にはレ
ベルエンベロープデータを出力し小のときはビデオ信号
データをそのまま出力する切換スイッチと、前記切換ス
イッチの出力と同期信号データを加算して出力する加算
回路を具備することによりビデオエンベロープデータで
レベル制限及びブランキング処理されたビデオ成分と同
期信号を結合して一般的な映像信号を得ることができる
。

また、別の構成として前記第１〜第２のデコーダ、第２
のデータ発生回路及び切換回路はそれぞれ同期信号デー
タを発生するためのものとビデオ信号のレベルエンベロ
ープデータを発生するためのものの２つを少なくとも具
備し、さらにビデオ信号データとレベルエンベロープデ
ータを乗算する乗算回路と前記乗算回路の出力と同期信
号データを加算して出力する加算回路を具備することに
よりカラー映像信号に対しても歪なくブランキング処理
をおこなうことが可能である。

以上のように本発明は同期信号及びカラーバースト及び
ビデオ信号のエンベロープデータをきわめて簡単な回路
で発生し、なおかつ上記同期信号とエンベロープデータ
より作成したカラーバースト及びビデオ信号を容易に結
合することが可能であるのでその実用効果はきわめて大
きい。

【図面の簡単な説明】

第１図〜第８図は本発明の各実施例に於ける同期信号及
びエンベロープデータ発生装置のブロック図、第９図は
第１図に於ける各部のタイミング波形図、第１０図は第
１図に於ける反転回路７の内部回路図、第１１図は第２
図に於ける各部のタイミング波形図、第１２図は第３図
における各部のタイミング波形図、第１３図は第４図に
於ける各部のタイミング波形図、第１４図はＮＴＳＣ方
式のテレビジ鯉ン同期信号及びエンベロープデータをＩ
Ｑ軸に沿ってサンプリングした場合のサンプリング位相
を示すタイミング図、第１５図は第５図及び第６図にお
ける各部のタイミング波形図、第１６図は第７図及び第
８図の各部のデータタイミングをアナログ値で表現した
タイミング図である。 工・・・クロック発生回路、　　２・・・第１のカウン
タ回路、　　３・・・第１のデコーダ、　　４・・・第
２のデコーダ、　　５・・・第３のデコーダ、　　６・
・・第４のデコーダ、　　７・・・反転回路、　　８・
・・第１のデータ発生回路、　　９・・・第２のデータ
発生回路、　　１ｏ・・・加算回路、　　１１・・・Ｒ
ＯＭ１　１２・・・切換回路、１３・・・第１のデコー
ダ、　　１４・・・第２のデコーダ、１５・・・第３の
デコーダ、　　１６・・・第４のデコーダ、２０・・・
第５のデコーダ、　　３０・・・第６のデコーダ、３　
ａ＋　　３　ｂ　・・・第１のデコーダ、　　４　ａ＋
　　４　ｂ　”・第２のデコーダ、　　９ａ、９ｂ、９
ｃｍ・・第２のデータ発生回路、　　１２ａ、１２ｂ・
・・切換回路、４１・・・キャリア発生回路、　　４２
・・・乗算回路、４３・・・加算回路、　　６１・・・
分周回路、　　６２・・・反転回路、　　６３・・・乗
算回路、　　７１・・・コンパレータ、　　７２・・・
スイッチ、　　７３・・・加算回路、８１・・・乗算回
路、　　１００・・・モジュール１．２００・・・モジ
ュール２、　１１０−１〜１１０−ｎ２−Ｘ　ＯＲゲー
　ト。 代理人の氏名　弁理士　粟野　重孝　はが１名赤

Claims (7)

【特許請求の範囲】
1. （１）カラーサブキャリア或は水平同期信号と関連した
   周波数のクロックを発生するクロック発生回路と、 前記クロックをカウントし１水平区間の位置を示すｎ１
   ビットの水平アドレスを発生する第１のカウンタと、 前記第１のカウンタの発生したアドレスより同期信号あ
   るいはカラーバースト、ビデオ信号のエンベロープを表
   すデジタルエンベロープデータの立ち上がり、立ち下が
   りエッジの区間で発生する第１のパルスを作成する第１
   のデコーダと、前記アドレスよりエンベロープデータが
   最大値になるところと最小値になるところで信号レベル
   のＨ、Ｌが異なる第２のパルスを発生する第２のデコー
   ダと、 前記アドレスより第１のパルスの発生位置に従って値が
   変化するｎ３ビットのパルス番号を発生する第３のデコ
   ーダと、 前記アドレスよりエンベロープデータの立ち上がりエッ
   ジ区間と立ち下がりエッジ区間で信号レベルのＨ、Ｌが
   異なる第３のパルスを発生する第４のデコーダと、 前記ｎ１ビットのアドレスの下位ｎ２ビットを第３のパ
   ルスで反転、非反転の切り換え制御を行う反転回路と、 前記パルス番号よりアドレスのシフト量に相当するｎ２
   ビットのシフトデータを作成する第１のデータ発生回路
   と、 前記第２のパルスよりエンベロープデータの最大値と最
   小値に相当するｍビットのデータを切り換えて出力する
   第２のデータ発生回路と、 前記反転回路からのｎ２ビットのデータと前記ｎ２ビッ
   トのシフトデータを加算し下位ｎ２ビットを出力する加
   算回路と、 加算回路のｎ２ビットの出力をアドレスとしてエンベロ
   ープデータのエッジ部分のｍビットデータを出力するＲ
   ＯＭと、 第１のパルスでＲＯＭ出力のｍビットデータと第２のデ
   ータ発生回路からのｍビットデータを切り換えてｍビッ
   トの連続したエンベロープデータを出力する切換回路と
   を少なくとも具備したことを特徴とする同期信号及びエ
   ンベロープデータ発生装置。
2. （２）前記水平アドレスから水平周波数の２倍クロック
   を発生する第５のデコーダと、 前記水平周波数の２倍の周波数のクロックをカウントし
   垂直区間の位置を示す垂直アドレスを発生する第２のカ
   ウンタとを具備し、 さらに第１〜第４のデコーダは前記水平アドレスと垂直
   アドレスを入力し垂直アドレスにより１水平期間に於け
   るパルス発生タイミングを切り換えて出力するよう構成
   したことを特徴とする請求項（１）記載の同期信号及び
   エンベロープデータ発生装置。
3. （３）前記第１〜第２のデコーダと第２のデータ発生回
   路と切換回路は異なる複数の同期信号またはエンベロー
   プデータに対応して２つ以上具備し、さらに第１のパル
   スに対し前記パルスが前記複数の同期信号またはエンベ
   ロープデータのどれに対応するかを示す追加アドレスを
   作成し前記ＲＯＭに供給する第６のデコーダを具備した
   ことを特徴とする請求項（１）記載の同期信号及びエン
   ベロープデータ発生装置。
4. （４）前記２つ以上の切換回路の一方からバーストエン
   ベロープデータを出力し、別の切り換え回路から同期信
   号データを出力し、さらに前記クロック発生回路で発生
   したクロックからカラー映像信号のカラーサブキャリア
   をデジタル値で発生するキャリア発生回路と、 前記カラーサブキャリアのデジタル値とバーストエンベ
   ロープデータを乗算する乗算回路と、前記乗算回路出力
   と同期信号データを加算して出力する加算回路を具備し
   たことを特徴とする請求項（３）記載の同期信号及びエ
   ンベロープデータ発生装置。
5. （５）前記２つ以上の切換回路の一方からバーストエン
   ベロープデータを出力し、別の切換回路から同期信号デ
   ータを出力し、且つバーストエンベロープデータに対応
   する第２のデータ発生回路は外部からのカラーサブキャ
   リアの２倍の周波数信号２ｆｓｃによりその最大値デー
   タを切り換えて出力し、前記ＲＯＭは前記２ｆｓｃ信号
   を追加アドレスとして入力し、さらに前記クロック発生
   回路で発生したクロックから前記第２のデータ発生回路
   とＲＯＭに供給する信号２ｆｓｃとその分周信号ｆｓｃ
   を作成する分周回路と、 前記バーストエンベロープデータを信号ｆｓｃで反転す
   る反転回路と、 前記同期信号データと信号ｆｓｃで反転されたバースト
   エンベロープデータを加算して出力する加算回路を具備
   したことを特徴とする請求項（３）記載の同期信号及び
   エンベロープデータ発生装置。
6. （６）前記第１〜第２のデコーダ、第２のデータ発生回
   路及び切換回路はそれぞれ同期信号データを発生するた
   めのものとビデオ信号のレベルエンベロープデータを発
   生するためのものの２つを少なくとも具備し、 さらにビデオ信号データとレベルエンベロープデータを
   比較するコンパレータと、 前記コンパレータの比較結果によりビデオ信号データが
   レベルエンベロープデータより大の時にはレベルエンベ
   ロープデータを出力し小のときはビデオ信号データをそ
   のまま出力する切換スイッチと、 前記切換スイッチの出力と同期信号データを加算して出
   力する加算回路を具備したことを特徴とする請求項（３
   ）記載の同期信号及びエンベロープデータ発生装置。
7. （７）前記第１〜第２のデコーダ、第２のデータ発生回
   路及び切換回路はそれぞれ同期信号データを発生するた
   めのものとビデオ信号のレベルエンベロープデータを発
   生するためのものの２つを少なくとも具備し、 さらにビデオ信号データとレベルエンベロープデータを
   乗算する乗算回路と前記乗算回路の出力と同期信号デー
   タを加算して出力する加算回路を具備したことを特徴と
   する請求項（３）記載の同期信号及びエンベロープデー
   タ発生装置。