JPH02265314A - Input circuit in semiconductor integrated circuit - Google Patents
Input circuit in semiconductor integrated circuitInfo
- Publication number
- JPH02265314A JPH02265314A JP1085953A JP8595389A JPH02265314A JP H02265314 A JPH02265314 A JP H02265314A JP 1085953 A JP1085953 A JP 1085953A JP 8595389 A JP8595389 A JP 8595389A JP H02265314 A JPH02265314 A JP H02265314A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- input signal
- output
- threshold level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分骨〕
この発明は、半導体集積回路における入力回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application] The present invention relates to an input circuit in a semiconductor integrated circuit.
第3図は、従来の半導体集積回路の入力回路の構成例を
示す回路図で、(1)は外部端子、(6Jは内部回路、
(7)は入力信号、(8)はインバータの出力、α刀は
インバータである。FIG. 3 is a circuit diagram showing an example of the configuration of an input circuit of a conventional semiconductor integrated circuit, in which (1) is an external terminal, (6J is an internal circuit,
(7) is the input signal, (8) is the output of the inverter, and α is the inverter.
第4図は、第3図の外部端子(1)に入る入力信号(7
)とインバータの出力(8)を示す波形図である。以下
、第3図及び第4図によって動作の説明をする。Figure 4 shows the input signal (7) that enters the external terminal (1) in Figure 3.
) and an inverter output (8). The operation will be explained below with reference to FIGS. 3 and 4.
、外部端子(1)から入った入力信f’r (7)が、
インバータOの持つしきい値によりHigh又はLow
のインバータの出力(8月こ変換され、内部回路(6
)へ出力される。第4図は、この様子を示しており、仮
にインバータ(ロ)のしきい値をo、5vnoとすると
、入力信号(7)がインバータ仙のしきい値であるo
、5VDDより大きいとき、インバータの出力(8)は
Highとなり入力信号(7)がインバータ(ロ)のし
きい値より小さいとき、インバータの出力(8)はLo
wとなる。, the input signal f'r (7) from the external terminal (1) is
High or Low depending on the threshold value of inverter O
The output of the inverter (8) is converted and the internal circuit (6
) is output to. Figure 4 shows this situation. If the threshold of the inverter (b) is o, 5vno, the input signal (7) is the threshold of the inverter (b).
, 5VDD, the inverter output (8) is High, and when the input signal (7) is smaller than the threshold of the inverter (B), the inverter output (8) is Low.
It becomes w.
例としてコンデンサCと抵抗Rを用いたCRリセット回
路において、このコンデンサに充電された電荷が、バイ
パスコンデンサなどのために電池交換の際に放電しきら
ないものとする。そのときCRリセット回路のコンデン
サの端子電圧が、リセット回路のしきい値電圧より高い
ことがあり、電池交換したにも拘わらずリセットが掛か
らない。As an example, assume that in a CR reset circuit using a capacitor C and a resistor R, the electric charge charged in this capacitor cannot be completely discharged when the battery is replaced due to a bypass capacitor or the like. At that time, the terminal voltage of the capacitor of the CR reset circuit may be higher than the threshold voltage of the reset circuit, and the reset does not occur even though the battery has been replaced.
逆に、リセット回路のしきい値定圧が高いとバッテリバ
ックアップなどのアプリケーションでは電圧の低くなっ
たバッテリから商用電源(一般にバックアップ用バッテ
リの電圧よりも高い)lこ切り換わるとき、リセットが
掛かつてしまうことがある。Conversely, if the threshold constant voltage of the reset circuit is high, in applications such as battery backup, a reset will occur when switching from a low voltage battery to a commercial power source (generally higher than the voltage of the backup battery). Sometimes.
このような不都答に対してインバータのしきい値を変更
したい場合、インバータのしきい値は固定されているた
め変更することができなかった。If it is desired to change the threshold value of the inverter in response to such an inconvenience, the threshold value of the inverter cannot be changed because it is fixed.
この発明は、上記のような課題を解決するためになされ
たもので、インバータの構造を変えることによりインバ
ータのしきい値の変更を可能とすることを目的とする。This invention was made to solve the above-mentioned problems, and an object of the invention is to make it possible to change the threshold value of an inverter by changing the structure of the inverter.
この発明に係る半導体回路における入力回路は、インバ
ータを構成するトランジスタを組み換える切り換え回路
を設けたものである。The input circuit in the semiconductor circuit according to the present invention is provided with a switching circuit for recombining transistors constituting an inverter.
この発明における半導体回路の入力回路はインバータを
構成するトランジスタを組み換える切り換え回路を選択
信号によりトランジスタの組み換えを行い、インバータ
のしきい値の変更を可能とする。In the input circuit of the semiconductor circuit according to the present invention, the switching circuit for changing the transistors constituting the inverter changes the transistors using a selection signal, thereby making it possible to change the threshold value of the inverter.
以下、この発明の一実施例を図によって説明する。第1
図は半導体集積回路の入力回路の構成を示す回路図であ
る。図において(1) 、 (63、(7) 、 (8
)は第3図の従来例に示したものと同等であるので説明
を省略する。(2)はインバータ、(3)はトランジス
タA、(4)はトランジスタB、(5)は切り換え回路
、(9)、σOは選択信号である。第2図(a)〜(d
)は、第1図の外部端子(1)に入る入力信号(7)と
インバータの出力(8)の関係を示す波形図である。以
下、第1図及び第2図によって動作の説明をする。Hereinafter, one embodiment of the present invention will be described with reference to the drawings. 1st
The figure is a circuit diagram showing the configuration of an input circuit of a semiconductor integrated circuit. In the figure (1), (63, (7), (8
) is the same as that shown in the conventional example of FIG. 3, and therefore its explanation will be omitted. (2) is an inverter, (3) is transistor A, (4) is transistor B, (5) is a switching circuit, (9) and σO are selection signals. Figure 2 (a) to (d)
) is a waveform diagram showing the relationship between the input signal (7) entering the external terminal (1) in FIG. 1 and the output (8) of the inverter. The operation will be explained below with reference to FIGS. 1 and 2.
いま入力信号(7)が第2図(a)4こ示すごとき波形
であるとする。選択信号(9〕、σQによって切り換え
回路(5)のトランジスタA(3)とトランジスタB(
4)をそれぞれOFF L/たときのインバータ(2)
のしきい値を電源電圧VDDの1/2とする。インバー
タ(2]のしきい値よりも入力信号(7)が大きい場合
、第2図(b)に示すごとくインバータの出力(8]は
Highとなり、逆にしきい値よりも入力信号(7)が
小さい場合、インバータの出力(8)はLOWとなる。Assume that the input signal (7) has a waveform as shown in FIG. 2(a). Transistor A (3) and transistor B (
Inverter (2) when 4) are respectively OFF L/
The threshold value of is set to 1/2 of the power supply voltage VDD. When the input signal (7) is larger than the threshold value of the inverter (2), the output (8) of the inverter becomes High as shown in Figure 2 (b), and conversely, when the input signal (7) is larger than the threshold value, the inverter output (8) becomes High. If it is small, the inverter output (8) will be LOW.
選択信号<97 、 (JQによって切り換え回路(5
)のトランジスタA(3)をOFF、トランジスタB(
4)をONL、たときのインバータ(2)のしきい値が
0.4VDDとなるものとすると、入力信号(7)Gこ
対してインバータの出力(8)は第2図(c)に示す波
形となる。Selection signal <97, (switching circuit (5
) transistor A (3) is turned off, transistor B (
4) is ONL, and the threshold value of the inverter (2) is 0.4VDD, the output of the inverter (8) in response to the input signal (7) is shown in Fig. 2(c). It becomes a waveform.
選択信号(ll) 、 (10によって切り換え回路(
5)のトランジスタA(3)をON、トランジスタB(
4)をOFF L、たときのインバータ(2)のしきい
値が0.3VDDとなるものとすると、入力信号(7)
に対してインバータの出力(8)は第2図(d)に示す
波形となる。The selection signal (ll), (10 causes the switching circuit (
5) transistor A (3) is turned on, transistor B (
4) is OFF L, and the threshold value of inverter (2) is 0.3VDD, then input signal (7)
On the other hand, the output (8) of the inverter has a waveform shown in FIG. 2(d).
上記の3つの場合のインバータの出力(3)は内部回路
(61へ伝えられる。The output (3) of the inverter in the above three cases is transmitted to the internal circuit (61).
以上のように、インバータの構造を変えることができる
ため、インバータのしきい値を変更することができる。As described above, since the structure of the inverter can be changed, the threshold value of the inverter can be changed.
第1図はこの発明の一実施例による半導体集積回路の入
力回路構成を示す回路図、第2図(a)〜(d)は第1
図の回路における入力信号とインバータの出力の関係を
示す波形図、第3図は従来の半導体集積回路の入力回路
の構成を示す回路図、第4図は第3図の入力信号とイン
バータの出力の関係を示す波形図である。
図において(1)は外部端子、(2)はインバータ、(
3)はトランジスタA、(4)はトランジスタB1(5
)は切り換え回路、(67は内部回路、(7ンは入力信
号、(8月よインバータの出力、(9) 、 (IGは
選択信号である。
なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a circuit diagram showing the input circuit configuration of a semiconductor integrated circuit according to an embodiment of the present invention, and FIGS.
A waveform diagram showing the relationship between the input signal and the output of the inverter in the circuit shown in the figure, Figure 3 is a circuit diagram showing the configuration of the input circuit of a conventional semiconductor integrated circuit, and Figure 4 is the input signal and output of the inverter shown in Figure 3. FIG. In the figure, (1) is the external terminal, (2) is the inverter, (
3) is transistor A, (4) is transistor B1 (5
) is the switching circuit, (67 is the internal circuit, (7 is the input signal, (August is the output of the inverter, (9), (IG is the selection signal. In the figure, the same symbols are the same or equivalent. Show parts.
Claims (1)
入力信号を受信するインバータのしきい値が、インバー
タの構造をソフト的にプログラムすることで変化させる
ことができるインバータと、上記インバータの構造を変
えるための切り換え回路とを設けたことを特徴とする半
導体集積回路における入力回路。In the input circuit of a semiconductor integrated circuit, the threshold value of the inverter that receives an input signal from an external terminal can be changed by programming the structure of the inverter using software, and the structure of the inverter can be changed. 1. An input circuit in a semiconductor integrated circuit, comprising: a switching circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1085953A JPH02265314A (en) | 1989-04-05 | 1989-04-05 | Input circuit in semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1085953A JPH02265314A (en) | 1989-04-05 | 1989-04-05 | Input circuit in semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02265314A true JPH02265314A (en) | 1990-10-30 |
Family
ID=13873121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1085953A Pending JPH02265314A (en) | 1989-04-05 | 1989-04-05 | Input circuit in semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02265314A (en) |
-
1989
- 1989-04-05 JP JP1085953A patent/JPH02265314A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0251275B1 (en) | Noise cancelling circuit | |
US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
JPH05196659A (en) | Chopper type comparator | |
JPH02146815A (en) | Input circuit for semiconductor integrated circuit | |
JPH02265314A (en) | Input circuit in semiconductor integrated circuit | |
JP2689628B2 (en) | Driver circuit | |
JPH04223711A (en) | Logical gate circuit | |
JPS6116590Y2 (en) | ||
JPS6318217Y2 (en) | ||
EP0685941B1 (en) | Bootstrap circuit | |
JPH0686458A (en) | Power-supply selector circuit | |
JPS6292518A (en) | Mos power device applicable as n- and p-type channel mos transistor | |
JPH06260902A (en) | Flip-flop circuit | |
JPS644289Y2 (en) | ||
JP3207955B2 (en) | Signal input / output circuit | |
US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
JPH0450658Y2 (en) | ||
JPH0229117A (en) | Reset circuit | |
JP2644368B2 (en) | Input signal buffer circuit | |
JPH01194713A (en) | Semiconductor integrated circuit device | |
JPS599458Y2 (en) | electronic circuit drive device | |
JPH0552688B2 (en) | ||
JP2867504B2 (en) | Output buffer circuit | |
JPS6080314A (en) | One-shot circuit | |
JPH0458207B2 (en) |