JPH02264338A - 擬似端末装置 - Google Patents
擬似端末装置Info
- Publication number
- JPH02264338A JPH02264338A JP1085273A JP8527389A JPH02264338A JP H02264338 A JPH02264338 A JP H02264338A JP 1085273 A JP1085273 A JP 1085273A JP 8527389 A JP8527389 A JP 8527389A JP H02264338 A JPH02264338 A JP H02264338A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing device
- input
- terminal device
- state information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 61
- 230000005540 biological transmission Effects 0.000 claims abstract description 22
- 238000004891 communication Methods 0.000 claims abstract description 21
- 238000011156 evaluation Methods 0.000 abstract description 4
- 239000000872 buffer Substances 0.000 description 12
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
■、実施例と第1図との対応関係
り実施例の構成
■、実施例の動作
■、実施例のまとめ
■0発明の変形態様
発明の効果
〔概 要〕
複数の端末装置を制御する処理装置の処理能力試験に用
いられる擬似端末装置に関し、処理装置の処理能力評価
用システムを簡略化するとともに、操作者による操作を
不要としてコストを低くすることを目的とし、 処理装置に接続され、この処理装置からの送信データに
応じて複数の端末装置に代わって応答データを返送する
擬似端末装置において、複数の端末装置の制御に関する
情報を格納する制御情報格納手段と、複数の端末装置の
それぞれに対応する状態情報を格納する状態情報格納手
段と、処理装置との間で通信を行なう通信手段と、通信
手段を介して供給された送信データの宛先となる端末装
置を判別する判別手段と、この判別結果に基づいて、状
態情報格納手段に格納された対応する端末装置の状態情
報の読出動作あるいは書換動作を制御する制御手段とを
備え、制御手段が、供給された送信データと制御情報と
に基づいて、該当する端末装置に対応する状態情報の書
き換えを行なうとともに、状態情報格納手段から読み出
された状態情報と制御情報とに基づいて送信データに対
応する応答データを作成するように構成する。
いられる擬似端末装置に関し、処理装置の処理能力評価
用システムを簡略化するとともに、操作者による操作を
不要としてコストを低くすることを目的とし、 処理装置に接続され、この処理装置からの送信データに
応じて複数の端末装置に代わって応答データを返送する
擬似端末装置において、複数の端末装置の制御に関する
情報を格納する制御情報格納手段と、複数の端末装置の
それぞれに対応する状態情報を格納する状態情報格納手
段と、処理装置との間で通信を行なう通信手段と、通信
手段を介して供給された送信データの宛先となる端末装
置を判別する判別手段と、この判別結果に基づいて、状
態情報格納手段に格納された対応する端末装置の状態情
報の読出動作あるいは書換動作を制御する制御手段とを
備え、制御手段が、供給された送信データと制御情報と
に基づいて、該当する端末装置に対応する状態情報の書
き換えを行なうとともに、状態情報格納手段から読み出
された状態情報と制御情報とに基づいて送信データに対
応する応答データを作成するように構成する。
本発明は、処理装置の性能試験に用いられる擬似端末装
置に関し、特に、複数の端末装置を制御する処理装置に
対応するようにした擬似端末装置に関するものである。
置に関し、特に、複数の端末装置を制御する処理装置に
対応するようにした擬似端末装置に関するものである。
複数の端末装置からのデータの処理を行なう処理装置に
おいては、チャネル制御装置によって各端末装置との間
のデータの授受動作が制御されている。
おいては、チャネル制御装置によって各端末装置との間
のデータの授受動作が制御されている。
このような処理装置で実行される応用プログラムにおい
て、各端末装置に対して所定の動作を指示する入出力命
令は、チャネル制御装置によって解読され、指定された
端末装置との間で所定の手順に従ってコマンドやデータ
の授受を行なうことによって実行される。
て、各端末装置に対して所定の動作を指示する入出力命
令は、チャネル制御装置によって解読され、指定された
端末装置との間で所定の手順に従ってコマンドやデータ
の授受を行なうことによって実行される。
従って、このような入出力命令の実行時間は、チャネル
制御装置における処理時間と、端末装置におけるコマン
ドの実行時間とによって変化する。
制御装置における処理時間と、端末装置におけるコマン
ドの実行時間とによって変化する。
例えば、上述したような複数の端末装置が接続された処
理装置におけるデータの処理能力は、この処理装置に処
理能力試験用の応用プログラムを実行させ、この応用プ
ログラムの実行時間を測定することにより評価されてい
る。
理装置におけるデータの処理能力は、この処理装置に処
理能力試験用の応用プログラムを実行させ、この応用プ
ログラムの実行時間を測定することにより評価されてい
る。
ところで、応用プログラムにおいては、端末装置のそれ
ぞれに対して一度に複数の入出力命令を実行することは
ないが、複数の端末装置を指定して入出力命令を実行す
ることがある。
ぞれに対して一度に複数の入出力命令を実行することは
ないが、複数の端末装置を指定して入出力命令を実行す
ることがある。
例えば、第3図に示すように、応用プログラムにおいて
、端末装置A、B、Cに対する入出力命令が起動された
場合は、これらの入出力命令はチャネル制御装置の待ち
行列に格納されてから順に処理される。この場合は、ま
ず、端末装置Aとチャネル制御装置との間で入出力命令
に対応するコマンドとこのコマンドに対応する応答の授
受が行なわれ、端末装置Aにおいてこのコマンドが実行
されている間に、端末装置Bにコマンドが送出されてい
る。
、端末装置A、B、Cに対する入出力命令が起動された
場合は、これらの入出力命令はチャネル制御装置の待ち
行列に格納されてから順に処理される。この場合は、ま
ず、端末装置Aとチャネル制御装置との間で入出力命令
に対応するコマンドとこのコマンドに対応する応答の授
受が行なわれ、端末装置Aにおいてこのコマンドが実行
されている間に、端末装置Bにコマンドが送出されてい
る。
従って、このようなチャネル制御装置の待ち行列の処理
方法によっても入出力命令の実行時間が変化するので、
これに応じて応用プログラムの実行時間も変化する。
方法によっても入出力命令の実行時間が変化するので、
これに応じて応用プログラムの実行時間も変化する。
このような応用プログラムの実行時間を測定して、処理
装置の処理能力評価を行なう場合は、接続可能な最大数
の端末装置を処理装置に接続し、実際にこれらの端末装
置を稼働させていた。
装置の処理能力評価を行なう場合は、接続可能な最大数
の端末装置を処理装置に接続し、実際にこれらの端末装
置を稼働させていた。
〔発明が解決しようとする課題〕
ところで、上述した従来方式にあっては、最大構成分の
端末装置が必要であり、処理能力評価用システムの構成
が大規模となるという問題点があった。
端末装置が必要であり、処理能力評価用システムの構成
が大規模となるという問題点があった。
例えば、チャネル制御装置に8つの入出力ポートがあり
、各入出力ポートに接続されるマルチポイント回線が8
つの分岐を有するような場合は、最大64台のデイスプ
レィやプリンタが端末装置として接続可能であるが、6
4台もの端末装置を設置して接続する作業は非常に煩雑
である。
、各入出力ポートに接続されるマルチポイント回線が8
つの分岐を有するような場合は、最大64台のデイスプ
レィやプリンタが端末装置として接続可能であるが、6
4台もの端末装置を設置して接続する作業は非常に煩雑
である。
また、このような多数の端末装置を設置するためのスペ
ースと、各端末装置を操作するための操作者が必要とな
り、コストが高くなってしまうという問題点があった。
ースと、各端末装置を操作するための操作者が必要とな
り、コストが高くなってしまうという問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、処理装置の処理能力評価用システムを簡略化する
とともに、操作者による操作を不要としてコストを低く
するようにした擬似端末装置を提供することを目的とし
ている。
あり、処理装置の処理能力評価用システムを簡略化する
とともに、操作者による操作を不要としてコストを低く
するようにした擬似端末装置を提供することを目的とし
ている。
第1図は、本発明の擬似端末装置の原理ブロック図であ
る。
る。
図において、処理装置121に接続され、この処理装置
121からの送信データに応じて複数の端末装置に代わ
って応答データを返送する擬似端末装置における、制御
情報格納手段112は、複数の端末装置の制御に関する
情報を格納する。
121からの送信データに応じて複数の端末装置に代わ
って応答データを返送する擬似端末装置における、制御
情報格納手段112は、複数の端末装置の制御に関する
情報を格納する。
状態情報格納手段113は、複数の端末装置のそれぞれ
に対応する状態情報を格納する。
に対応する状態情報を格納する。
通信手段114は、処理装置121との間で通信を行な
う。
う。
判別手段115は、通信手段114を介して供給された
送信データに基づいて、この送信データの宛先となる端
末装置を判別する。
送信データに基づいて、この送信データの宛先となる端
末装置を判別する。
制御手段111は、判別手段115による判別結果に基
づいて、状態情報格納手段113に格納された対応する
端末装置の状態情報の読出動作あるいは書換動作を制御
する。
づいて、状態情報格納手段113に格納された対応する
端末装置の状態情報の読出動作あるいは書換動作を制御
する。
全体として、制御手段111が、通信手段114を介し
て供給された送信データと制御情報格納手段112に格
納された制御情報とに基づいて、該当する端末装置に対
応する状態情報の書き換えを行なうとともに、状態情報
格納手段113から読み出された状態情報と制御情報と
に基づいて送信データに対応する応答データを作成する
ように構成されている。
て供給された送信データと制御情報格納手段112に格
納された制御情報とに基づいて、該当する端末装置に対
応する状態情報の書き換えを行なうとともに、状態情報
格納手段113から読み出された状態情報と制御情報と
に基づいて送信データに対応する応答データを作成する
ように構成されている。
処理装置121からの送信データが通信手段114を介
して判別手段115に供給され、この送信データに基づ
いて、判別手段115により、この送信データの宛先と
なっている端末装置が判別される。
して判別手段115に供給され、この送信データに基づ
いて、判別手段115により、この送信データの宛先と
なっている端末装置が判別される。
送信データと制御情報格納手段112に格納された制御
情報とに基づいて、制御手段111により、上述した判
別手段115による判別結果に該当する端末装置に対応
する状態情報が書き換えられる。
情報とに基づいて、制御手段111により、上述した判
別手段115による判別結果に該当する端末装置に対応
する状態情報が書き換えられる。
これにより、状態情報格納手段113に格納される状態
情報は、送信データが導入された端末装置の状態を表す
ように書き換えられる。
情報は、送信データが導入された端末装置の状態を表す
ように書き換えられる。
本発明にあっては、状態情報格納手段113から該当す
る端末装置に対応する状態情報が読み出され、この状態
情報と制御情報格納手段112に格納された制御情報と
に基づいて、制御手段111により、送信データに対応
する応答データが作成される。従って、実際に端末装置
に送信データを供給した場合と同等の応答データが得ら
れる。
る端末装置に対応する状態情報が読み出され、この状態
情報と制御情報格納手段112に格納された制御情報と
に基づいて、制御手段111により、送信データに対応
する応答データが作成される。従って、実際に端末装置
に送信データを供給した場合と同等の応答データが得ら
れる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明の一実施例における擬似端末装置の構
成を示す。
成を示す。
l と 1 との
ここで、本発明の実施例と第1図との対応関係を示して
おく。
おく。
制御手段111は、マイクロプロセッサ(MPU)21
1に相当する。
1に相当する。
制御情報格納手段112は、ROM212に相当する。
状態情報格納手段113は、RAM213に相当する。
通信手段114は、入出カポ−)240.通信制御回路
243に相当する。
243に相当する。
判別手段115は、ボートアドレス識別部250、MP
U211に相当する。
U211に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
実施例について説明する。
U O1辰
第2図において、擬似端末装置は、処理装置(図示せず
)の8つの入出力ボートのそれぞれに対応する8つの入
出カポ−)2406〜240?と、処理装置からのデー
タが入出力ボート240゜〜240?の何れに供給され
たかを識別するボートアドレス識別部250と、プログ
ラムおよびデー゛りを格納しているROM212と、R
AM213と、オアゲート244と、入出力ボート24
0゜〜240.を介して行なわれるデータの授受を制御
する通信制御回路243と、各部を制御するマイクロプ
ロセッサ(MPU)211と、レジスタ216とで構成
されている。
)の8つの入出力ボートのそれぞれに対応する8つの入
出カポ−)2406〜240?と、処理装置からのデー
タが入出力ボート240゜〜240?の何れに供給され
たかを識別するボートアドレス識別部250と、プログ
ラムおよびデー゛りを格納しているROM212と、R
AM213と、オアゲート244と、入出力ボート24
0゜〜240.を介して行なわれるデータの授受を制御
する通信制御回路243と、各部を制御するマイクロプ
ロセッサ(MPU)211と、レジスタ216とで構成
されている。
ここで、処理装置の8つの入出力ボートに接続されたマ
ルチポイント回線のそれぞれは、例えば8つの分岐を有
しており、それぞれの分岐には分岐アドレス(例えばI
I A、 m〜″A、t ” )が対応している。
ルチポイント回線のそれぞれは、例えば8つの分岐を有
しており、それぞれの分岐には分岐アドレス(例えばI
I A、 m〜″A、t ” )が対応している。
処理装置は、上述した分岐の全てに、それぞれデイスプ
レィやプリンタなどの端末装置が接続されているものと
して動作し、このような仮想の端末装置との間でデータ
の授受を行なうとともにこのデータの処理を行なうよう
になっている。
レィやプリンタなどの端末装置が接続されているものと
して動作し、このような仮想の端末装置との間でデータ
の授受を行なうとともにこのデータの処理を行なうよう
になっている。
また、処理装置は、lワード単位でデータの授受を行な
い、この各ワードは、宛先を示す分岐アドレス部と所定
の動作を指示するためのコマンドやデータが含まれてい
るデータ部とで構成されている。
い、この各ワードは、宛先を示す分岐アドレス部と所定
の動作を指示するためのコマンドやデータが含まれてい
るデータ部とで構成されている。
RAM213は、上述した仮想の端末装置のそれぞれに
対応する格納領域を有し、この格納領域のそれぞれには
、対応する仮想の端末装置の種類(例えばデイスプレィ
など)とその状態情報(例えばrコマンド受信中1.r
コマンド実行中1などの状態を表すコード)が格納され
る。
対応する格納領域を有し、この格納領域のそれぞれには
、対応する仮想の端末装置の種類(例えばデイスプレィ
など)とその状態情報(例えばrコマンド受信中1.r
コマンド実行中1などの状態を表すコード)が格納され
る。
ROM212には、上述した仮想の端末装置の種類に応
じて処理装置から供給されるコマンドおよびデータを処
理するためのプログラムと、端末装置の種類ごとのそれ
ぞれのコマンドの実行時間などのデータが格納されてい
る。
じて処理装置から供給されるコマンドおよびデータを処
理するためのプログラムと、端末装置の種類ごとのそれ
ぞれのコマンドの実行時間などのデータが格納されてい
る。
MPU211とROM212とはバスを介して接続され
ており、また、MPU211とRAM213とはデータ
バスを介して相互にデータの授受ができるように接続さ
れている。
ており、また、MPU211とRAM213とはデータ
バスを介して相互にデータの授受ができるように接続さ
れている。
また、入出力ボート240゜は、レシーバ241oとト
ライステートバッファ242゜とで形成されている。レ
シーバ241.の入力側およびトライステートバッファ
242゜の出力側は処理装置の入出力ボートの何れか1
つに接続されたマルチポイント回線の分岐の何れか1つ
に接続されている。
ライステートバッファ242゜とで形成されている。レ
シーバ241.の入力側およびトライステートバッファ
242゜の出力側は処理装置の入出力ボートの何れか1
つに接続されたマルチポイント回線の分岐の何れか1つ
に接続されている。
入出カポ−)240.〜240?も同様に、レシーバ2
411〜241? とトライステートバッファ242.
〜242.とで形成されている。
411〜241? とトライステートバッファ242.
〜242.とで形成されている。
この入出力ボート240o〜240.のレシーバ241
.〜241.の出力は、オアゲート244の8つの入力
端子のそれぞれに導入されており、オアゲート244の
出力は、受信データとして通信制御回路243を介して
MPU211に供給されている。
.〜241.の出力は、オアゲート244の8つの入力
端子のそれぞれに導入されており、オアゲート244の
出力は、受信データとして通信制御回路243を介して
MPU211に供給されている。
また、MPU211からの送信データは、通信制御回路
243を介してトライステートバッファ242゜〜24
2.の入力端子のそれぞれに供給されている。
243を介してトライステートバッファ242゜〜24
2.の入力端子のそれぞれに供給されている。
通信制御回路243は、オアゲート244から供給され
た受信データおよびMPU211から供給された送信デ
ータをそれぞれ16ビツト(1ワード)ごとに転送する
ように構成されている。
た受信データおよびMPU211から供給された送信デ
ータをそれぞれ16ビツト(1ワード)ごとに転送する
ように構成されている。
MPU211は、通信制御回路243から供給された受
信データの各ワードの分岐アドレス部に基づいて、分岐
アドレス“A、”〜“A、”に対応する3ビツトの2進
数“000”〜“111”をステーションアドレスとし
て出力し、レジスタ216を介してRAM213にアド
レス入力の一部として供給している。
信データの各ワードの分岐アドレス部に基づいて、分岐
アドレス“A、”〜“A、”に対応する3ビツトの2進
数“000”〜“111”をステーションアドレスとし
て出力し、レジスタ216を介してRAM213にアド
レス入力の一部として供給している。
ボートアドレス識別部250は、それぞれ対応する入出
力ボート240゜〜240.に処理装置からデータが供
給されたことを検出するデータ検出回路251.〜25
1.と、8つのNANDゲート252゜〜252.と、
データ検出回路251゜〜2517の出力に基づいてポ
ートアドレス(後述する)を生成するエンコーダ253
とで構成されている。
力ボート240゜〜240.に処理装置からデータが供
給されたことを検出するデータ検出回路251.〜25
1.と、8つのNANDゲート252゜〜252.と、
データ検出回路251゜〜2517の出力に基づいてポ
ートアドレス(後述する)を生成するエンコーダ253
とで構成されている。
データ検出回路251゜〜2517は、対応する入出力
ボート240゜〜240.に処理装置からのデータが供
給されたときに、検出信号P6〜P、としてl”を出力
するように構成されている。
ボート240゜〜240.に処理装置からのデータが供
給されたときに、検出信号P6〜P、としてl”を出力
するように構成されている。
この検出信号P0〜P、のそれぞれは、対応するNAN
Dゲート252゜〜252.の入力端子の一方に導入さ
れている。また、検出信号P0〜P、は、エンコーダ2
53の8つの入力端子のそれぞれに供給されている。
Dゲート252゜〜252.の入力端子の一方に導入さ
れている。また、検出信号P0〜P、は、エンコーダ2
53の8つの入力端子のそれぞれに供給されている。
このエンコーダ253の出力は、RAM213にアドレ
ス入力の一部として供給されている。
ス入力の一部として供給されている。
このエンコーダ253の出力は、8つの入出力ボート2
40゜〜2407の何れか1つを示す3ビツトの2進数
(例えば“o o o ”〜“111”)となっており
、これをボートアドレスと称する。
40゜〜2407の何れか1つを示す3ビツトの2進数
(例えば“o o o ”〜“111”)となっており
、これをボートアドレスと称する。
また、NANDゲート252゜〜252.の入力端子の
他方には、MPU211からイネーブル信号S、が供給
されており、このNANDゲート252゜〜252.の
出力のそれぞれは、対応する入出力ボートのトライステ
ートバッファ242゜〜242.の制御端子Tに反転入
力されている。
他方には、MPU211からイネーブル信号S、が供給
されており、このNANDゲート252゜〜252.の
出力のそれぞれは、対応する入出力ボートのトライステ
ートバッファ242゜〜242.の制御端子Tに反転入
力されている。
トライステートバッファ242゜〜242.のそれぞれ
は、制御端子Tに“O”が供給されたときにのみバッフ
ァとして動作するように構成されている。
は、制御端子Tに“O”が供給されたときにのみバッフ
ァとして動作するように構成されている。
また、上述したイネーブル信号S、は、データ検出回路
251゜〜251.のそれぞれの制御端子Sに供給され
ている。
251゜〜251.のそれぞれの制御端子Sに供給され
ている。
[[(旧1作
以下、第2図参照して実施例の動作を説明する。
例えば、入出力ボート240゜に処理装置からの送信デ
ータが供給された場合は、データ検出回路251゜は検
出信号P、として“1”を出力する。
ータが供給された場合は、データ検出回路251゜は検
出信号P、として“1”を出力する。
この場合は、エンコーダ253の出力は入出力ボート2
40゜を示すポートアドレス“000″となり、このポ
ートアドレスがアドレス入力の一部としてRAM213
に供給される。
40゜を示すポートアドレス“000″となり、このポ
ートアドレスがアドレス入力の一部としてRAM213
に供給される。
一方、入出力ボート240゜において受信された受信デ
ータは、オアゲート244および通信制御回路243を
介してMPU211に供給される。
ータは、オアゲート244および通信制御回路243を
介してMPU211に供給される。
MPU211は、この受信データの分岐アドレス部で示
される分岐アドレス(例えば“A、′)に対応する3ビ
ツトのステーションアドレス(例えば“111″)を出
力して、レジスタ216を介してRAM213にアドレ
ス入力の一部としてて供給する。
される分岐アドレス(例えば“A、′)に対応する3ビ
ツトのステーションアドレス(例えば“111″)を出
力して、レジスタ216を介してRAM213にアドレ
ス入力の一部としてて供給する。
この場合は、ポートアドレス゛000”とステーション
アドレス“111″とによって、RAM213のアドレ
ス“07H” (°′H”は16進数を表す添え字)の
格納領域が指定され、この格納領域から処理装置の入出
力ボートrQ、の分岐アドレス“A、”に接続された仮
想の端末装置に対応する状態情報が読み出される。
アドレス“111″とによって、RAM213のアドレ
ス“07H” (°′H”は16進数を表す添え字)の
格納領域が指定され、この格納領域から処理装置の入出
力ボートrQ、の分岐アドレス“A、”に接続された仮
想の端末装置に対応する状態情報が読み出される。
MPU211は、まず、この状態情報に基づいて、対応
する仮想の端末装置の種類(例えばプリンタ)を識別す
る。
する仮想の端末装置の種類(例えばプリンタ)を識別す
る。
次に、MPU211は、受信データとROM212に格
納されている対応するプログラム(例えばプリンタ用の
プログラム)に従って、RAM213のアドレス“07
H”に格納された状態情報を書き換える。
納されている対応するプログラム(例えばプリンタ用の
プログラム)に従って、RAM213のアドレス“07
H”に格納された状態情報を書き換える。
例えば、処理装置の入出力ボート「0」の分岐アドレス
“A7′に接続されている仮想のプリン夕に対して一連
のデータが送信されており、第2ワードまでが受信され
ている場合は、上述した状態情報は、該当するプリンタ
によりr第2ワード受信完了1の状態を示すものとなっ
ている。
“A7′に接続されている仮想のプリン夕に対して一連
のデータが送信されており、第2ワードまでが受信され
ている場合は、上述した状態情報は、該当するプリンタ
によりr第2ワード受信完了1の状態を示すものとなっ
ている。
MPU211に供給された受信データに上述した一連の
データの第3ワードが含まれている場合は、MPU21
1は、ROM212に格納合れたプリンタ用のプログラ
ムに従って、対応するRAM213の格納領域を「第3
ワード受信完了1のように書き換える。
データの第3ワードが含まれている場合は、MPU21
1は、ROM212に格納合れたプリンタ用のプログラ
ムに従って、対応するRAM213の格納領域を「第3
ワード受信完了1のように書き換える。
MPU211は、このようにして書き換えられた状態情
報に基づいて、上述したプログラムに従って応答を作成
し、通信制御回路243を介して入出力ボート240゜
〜240.のトライステートバッファ242゜〜242
.のそれぞれの入力端子に供給する。
報に基づいて、上述したプログラムに従って応答を作成
し、通信制御回路243を介して入出力ボート240゜
〜240.のトライステートバッファ242゜〜242
.のそれぞれの入力端子に供給する。
このとき、MPU211はイネーブル信号S。
として”1”を出力して、ポートアドレス識別部250
のNANDゲート252゜〜252.のそれぞれの入力
端子の一方に供給する。NANDゲ−)252゜の入力
端子の他方には、検出信号P。として“1”が供給され
ているので、NANDゲート252゜の出力は0″とな
る。これにより、トライステートバッファ242゜はバ
ッファとして動作して、MPU211からの送信データ
が、上述した仮想の端末装置(プリンタ)の応答として
処理装置に供給される。
のNANDゲート252゜〜252.のそれぞれの入力
端子の一方に供給する。NANDゲ−)252゜の入力
端子の他方には、検出信号P。として“1”が供給され
ているので、NANDゲート252゜の出力は0″とな
る。これにより、トライステートバッファ242゜はバ
ッファとして動作して、MPU211からの送信データ
が、上述した仮想の端末装置(プリンタ)の応答として
処理装置に供給される。
ここで、MPU211は、送信データを所定の時間だけ
遅延させて出力することにより、対応する仮想の端末装
置のコマンドの実行時間(例えばプリンタによる受信動
作の実行時間)に対応する時間だけ応答が処理装置に遅
れて供給されるようにする。この遅延時間は、ROM2
12に格納されたコマンドの実行時間からもとめること
ができる。
遅延させて出力することにより、対応する仮想の端末装
置のコマンドの実行時間(例えばプリンタによる受信動
作の実行時間)に対応する時間だけ応答が処理装置に遅
れて供給されるようにする。この遅延時間は、ROM2
12に格納されたコマンドの実行時間からもとめること
ができる。
■ の とめ
上述したようにして、ボートアドレス識別部250にお
いて求められたポートアドレスと、MP[211におい
て受信データの分岐アドレス部に基づいて求められたス
テーションアドレスとによって、RAM213の格納ア
ドレスが指定される。
いて求められたポートアドレスと、MP[211におい
て受信データの分岐アドレス部に基づいて求められたス
テーションアドレスとによって、RAM213の格納ア
ドレスが指定される。
MPU211は、供給された受信データとROM212
に格納されているプログラムおよびデータに基づいて、
RAM213の指定された格納アドレスに格納さ、れて
いる状態情報の書き換えを行なう。
に格納されているプログラムおよびデータに基づいて、
RAM213の指定された格納アドレスに格納さ、れて
いる状態情報の書き換えを行なう。
上述した状態情報は、処理装置からのコマンドおよびデ
ータが供給された仮想の端末装置の状態情報に対応する
ように変化するので、この状態情報に基づいて、MPU
211によって作成された応答は、該当する端末装置を
実際に処理装置に接続した場合の応答と同等のものとな
る。
ータが供給された仮想の端末装置の状態情報に対応する
ように変化するので、この状態情報に基づいて、MPU
211によって作成された応答は、該当する端末装置を
実際に処理装置に接続した場合の応答と同等のものとな
る。
これにより、処理装置に64台の端末装置を実際に接続
した場合と同等の条件で、処理装置の処理能力評価を行
なうことができる。
した場合と同等の条件で、処理装置の処理能力評価を行
なうことができる。
実施例の擬似端末装置を処理装置の処理能力評価用シス
テムに適用することにより、処理能力評価用システムの
構成を簡略とすることができ、狭いスペースでも処理能
力評価を行なうことができる。
テムに適用することにより、処理能力評価用システムの
構成を簡略とすることができ、狭いスペースでも処理能
力評価を行なうことができる。
また、各端末装置に対応する応答は自動的に返送される
ので、操作者によって端末装置を操作する必要はなく、
コストを低くすることができる。
ので、操作者によって端末装置を操作する必要はなく、
コストを低くすることができる。
■ 日の・)
なお、上述した本発明の実施例にあっては、処理装置か
らのデータが供給された入出力ボートを特定するポート
アドレスと、分岐アドレスに対応するステーションアド
レスとに基づいて、該当する仮想の端末装置に対応する
RAM213の格納アドレスを指定する場合を考えたが
、これに限らず、処理装置によって仮想の端末装置の何
れか1つが指定され、この指定された端末装置に代わっ
てデータの授受を行なうものであれば適用できる。
らのデータが供給された入出力ボートを特定するポート
アドレスと、分岐アドレスに対応するステーションアド
レスとに基づいて、該当する仮想の端末装置に対応する
RAM213の格納アドレスを指定する場合を考えたが
、これに限らず、処理装置によって仮想の端末装置の何
れか1つが指定され、この指定された端末装置に代わっ
てデータの授受を行なうものであれば適用できる。
また、処理装置に接続される仮想の端末装置の数に限定
はない。
はない。
また、r■、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本拠明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本拠明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、状態情報が制御情報
に応じて書き換えられ、この状態情報に基づいて応答デ
ータが作成されるので、実際に複数の端末装置に送信デ
ータを供給した場合と同等な応答データを処理装置に供
給することが可能となり、処理装置の処理能力評価シス
テムの構成を簡易とするとともに、操作者による操作を
不要としてコストを低くすることができるので、実用的
には極めて有用である。
に応じて書き換えられ、この状態情報に基づいて応答デ
ータが作成されるので、実際に複数の端末装置に送信デ
ータを供給した場合と同等な応答データを処理装置に供
給することが可能となり、処理装置の処理能力評価シス
テムの構成を簡易とするとともに、操作者による操作を
不要としてコストを低くすることができるので、実用的
には極めて有用である。
第1図は本発明の擬似端末装置の原理ブロック図、第2
図は本発明の一実施例による擬似端末装置の構成図、 第3図は入出力命令の説明図である。 図において、 l11は制御手段、 112は制御情報格納手段、 113は状態情報格納手段、 114は通信手段、 115は判別手段、 121は処理装置、 211はマイクロプロセッサ 212はROM。 213はRAM。 216はレジスタ、 240は入出力ボート、 241はレシーバ、 242はトライステートバッファ、 243は通信制御回路、 244はオアゲート、 250はボートアドレス識別部、 251はデータ検出回路、 252はNANDゲート、 253はエンコーダである。 (MPU)
図は本発明の一実施例による擬似端末装置の構成図、 第3図は入出力命令の説明図である。 図において、 l11は制御手段、 112は制御情報格納手段、 113は状態情報格納手段、 114は通信手段、 115は判別手段、 121は処理装置、 211はマイクロプロセッサ 212はROM。 213はRAM。 216はレジスタ、 240は入出力ボート、 241はレシーバ、 242はトライステートバッファ、 243は通信制御回路、 244はオアゲート、 250はボートアドレス識別部、 251はデータ検出回路、 252はNANDゲート、 253はエンコーダである。 (MPU)
Claims (1)
- (1)処理装置(121)に接続され、この処理装置(
121)からの送信データに応じて複数の端末装置に代
わって応答データを返送する擬似端末装置において、 前記複数の端末装置の制御に関する情報を格納する制御
情報格納手段(112)と、 前記複数の端末装置のそれぞれに対応する状態情報を格
納する状態情報格納手段(113)と、前記処理装置(
121)との間で通信を行なう通信手段(114)と、 前記通信手段(114)を介して供給された前記送信デ
ータに基づいて、この送信データの宛先となる端末装置
を判別する判別手段(115)と、前記判別手段(11
5)による判別結果に基づいて、前記状態情報格納手段
(113)に格納された対応する端末装置の状態情報の
読出動作あるいは書換動作を制御する制御手段(111
)と、を備え、前記制御手段(111)が、前記通信手
段(114)を介して供給された送信データと前記制御
情報格納手段(112)に格納された制御情報とに基づ
いて、該当する端末装置に対応する前記状態情報の書き
換えを行なうとともに、前記状態情報格納手段(113
)から読み出された状態情報と前記制御情報とに基づい
て前記送信データに対応する応答データを作成するよう
に構成したことを特徴とする擬似端末装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1085273A JPH02264338A (ja) | 1989-04-04 | 1989-04-04 | 擬似端末装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1085273A JPH02264338A (ja) | 1989-04-04 | 1989-04-04 | 擬似端末装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02264338A true JPH02264338A (ja) | 1990-10-29 |
Family
ID=13853955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1085273A Pending JPH02264338A (ja) | 1989-04-04 | 1989-04-04 | 擬似端末装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02264338A (ja) |
-
1989
- 1989-04-04 JP JP1085273A patent/JPH02264338A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5265005A (en) | Processor for a programmable controller | |
US4591973A (en) | Input/output system and method for digital computers | |
JPS6126103B2 (ja) | ||
US5212631A (en) | Programmable controller processor module having multiple program instruction execution sections | |
GB1385061A (en) | Communication system between a central computer and data terminals | |
EP0427023B1 (en) | Data transmission control apparatus for parallel processing system | |
KR100450680B1 (ko) | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 | |
EP0473086B1 (en) | Processor for a programmable controller | |
JPH02264338A (ja) | 擬似端末装置 | |
JPS5845047B2 (ja) | 共通信号伝送路を用いた情報伝送方式 | |
EP0546354B1 (en) | Interprocessor communication system and method for multiprocessor circuitry | |
EP0480657B1 (en) | Information processing apparatus | |
JPH01305460A (ja) | プロセッサ間通信方式 | |
KR100728870B1 (ko) | 듀얼 포트 램 및 상기 듀얼 포트 램을 이용한 무손실데이터 전송 방법 | |
JPS5955657A (ja) | 回線走査方式 | |
JPS59200362A (ja) | 端末装置の制御方式 | |
JPS61123244A (ja) | デ−タ通信処理装置 | |
JP2940677B2 (ja) | エレベータ制御装置 | |
JPS62103738A (ja) | プログラマブルコントロ−ラ | |
JPH07191955A (ja) | データ駆動型情報処理装置 | |
JP2620465B2 (ja) | プロトコル処理装置 | |
KR100287784B1 (ko) | 데이터통신용인터페이스회로 | |
JP3357952B2 (ja) | 自動検査システム | |
JPS5985541A (ja) | コンソ−ル装置 | |
JPH0421149A (ja) | Dmaデータ伝送装置 |