JPH02260738A - 高速ディジタル分岐回線通信制御方法 - Google Patents
高速ディジタル分岐回線通信制御方法Info
- Publication number
- JPH02260738A JPH02260738A JP1079775A JP7977589A JPH02260738A JP H02260738 A JPH02260738 A JP H02260738A JP 1079775 A JP1079775 A JP 1079775A JP 7977589 A JP7977589 A JP 7977589A JP H02260738 A JPH02260738 A JP H02260738A
- Authority
- JP
- Japan
- Prior art keywords
- tdm
- data signal
- control method
- communication control
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000004891 communication Methods 0.000 title claims description 10
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 3
- 230000000750 progressive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の時分割多重化装置を高速ディジタル分
岐回線により接続して構成したネットワークシステムの
通信制御方法に関し、特に時分割多重化装置の電源投入
時における高速ポートの制御信号ステータスビットの制
御方法に関するものである。
岐回線により接続して構成したネットワークシステムの
通信制御方法に関し、特に時分割多重化装置の電源投入
時における高速ポートの制御信号ステータスビットの制
御方法に関するものである。
複数の時分割多重化装置（ＴＤＭ）を高速ディジタル分
岐回線により接続して構成したネットワークシステムの
一例を第１図に示す。このシステムは高速ディジタル分
岐回線７により、送信側のＴＤＭ４〜６と受信側の７０
Ｍ８とを接続して構成され、ＴＤＭ４〜６にはそれぞれ
データ端末装置（ＤＴＥ）１〜３が接続され、７０Ｍ８
にはホストコンピュータ（ＨＯ３Ｔ）９が接続されてい
る。そして、データ信号は送信側のＤＴＥ１〜３よりそ
れぞれのＴＤＭ４〜６を介して回線７に送出され、ＨＯ
３Ｔ９はそのデータ信号を回線７および７０Ｍ８を介し
て受信する。
岐回線により接続して構成したネットワークシステムの
一例を第１図に示す。このシステムは高速ディジタル分
岐回線７により、送信側のＴＤＭ４〜６と受信側の７０
Ｍ８とを接続して構成され、ＴＤＭ４〜６にはそれぞれ
データ端末装置（ＤＴＥ）１〜３が接続され、７０Ｍ８
にはホストコンピュータ（ＨＯ３Ｔ）９が接続されてい
る。そして、データ信号は送信側のＤＴＥ１〜３よりそ
れぞれのＴＤＭ４〜６を介して回線７に送出され、ＨＯ
３Ｔ９はそのデータ信号を回線７および７０Ｍ８を介し
て受信する。
このようなシステムで、例えばシステム運用中にＴＤＭ
５で停電が発生し、その後、電源が投入される場合、次
のような問題が生じる。第２図は高速ディジタル分岐回
線７上のデータ信号の割り当てイメージを示すタイミン
グチャートであり、この図を用いて説明する。
５で停電が発生し、その後、電源が投入される場合、次
のような問題が生じる。第２図は高速ディジタル分岐回
線７上のデータ信号の割り当てイメージを示すタイミン
グチャートであり、この図を用いて説明する。
ＴＤＭ４．６が回線７に送出するデータ信号Ａ。
Ｃは第２図のａ、Ｃに示すようなタイミングで送信され
る。一方、ＴＤ、Ｍ３が送出するデータ信号Ｂは、第２
図すに示すように、７０Ｍ５の電源を投入して（ＰＯＷ
０Ｎ）Ｔ＋待時間経過した後は、正常に送信される
が、電源投入後、Ｔ１時間が経過するまでは正常に送信
されず、その間、信号は不定となる。従って、７０Ｍ８
が受信するデータ信号りは、第２図ｄに示すように、Ｔ
６時間の期間を含む１２時間の期間で異常となり、その
間、７０Ｍ８はデータ信号Ｂだけでなくデータ信号Ａ、
Ｃも正しく受信することができない。
る。一方、ＴＤ、Ｍ３が送出するデータ信号Ｂは、第２
図すに示すように、７０Ｍ５の電源を投入して（ＰＯＷ
０Ｎ）Ｔ＋待時間経過した後は、正常に送信される
が、電源投入後、Ｔ１時間が経過するまでは正常に送信
されず、その間、信号は不定となる。従って、７０Ｍ８
が受信するデータ信号りは、第２図ｄに示すように、Ｔ
６時間の期間を含む１２時間の期間で異常となり、その
間、７０Ｍ８はデータ信号Ｂだけでなくデータ信号Ａ、
Ｃも正しく受信することができない。
本発明の目的は、このような問題を解決し、送信側のＴ
ＤＭの電源を投入する際、受信側のＴＤＭが他の送信側
のＴＤＭからのデータ信号をも受信できなくなることを
防止する高速ディジタル回線分岐通信制御方法を提供す
ることにある。
ＤＭの電源を投入する際、受信側のＴＤＭが他の送信側
のＴＤＭからのデータ信号をも受信できなくなることを
防止する高速ディジタル回線分岐通信制御方法を提供す
ることにある。
〔課題を解決するための手段〕
本発明は、複数の時分割多重化装置を高速ディジタル分
岐回線により接続して構成したネットワークシステムの
通信制御方法において、前記時分割多重化装置の電源投
入時、一定時間、その高速ポートの制御信号ステータス
ビットをオールスペース制御することを特徴とする。
岐回線により接続して構成したネットワークシステムの
通信制御方法において、前記時分割多重化装置の電源投
入時、一定時間、その高速ポートの制御信号ステータス
ビットをオールスペース制御することを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の高速ディジクル回線分岐通信制御方法
を実施するネットワークシステムの一例を示すブロック
図である。その構成および基本動作は先に説明したので
、ここでは省略する。そして、システム運用中に７０Ｍ
５で停電が発生し、その後、電源が投入される場合を例
に、本発明に関連することについてのみ説明する。
を実施するネットワークシステムの一例を示すブロック
図である。その構成および基本動作は先に説明したので
、ここでは省略する。そして、システム運用中に７０Ｍ
５で停電が発生し、その後、電源が投入される場合を例
に、本発明に関連することについてのみ説明する。
このシステムでは、第２図ｅに示すように、７０Ｍ５の
電源を投入して１３時間の間、その高速ポートの制御信
号ステータスビット（Ｓ ｂｉｔ）を“０′に制御す
る（すなわち、オールスペース制御する）。その結果、
７０Ｍ５が回線７に送出するデータ信号Ｂは、第２図ｂ
′のようになり、第２図すの１３時間の期間における異
常状態は解消される。従ってその間、受信側の７０Ｍ８
はデータ信号Ｂに関係なく他の送信側の７０Ｍ４．６か
らのデータ信号を正しく受信することが可能となる。
電源を投入して１３時間の間、その高速ポートの制御信
号ステータスビット（Ｓ ｂｉｔ）を“０′に制御す
る（すなわち、オールスペース制御する）。その結果、
７０Ｍ５が回線７に送出するデータ信号Ｂは、第２図ｂ
′のようになり、第２図すの１３時間の期間における異
常状態は解消される。従ってその間、受信側の７０Ｍ８
はデータ信号Ｂに関係なく他の送信側の７０Ｍ４．６か
らのデータ信号を正しく受信することが可能となる。
以上説明したように本発明は、複数の時分割多重化装置
を高速ディジタル分岐回線により接続して構成したネッ
トワークシステムの通信制御方法において、時分割多重
化装置の電源投入時、一定時間、その高速ポートの制御
信号ステータスビットをオールスペース制御する。
を高速ディジタル分岐回線により接続して構成したネッ
トワークシステムの通信制御方法において、時分割多重
化装置の電源投入時、一定時間、その高速ポートの制御
信号ステータスビットをオールスペース制御する。
従って本発明により、送信側のＴＤＭの電源を投入する
際、受信側のＴＤＭが他の送信側のＴＤＭからのデータ
信号をも受信できなくなることを防止したネットワーク
システムを実現できる。
際、受信側のＴＤＭが他の送信側のＴＤＭからのデータ
信号をも受信できなくなることを防止したネットワーク
システムを実現できる。
第１図は本発明による高速ディジタル分岐回線通信制御
方法を実施するネットワークシステムの一例を示すブロ
ック図、 第２図は第１図のシステムで伝送されるデータ信号およ
び時分割多重化装置の高速ポートステータスビットを示
すタイミングチャートである。 １〜３・・・・・データ端末 ４〜６，８・・・時分割多重化装置 ７・・・・・・・高速ディジタル分岐回線９・・・・・
・・ホストコンピュータ
方法を実施するネットワークシステムの一例を示すブロ
ック図、 第２図は第１図のシステムで伝送されるデータ信号およ
び時分割多重化装置の高速ポートステータスビットを示
すタイミングチャートである。 １〜３・・・・・データ端末 ４〜６，８・・・時分割多重化装置 ７・・・・・・・高速ディジタル分岐回線９・・・・・
・・ホストコンピュータ
Claims (1)
- （１）複数の時分割多重化装置を高速ディジタル分岐回
線により接続して構成したネットワークシステムの通信
制御方法において、 前記時分割多重化装置の電源投入時、一定時間、その高
速ポートの制御信号ステータスビットをオールスペース
制御することを特徴とする高速ディジタル分岐回線通信
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1079775A JPH02260738A (ja) | 1989-03-30 | 1989-03-30 | 高速ディジタル分岐回線通信制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1079775A JPH02260738A (ja) | 1989-03-30 | 1989-03-30 | 高速ディジタル分岐回線通信制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260738A true JPH02260738A (ja) | 1990-10-23 |
Family
ID=13699579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1079775A Pending JPH02260738A (ja) | 1989-03-30 | 1989-03-30 | 高速ディジタル分岐回線通信制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260738A (ja) |
-
1989
- 1989-03-30 JP JP1079775A patent/JPH02260738A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268903A (en) | Multichannel telephonic switching network with different signaling formats and cross connect/PBX treatment selectable for each channel | |
| US4890279A (en) | Multiplexer and computer network using the same | |
| GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| GB1581838A (en) | I/o bus transceiver for a data processing system | |
| US4628502A (en) | Data and signaling time slot transfer and processing system for a set of multiplex lines | |
| JPH02260738A (ja) | 高速ディジタル分岐回線通信制御方法 | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| GB1581837A (en) | Peripheral device controller for a data processing system | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| JP2000132506A (ja) | 通信装置 | |
| KR0182643B1 (ko) | 유니 글로발 버스 호환 장치 | |
| KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JP3047564B2 (ja) | ディジタル加入者線搬送装置 | |
| JPH0561823B2 (ja) | ||
| JP2869284B2 (ja) | シグナリング信号誤り保護回路 | |
| JPS6328147A (ja) | 光中間中継装置における同期方式 | |
| JPH04372241A (ja) | 伝送装置 | |
| JPS6156546A (ja) | 共通信号線収容方式 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JPS631129A (ja) | デ−タ転送制御方式 | |
| JPH06315044A (ja) | 擬似ｃｄ信号伝送装置 |