JPH0226040A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPH0226040A JPH0226040A JP63175617A JP17561788A JPH0226040A JP H0226040 A JPH0226040 A JP H0226040A JP 63175617 A JP63175617 A JP 63175617A JP 17561788 A JP17561788 A JP 17561788A JP H0226040 A JPH0226040 A JP H0226040A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electronic parts
- tape carrier
- bumps
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract 3
- 238000000034 method Methods 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000007747 plating Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
テープキャリア方式による電子部品の実装方法に関し、
電子部品の製造工程を簡略化して製造に要する時間を短
縮すると共に、Ａｕバンプの形成に起因して発生する障
害を回避できる、テープキャリア方式による電子部品の
実装方法を提供することを目的とし、 絶縁フィルム上に設けられたリード端子にＡｕバンプを
介して、電子部品の導体部をボンディングするテープキ
ャリア方式の実装方法において、絶縁フィルムの上に設
けられたリード端子の先端に篩バンブを形成し、実装に
際して電子部品に設けられた窓にＡｕバンプを挿入し、
ボンディングするように構成する。
縮すると共に、Ａｕバンプの形成に起因して発生する障
害を回避できる、テープキャリア方式による電子部品の
実装方法を提供することを目的とし、 絶縁フィルム上に設けられたリード端子にＡｕバンプを
介して、電子部品の導体部をボンディングするテープキ
ャリア方式の実装方法において、絶縁フィルムの上に設
けられたリード端子の先端に篩バンブを形成し、実装に
際して電子部品に設けられた窓にＡｕバンプを挿入し、
ボンディングするように構成する。
本発明はテープキャリア方式による電子部品の実装方法
に関する。
に関する。
例えば磁気バブルメモリデバイスの組立工程において、
絶縁フィルム上に配線パターンが形成されてなるテープ
キャリアを介し、磁気バブルメモリ素子を基板に実装す
るテープキャリア方式が取り入れられている。
絶縁フィルム上に配線パターンが形成されてなるテープ
キャリアを介し、磁気バブルメモリ素子を基板に実装す
るテープキャリア方式が取り入れられている。
しかし従来のテープキャリア方式は実装される電子部品
、例えば磁気バブルメモリ素子側にＡｕバンプが形成さ
れており、部品製造工程の煩雑化や部品製造に要する時
間の増大化を招くばかりでなり、磁気バブルメモリ素子
ではＡｕバンプ形成に起因して各種の障害が発生してい
る。
、例えば磁気バブルメモリ素子側にＡｕバンプが形成さ
れており、部品製造工程の煩雑化や部品製造に要する時
間の増大化を招くばかりでなり、磁気バブルメモリ素子
ではＡｕバンプ形成に起因して各種の障害が発生してい
る。
そこで電子部品特に磁気バブルメモリ素子の製造工程に
おいて、従来のテープキャリア方式における上記の問題
点を回避できる、新しいテープキャリア方式による電子
部品の実装方法の開発が要望されている。
おいて、従来のテープキャリア方式における上記の問題
点を回避できる、新しいテープキャリア方式による電子
部品の実装方法の開発が要望されている。
第２図は従来の実装方法を示す斜視図である。
従来の実装方法におけるテープキャリア１は図示の如く
、絶縁フィルム２上にＡｕめっきされた複数のリード端
子３が設けられており、−力覚子部品４にはリード端子
３の先端と対向する位置に複数の篩バンブ５が形成され
ている。
、絶縁フィルム２上にＡｕめっきされた複数のリード端
子３が設けられており、−力覚子部品４にはリード端子
３の先端と対向する位置に複数の篩バンブ５が形成され
ている。
テープキャリア１に電子部品４を実装する際はＡｕバン
プ５を、リード端子３の先端に重ねてボンディングする
ことによって、テープキャリア１の所定の位置に電子部
品４を実装することができる。
プ５を、リード端子３の先端に重ねてボンディングする
ことによって、テープキャリア１の所定の位置に電子部
品４を実装することができる。
上記Ａｕバンプ５は少なくとも１０μｍ程度の厚さを必
要とするため、電子部品４には内部の導体部に達する窓
４１が設けられており、この窓４１を通して内部の導体
部にＡｕめっきを施すことによってＡｕバンプ５が形成
・される。
要とするため、電子部品４には内部の導体部に達する窓
４１が設けられており、この窓４１を通して内部の導体
部にＡｕめっきを施すことによってＡｕバンプ５が形成
・される。
しかし従来のテープキャリア方式による電子部品の実装
は、Ａｕバンプを形成するため電子部品に導体部に達す
る窓を設けた後、めっき下地層の形成、レジストパター
ンの形成、Ａｕめっき、レジストパターンの除去、めっ
き下地層のエツチング等を行う必要があり、部品製造工
程の煩雑化や部品製造に要する時間の増大化を招く。そ
の他にめっき液が表面を覆う絶縁体に浸透して特性を劣
化させたり、エツチング後のめっき残渣に起因して絶縁
不良等が生じるという問題があった。
は、Ａｕバンプを形成するため電子部品に導体部に達す
る窓を設けた後、めっき下地層の形成、レジストパター
ンの形成、Ａｕめっき、レジストパターンの除去、めっ
き下地層のエツチング等を行う必要があり、部品製造工
程の煩雑化や部品製造に要する時間の増大化を招く。そ
の他にめっき液が表面を覆う絶縁体に浸透して特性を劣
化させたり、エツチング後のめっき残渣に起因して絶縁
不良等が生じるという問題があった。
本発明の目的は電子部品の製造工程を簡略化して製造に
要する時間を短縮すると共に、Ａｕバンプの形成に起因
して発生する障害を回避できる、テープキャリア方式に
よる電子部品の実装方法を提供することにある。
要する時間を短縮すると共に、Ａｕバンプの形成に起因
して発生する障害を回避できる、テープキャリア方式に
よる電子部品の実装方法を提供することにある。
第１図は本発明になる実装方法を示す側断面図である。
なお企図を通し同じ対象物は同一記号で表している。
上記課題は絶縁フィルム上に設けられたリード端子にＡ
ｕバンプを介して、電子部品の導体部をボンディングす
るテープキャリア方式の実装方法において、絶縁フィル
ム２の上に設けられたリード端子３の先端にＡｕバンプ
５を形成し、実装に際して電子部品６に設けられた窓６
１にＡｕバンプ５を挿入し、ボンディングする本発明に
なる電子部品の実装方法によって達成される。
ｕバンプを介して、電子部品の導体部をボンディングす
るテープキャリア方式の実装方法において、絶縁フィル
ム２の上に設けられたリード端子３の先端にＡｕバンプ
５を形成し、実装に際して電子部品６に設けられた窓６
１にＡｕバンプ５を挿入し、ボンディングする本発明に
なる電子部品の実装方法によって達成される。
第１図においてリード端子の先端にＡｕバンプを形成す
ることによって、電子部品に窓を設けた後のＡｕバンプ
を形成する工程が不要になり、製造工程が大幅に簡略化
されて製造に要する時間が短縮される。またＡｕバンプ
の形成に起因して発生する障害を回避することができる
。
ることによって、電子部品に窓を設けた後のＡｕバンプ
を形成する工程が不要になり、製造工程が大幅に簡略化
されて製造に要する時間が短縮される。またＡｕバンプ
の形成に起因して発生する障害を回避することができる
。
即ち、電子部品の製造工程を簡略化して製造に要する時
間を短縮すると共に、Ａｕバンプの形成に起因して発生
する障害を回避できる、テープキャリア方式による電子
部品の実装方法を提供することができる。
間を短縮すると共に、Ａｕバンプの形成に起因して発生
する障害を回避できる、テープキャリア方式による電子
部品の実装方法を提供することができる。
以下第１図により本発明の実施例について詳細に説明す
る。
る。
本発明になる実装方法におけるテープキャリア７は図示
の如く、絶縁フィルム２上にＡｕめっきされた複数のリ
ード端子３が設けられており、リード端子３の先端には
それぞれＡｕバンプ５が形成されている。−力覚子部品
６にはリード端子３の先端と対向する位置に複数の窓６
１が設けられている。
の如く、絶縁フィルム２上にＡｕめっきされた複数のリ
ード端子３が設けられており、リード端子３の先端には
それぞれＡｕバンプ５が形成されている。−力覚子部品
６にはリード端子３の先端と対向する位置に複数の窓６
１が設けられている。
テープキャリア７に電子部品６を実装する際は電子部品
６に設けられた窓６１に、Ａｕバンプ５を挿入してボン
ディングすることによって、テープキャリア７の所定の
位置に電子部品６を実装することができる。
６に設けられた窓６１に、Ａｕバンプ５を挿入してボン
ディングすることによって、テープキャリア７の所定の
位置に電子部品６を実装することができる。
上記リード端子３の先端へのＡｕバンプ５の形成はＡｕ
めっきを施すことによって行われるが、絶縁フィルム２
上に設けられたリード端子３は予め全面に＾Ｕめっきが
施されており、Ａｕバンプを形成する際のめっき下地層
の形成やエツチングが不要になる。またレジストパター
ンは繰り返し使用できるマスクに置換可能になり、レジ
ストパターンの形成作業や除去作業が大幅に簡略化され
る。更に電子部品６に対するＡｕバンプ形成のためのＡ
ｕめっきが不要になり、Ａｕバンプの形成に起因して発
生する障害を回避できる。
めっきを施すことによって行われるが、絶縁フィルム２
上に設けられたリード端子３は予め全面に＾Ｕめっきが
施されており、Ａｕバンプを形成する際のめっき下地層
の形成やエツチングが不要になる。またレジストパター
ンは繰り返し使用できるマスクに置換可能になり、レジ
ストパターンの形成作業や除去作業が大幅に簡略化され
る。更に電子部品６に対するＡｕバンプ形成のためのＡ
ｕめっきが不要になり、Ａｕバンプの形成に起因して発
生する障害を回避できる。
Ａｕバンブの形成に起因して発生する障害を回避できる
、テープキャリア方式による電子部品の実装方法を提供
することができる。
、テープキャリア方式による電子部品の実装方法を提供
することができる。
第１図は本発明になる実装方法を示す側断面図、第２図
は従来の実装方法を示す斜視図、である。図において ２は絶縁フィルム、 ３はリード端子、５はＡｕバ
ンプ、 ６は電子部品、７はテープキャリア、
６１は窓、 をそれぞれ表す。 〔発明の効果〕
は従来の実装方法を示す斜視図、である。図において ２は絶縁フィルム、 ３はリード端子、５はＡｕバ
ンプ、 ６は電子部品、７はテープキャリア、
６１は窓、 をそれぞれ表す。 〔発明の効果〕
Claims (1)
- 絶縁フィルム上に設けられたリード端子にＡｕバンプを
介して、電子部品の導体部をボンディングするテープキ
ャリア方式の実装方法において、絶縁フィルム（２）の
上に設けられたリード端子（３）の先端にＡｕバンプ（
５）を形成し、実装に際して電子部品（６）に設けられ
た窓（６１）に該Ａｕバンプ（５）を挿入し、ボンディ
ングすることを特徴とする電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175617A JPH0226040A (ja) | 1988-07-14 | 1988-07-14 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175617A JPH0226040A (ja) | 1988-07-14 | 1988-07-14 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226040A true JPH0226040A (ja) | 1990-01-29 |
Family
ID=15999216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63175617A Pending JPH0226040A (ja) | 1988-07-14 | 1988-07-14 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7458571B2 (en) | 2004-12-27 | 2008-12-02 | Brother Kogyo Kabushiki Kaisha | Sheet feeding apparatus, and image forming apparatus |
-
1988
- 1988-07-14 JP JP63175617A patent/JPH0226040A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7458571B2 (en) | 2004-12-27 | 2008-12-02 | Brother Kogyo Kabushiki Kaisha | Sheet feeding apparatus, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3332308B2 (ja) | 半導体装置及びその製造方法 | |
| US5849608A (en) | Semiconductor chip package | |
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH0226040A (ja) | 電子部品の実装方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JPS61147555A (ja) | 半導体装置 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JP3925280B2 (ja) | 半導体装置の製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP3264760B2 (ja) | 半導体搭載用連結基板及びパッケージ並びに半導体装置の製造方法 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP2679197B2 (ja) | 樹脂封止型半導体装置 | |
| JP2535573B2 (ja) | プラスチック・ピングリッドアレイの製造方法 | |
| JP2797995B2 (ja) | 半導体装置 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JPH1074861A (ja) | 半導体装置 | |
| JPS58184B2 (ja) | ハンドウタイソウチノ セイゾウホウ |