JPH02256336A - フレーム同期制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、フレーム同期制御方式に関し、特に基幹伝送
系、公衆網、加入者系等のディジタル伝送系に用いられ
るフレーム同期制御方式に関するものである。

（従来の技術） バイト多重されたディジタル伝送系において、フレーム
同期を確保ｌ保持するための方式としてフレーム同期制
御方式が検討されている。

第９図は上記ディジタル伝送系に用いられる従来のフレ
ーム同期制御方式の一例を示す回路ブロック図である。

同図において、１０１は高次群データ信号入力線、１０
２は分離回路、１０３はフレーム同期回路、１０７−１
〜Ｎは低次群データ信号出力線である。

この技術に関しては、昭和５１年研究実用化報告第２５
巻第１２号に中村隆−他によって発表された“ＤＤＸ−
２回線交換方式構成″に記載されている。

高次群データ信号入力線１０１から入力される高次群デ
ータ信号はＮ個の系列の低次群信号がバイト単位で多重
されたデータ信号であり、高次群フレーム毎にフレーム
同期用のパターンが挿入されている。フレーム同期回路
１０３はこの高次群データ信号からフレーム同期用パタ
ーンを検索することによりフレーム同期を確保し、フレ
ーム同期信号を発生する。分離回路１０２はフレーム同
期回路１０３から供給されるフレーム同期信号に基づい
て、高次群データ信号入力線１０１から入力される高次
群データ信号をバイト毎にＮ個の系列に展開し、低次群
のデータ信号出力１０７−１〜１０７−Ｎを得る。なん
らかの原因で非同期状態に陥った場合には、フレーム同
期回路１０３でフレーム同期パターンをハンティングす
ることにより高次群データ信号系でのバイト同期及びフ
レーム同期の復帰がなされ、フレーム同期回路１０３か
ら供給されるフレーム同期信号に基づいて高次群データ
信号がバイト単位でＮ個の系列に展開される。

以上のようにして、バイト多重ディジタル伝送系のバイ
ト同期、フレーム同期の確保が可能となる。

（発明が解決しようとする課題） 第９図に示された従来のフレーム同期制御方式において
、バイト単位での高次群データ入力信号から低次群デー
タ信号への展開は高次群フレーム同期が確保された後、
フレーム同期信号に基づいてなされるが、高次群の信号
速度が数百Ｍｂｐｓ〜数Ｇｂｐｓと高速になってくると
、高次群の信号速度で動作するフレーム同期回路の実現
そのものが困難なものとなる。

本発明の目的は、この問題点を解決した高速伝送系に適
したフレーム同期制御方式を提供することにある。

（課題を解決するための手段） 本発明のフレーム同期制御方式は、同一のフレーム同期
用パターンが挿入されたＮ個の低次群フレームから構成
されるディジタル伝送系において、フレーム位相が同期
した該Ｎ個の低次群フレームがバイト多重されて高次群
フレームを構成し、該高次群フレームを入力とし該入力
信号をバイト毎にＮ個の系列に展開する展開回路と、前
記展開回路の出力から前記フレーム同期用パターンを１
ビットづつ巡回シフトして得られる各パターンの検出ま
たはハンティングを行なう手段と、該検出またはハンテ
ィング手段の出力であるパターン検出ｌ非検出信号に基
づき前記展開回路の出力位相を制御する手段から構成さ
れることを特徴とする。

次に、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたＮ個の低次群フレームから
構成されるディジタル伝送系において、スレーム位相が
同期した該Ｎ個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にＮ個の系列に展開する展開回路と
、前記展開回路出力を入力とするＬ個（Ｌは８以上）の
フレーム同期回路と、該り個のフレーム同期回路の出力
であるパターン検出ｌ非検出信号に基づきバイト同期状
態を判定し前記展開回路の出力位相を制御する手段と、
前記展開回路の一出力系列から前記低次群フレームに挿
入された識別番号を検出し前記展開回路の出力位相を制
御する手段から構成され、前記り個のフレーム同期回路
は各入力系列から前記フレーム同期用パターンを１ビッ
トづつ巡回シフトして得られる各々のパターンの検出ま
たはハンティングを行うことを特徴とする特 また、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたＮ個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該Ｎ個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にＮ個の系列に展開する展開回路と
、前記展開回路出力を入力とするＬ個（Ｌは８以上）の
フレーム同期回路と、該り個のフレーム同期回路の出力
であるパターン検出ｌ非検出信号に基づきバイト同期状
態を判定するバイト同期回路と、該バイト同期回路出力
と前記展開回路の出力である連続する２系列を入力とし
、前記低次群フレームに挿入された識別番号を識別する
と共に、該検出識別番号と前記バイト同期回路出力に基
づいて前記展開回路の出力位相を制御する手段から構成
され、前記り個のフレーム同期回路は各入力系列から前
記フレーム同期用パターンを１ビットづつ巡回シフトし
て得られる各々のパターンの検出またはハンティングを
行うことを特徴とする。

更に、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたＮ個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該Ｎ個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にＮ個の系列に展開する展開回路と
、前記展開回路出力を入力とし前記フレーム同期パター
ンの検出またはハンティングを行い前記低次群フレーム
同期を確保保持するフレーム同期回路と、前記展開回路
出力を入力とし前記フレーム同期用パターンが１ビット
づつ巡回シフトして得られる各パターンの検出またはハ
ンティングを行いバイト同期からみた同期はずれ量を監
視するＬ個（Ｌは８以上）の状態監視回路と、該り個の
状態監視回路出力に基づきバイト同期状態を判定するバ
イト同期回路と、該バイト同期回路出力と前記展開回路
の出力である連続する２系列を入力とし前記低次群フレ
ームに挿入された識別番号を識別すると共に、該検出識
別番号と前記バイト同期回路出力に基づいて前記展開回
路の出力位相を制御する手段から構成されることを特徴
とする。

また、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたＮ個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該Ｎ個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にＮ個の系列に展開する展開回路と
、前記低次群フレーム長を計数するフレームカウンタを
有し前記展開回路出力を入力とし前記フレーム同期パタ
ーンの検出またはハンティングを行い前記低次群フレー
ム同期を確保保持するフレーム同期回路と、前記低次群
フレーム長を計数するフレームカウンタを有し前記展開
回路出力を入力とし前記フレーム同期用パターンが１ビ
ットづつ巡回シフトして得られる各パターンの検出また
はハンティングを行いバイト同期からみた同期はずれ量
を監視するＬ個（Ｌは８以上）の状態監視回路と、該り
個の状態監視回路出力に基づきバイト同期状態を判定す
るバイト同期回路と、該バイト同期回路出力と前記展開
回路の出力である連続する２系列を入力とし前記低次群
フレームに挿入された識別番号を識別すると共に、該検
出識別番号と前記バイト同期回路出力に基づいて前記展
開回路の出力位相を制御する手段から構成され、前記フ
レーム同期回路が非同期状態判定時には前記り個の状態
監視回路のうち特定パターンの検出を完了した状態監視
回路のフレームカウンタ内部値を前記フレーム同期回路
内部のフレームカウンタに格納することを特徴とする。

（実施例） 次に、本発明について第１図を参照して説明する。第１
図は本発明のフレーム同期方式の一実施例を示すブロッ
ク図であり、１０１は高次群データ信号入力線、１０２
は分離回路、１０３−１〜１−３−Ｎはフレーム同期回
路、１０４はバイト同期制御回路、１０７−１〜１０７
−Ｎは低次群データ信号出力線、１０８はフレームパル
ス出力線である。第２図は高次群データ信号入力線１０
１から入力されるフレーム構成を示しており、＃Ａ１〜
＃ＡＮはＮ個の系列の低次群フレーム、＃Ｂは高次群フ
レーム、ＦＳ１〜ＦＳＮは各フレームのバイト長フレー
ム同期用パターン、ＩＤＩ〜ＩＤＮは各低次群フレーム
を識別する識別番号（チャネルＩＤ）である。

以降では、Ｎ＝１６として、ＦＳ１＝ＦＳ２＝・・・＝
ＦＳ１６、ＦＳ１＝（１１１１０１１０）＝Ｆ６Ｈ（Ｈ
は１６進表示であることを意味する）とし各低次群フレ
ーム＃Ａ１〜＃Ａ１６にはフレーム同期用パターンとし
てＦ６Ｆ６Ｆ６Ｈなる３バイトのパターンが挿入され、
チャネルＩＤとしてＩＤ１＝００Ｈ，ＩＤ２＝０１Ｈ，
・・・、ＩＤ１６＝ＯＦＨが挿入されているものとする
。高次群フレーム＃Ｂは、相互に同期した低次群フレー
ム＃Ａ１〜＃Ａ１６バイト毎に多重されて構成されるの
で、連続する３×１６個のＦ６Ｈ（３Ｘ　１６バイト長
）がフレーム同期用パターンとなり、続＜１６バイトに
各低次群フレームのチャネルＩＤが順次多重化される。

この高次群フレーム＃Ｂが高次群データ信号入力線１０
１の入力信号となる。

分離回路１０２は入力される高次群フレーム＃Ｂをバイ
ト単位でＮ個の系列の低次群フレームに展開し、更にＮ
個の系列に展開された各低次群フレームを８ビットに並
列展開する。更に、その８ビット展開出力のうち一系列
、例えば低次群データ信号１０７−Ｎが８分岐されフレ
ーム同期回路１０３−１〜１０３−Ｎに供給される。

第１図のフレーム同期制御方式におけるバイト同期制御
には、同期はずれ量即ちビット遅れ量に対して、各低次
群フレームに挿入されたフレーム同期用パターンＦ６Ｆ
６Ｆ６Ｈの分離回路１０２出力がユニクとなり、且つ分
離回路１０２出力の全系列に一律に現れる特徴を用い、
各ビット遅れ量に対応したパターンを監視することによ
り直ちにバイト同期を確保する。８個のフレーム同期回
路１０３−１〜１０３−８とバイト同期回路１０４でバ
イト同期制御情報であるビット遅れ量を特定し、分離回
路１０２の出力位相を制御し高次群フレーム同期を確保
する。ここで同期状態とは、分離回路１０２出力系列に
低次群フレーム＃Ａ１〜＃ＡＮが出力される状態である
。

８分岐された低次群データ信号１０７−Ｎが供給される
各フレーム同期回路１０３−１〜１０３−８は、バイト
同期状態からみたビット遅れ量を特定する為に、低次群
フレームに挿入されたフレーム同期用パターンＦ６Ｆ６
Ｆ６Ｈが１ビットずつ巡回シフトして得られる特定パタ
ーンの検出を行なう。特定パターンが検出できなければ
特定パターンのハンティングを継続し、このハンティン
グは各フレーム同期回路１０３−１〜１ｏａ−ｓが独立
に行う。

例えば、 フレーム同期回路１０３−１はＦ６Ｆ６Ｆ６Ｈ（１−１
）フレーム同期回路１０３−２はＥＤＥＤＸＸＨ（１−
２）フレーム同期回路１０３−３はＤＢＤＢＸＸＨ（１
−３）フレーム同期回路１０３−４はＢ７Ｂ７ＸＸＨ（
１−４）フレーム同期回路１０３−５ハロＦ６ＦＸＸＨ
（１−５）フレーム同期回路１０３−６はＤＥＤＥＸＸ
Ｈ（１−６）フレーム同期回路１０３−７はＢＤＢＤＸ
ＸＨ（１−７）フレーム同期回路１０３−８は７Ｂ７Ｂ
ＸＸＨ（１−８）なる特定パターンを検出する。ここで
、Ｘはデータ信号であるため０または１の何れかの信号
であることを意味し、フレーム同期回路１０３−１が検
出する特定パターンＦ６Ｈを基準パターンとした場合、
基準パターンＦ６Ｈを１ビットずつ巡回シフトさせて得
られるパターンが、他のフレーム同期回路１０３−２〜
１０３−８の検出するパターンとなる。バイト同期状態
からみてビット遅れ量は８通り考えられるが、分離回路
１０２の各出力系列にあられれる低次群フレーム同期パ
ターンＦ６Ｆ６Ｆ６Ｈ展開出力が（１−１）〜（１−８
）とユニークとなるので、８個のフレーム同期回路１０
３−１〜１０３−８の何れか１つが特定パターンの検出
を完了し、他のフレーム同期回路は各検出特定パターン
のハンティング状態となる。例えば、１ビット遅れの状
態ではＥＤＥＤＨ（１−２）なる特定パターンが分離回
路１０２の各出線に現れ、フレーム同期回路１０３−２
が特定パターンの検出を完了し、２ビット遅れ状態では
、ＤＢＤＢＨ（１−３）なる特定パターンの検出を行う
フレーム同期回路１０３−３が特定パターンの検出を完
了する。バイト同期回路１０４には、８個のフレーム同
期回路１０３−１〜１０３−８から供給される特定パタ
ーン検出ｌ非検出信号に基づきビット遅れ量の特定を完
了する。

第８図はフレーム同期回路１０３−１〜１０３−８の構
成例を示しており、８０７は８ビット系列の低次群デー
タ入力線、８２１は低次群クロック入力線、８１１はフ
レームパターン検出回路、８１２は１致ゲート、８１３
は不一致ゲート、８１４は前方保護回路、８１５は後方
保護回路、８１６はセットリセットフリップフロップ（
ＳＲ−ＦＦ）、８１７は論理積ゲー）（ＡＮＤゲート）
、８１８はクロック制御ゲート、８１９はフレームカウ
ンタ、８０８はフレームパルス出力線８２０は特定パタ
ーン検出信号出力線である。ここで低次群クロック入力
線８２１から入力されるクロック信号は、８ビット系列
の低次群データ入力線８０７から入力されるデータ信号
と同一の繰り返し周期を有している。高次群データ入力
線１０１から入力されるデータ信号の繰り返し周波数を
ｆＯとすれば、フレーム同期回路１０３−１〜１０３−
８の動作速度はｆＯ／（ＮＸ８）となる。フレームパタ
ーン検出回路８１１は、８ビット系列の低次群データ入
力線８０７から低次群フレーム周期毎に現れる特定パタ
ーンの検出を行い、その結果を１致ゲート８１２及び不
一致ゲート８１３に送信する。フレームカウンタ８１９
は、クロック制御ゲート８１８を介して低次群クロック
入力線８２１から入力されるクロック信号を計数し、フ
レームパターン検出回路８１１で検出される検出パター
ンに同期してフレーム同期パルス８０８を出力する。こ
のフレーム同期パルスは１致ゲート８１２及び不一致ゲ
ート８１３に供給される。前方保護回路８１４は同期状
態にもかかわらず検出フレーム同期パターンにビット誤
りが生じた場合でも同期状態を保持させるためのカウン
タであり、後方保護回路８１５は非同期状態でのフレー
ム同期パターンハシティング中に、データ（ランダムパ
ターン）信号系列からフレーム同期用パターンと同一の
パターンを検出し、誤って同期状態と判定することを防
止するためのカウンタである。第り図は同期保護方式と
してリセット方式を用いた例であり、一致ゲート８１２
の出力は前方保護回路８１４の内部状態のリセット信号
及び後方保護回路８１５の計数アップ信号、不一致ゲー
ト８１３の出力は前方保護回路８１４の計数アップ信号
並びに後方保護回路８１５の内部状態リセット信号とな
る。以下では、前方保護回路８１４の計数値つまり前方
保護段数をＦＮ、後方保護回路８１５の計数値つまり後
方保護段数をＢＮに設定した場合の動作について説明す
る。一般に、フレーム同期回路は同期状態である前方保
護モード、非同期状態でフレームパターンハンティング
状態であるハンティングモード、非同期状態で同期確認
状態である後方保護モードの順に遷移する。まず同期状
態における動作を述べる。同期状態つまりフレーム同期
パターンが検出されている状態では、一致ゲート８１２
の出力はフレーム同期パルス、不一致ゲート８１３の出
力は“０″となり、前方保護回路８１４の内部状態はフ
レーム周期毎にリセットされその出力は“０パ、後方保
護回路８１５は１致ゲート８１２から供給されるフレー
ム同期パルス信号を計数する。この状態では後方保護回
路８１５が設定値ＢＮに達するので、５Ｒ−ＦＦ８１６
の出力は“０”となる。この結果、不一致ゲート８１３
の出力と５Ｒ−ＦＦ８１６の出力が供給されるＡＮＤゲ
ート８１７の出力は“０″となり、制御ゲート８１８は
開状態となるので、低次群クロック入力！ｆＡ８２１か
ら入力されるクロック信号がそのままフレームカウンタ
８１９に供給されることになる。

フレームカウンタ８１９はこの入力クロックを計数し低
次群フレーム周期毎にフレーム同期パルスを発生し、５
Ｒ−ＦＦ８１６の出力信号をフレームパターン検出信号
８２０として出力する。次に、同期状態から非同期状態
への遷移について述べる。非同期状態では、７１／−ム
パターン検出回路８１１でフレーム同期パターンが検出
できず、一致ゲート８１２の出力は“θ″、不一致ゲト
８１３からはフレームカウンタ８１９出カパルスである
フレーム同期パルスが出力される。これにより、前方保
護回路８１４は不一致ゲート８１３から供給されるフレ
ーム同期パルスの計数を開始し、後方保護回路８１５は
フレーム周期ごとにリセットされその出力は“０′′と
なる。この状態が前方保護モードと呼ばれる。前方保護
回路８１４の内部値が設定値（＝ＦＮ）に達すると、つ
まりＦＮフレーム連続でフレームパターン検出回路８１
１の一致検出のりイミノジとフレームカウンタ８１９か
ら出力されるフレーム同期パルスのタイミングが一致し
ないと、前方保護回路８１４の出力が“１″となり５Ｒ
−ＦＦ８１６の内部値が“θ″から“１″へとセットさ
れ、非同期判定（非検出）情報としてフレームパターン
検出信号出力線８２０から“ｌｔｔが出力される。一方
、この非同期判定と同時に、ＡＮＤゲート８１７の出力
は“Ｏ”から“１”に遷移し、クロック制御ゲート８１
８は閉状態となり、フレームカウンタ８１９へのクロッ
ク信号８２１の供給が禁止される。このために、フレー
ムカウンタ８１９はクロック信号８２１の計数を停止し
その出力は“１″を保持する。この状態がハンティング
モードであり、このハンティングモードはフレームパタ
ーン検出回路８１１でフレームパターンが検出されるま
で継続する。フレームパターン検出回路８１１でフレー
ムパターンが検出されると、一致ゲート８１２から１致
検出パルス信号、不一致ゲート８１５からは“Ｏ″が出
力され、これにより、前方保護回路８１４の内部値はリ
セットされ、後方保護回路８１５は供給パルスの計数を
開始する。同時に、ＡＮＤゲート８１７の出力は“０″
となるので、クロック制御ゲート８１８は閉状態から開
状態となり、フレームカウンタ８１９は低次群クロック
信号８２１の計数を再開する。この状態が後方保護モー
ドで、あり、後方保護回路８１５に一致ゲート８１２か
らＢＮ回連続してフレームパルスが供給されれば、その
出力は“ｌ”となり５Ｒ−ＦＦ８１６をリセットし、同
期状態に復帰したと判断し前方保護モードに移行する。

後方保護モード５の出力が“１′′となる前、つまり後
方保護モードで不一致検出されるとフレームパターン検
出回路８１１で検出したパターンがフレーム同期用のパ
ターンではなくデータ信号系列から検出されたものと判
断し速やかにハンティングモードに移行する。以上のよ
うにして、フレーム周期で挿入された特定パターンのハ
ンティングをバイト単位に並列処理で行なうフレーム同
期回路が実現可能となる。フレーム同期回路１０３−１
はフレームパターン検出回路８１１でＦ６Ｆ６Ｆ６Ｈ（
１−１）なる特定パターン、フレーム同期回路１０３−
２はフレームパターン検出回路８１１でＥＤＥＤＨ（１
−２）なる特定パターン、・・・、フレーム同期回路１
０３−８はフレームパターン検出回路８１１で７Ｂ７Ｂ
Ｈ（１−８）なる特定パターンの検出を行い、特定パタ
ーン検出ｌ非検出信号はフレームパターン検出信号線８
２０から出力される。

まず同期状態においては、バイト同期、フレーム同期が
確保されているので、高次群データ信号をバイト単位で
８個の低次群フレームに分離し、更に各系列を８ビット
系列に展開する分離回路１０２は、第２図で示した低次
群フレーム＃Ａ１〜＃Ａ拳＝８）の各々を８ビット展開
して出力する。よってフレーム同期回路１０３−１は受
信データ系列からフレーム同期用パターンＦ６Ｆ６Ｆ６
Ｈを検出し、特定パターン検出信号をバイト同期制御回
路１０４に供給する。他のフレーム同期回路１０３−２
〜１０３−８に供給される各８ビット系列のデータ信号
からは検出すべき特定パターンが現れないので、フレー
ム同期回路１０３−２〜１０３−８はハンティング状態
となり非検出信号をバイト同期制御回路１０４に供給す
る。

バイト同期制御回路１０４は入力される８系列の検出ｌ
非検出信号に基づき同期状態の確認ｌ保持を行なう。同
期状態においては、バイト同期制御回路１０４にはフレ
ーム同期回路１０３−１から検出信号、他のフレーム同
期回路１０３−２〜１０３−８から非検出信号が供給さ
れる。

非同期状態においては、分離回路１０２の出力位相とし
て８種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から１ビット、２ビット、・・・
、７ビット位相が遅延している状態である。同期状態か
ら１ビット位相が遅延した状態においては、低次群フレ
ーム毎に（１−２）で示した特定パターンＥＤＥＤＥＸ
Ｈがフレーム同期回路１０３−１〜１０３−８に供給さ
れ、・・・、同期状態から７ビット位相が遅延した状態
においては、低次群フレーム毎に（１−７）で示した特
定パターン７Ｂ７ＢＸＸＨがフレーム同期回路１０３−
１−１０３−８に供給されることになる。

例えば、同期状態からなんらかの原因で分離回路１０２
の出力系列がバイト同期状態から２ビット遅延している
状態に陥った場合を考える。この場合、フレーム同期回
路１０３−１〜１０３−８にはフレーム同期用パターン
Ｆ６Ｆ６Ｆ６Ｈに代わり（１−３）で示した特定。

パターンＤＢＤＢＨが周期的に供給されることになる。

このために、特定検出パターンＦ６Ｆ６Ｆ６Ｈを検出シ
ているフレーム同期回路１０３−１は特定パターンの検
出ができず、フレーム同期回路１０３−１の前方保護カ
ウンタは計数を開始する。一方、これと同時に特定パタ
ーンＤＢＤＢＨを検出しているフレーム同期回路１０３
−３は速やかに特定パターンを検出し、後方保護カウン
タの内部値が後方保護段数設定値（＝ＢＮ）に達すると
特定パターン検出信号をバイト検出信号をバイト同期制
御回路１０４に供給する。他のフレーム同期回路１０３
−２．１０３−４〜１０３−８はハンティング状態を継
続し、非検出信号をバイト同期制御回路１０４に供給す
る。この後フレーム同期回路１０３−１の前方保護カウ
ンタの内部値が設定（＝　ＦＮ）に達したとき、フレー
ム同期回路１０３−１からバイト同期制御回路１０４へ
供給される信号は検出信号から非検出信号となる。この
状態変化を受けてバイト同期制御回路１０４は、同期状
態から非同期状態へ陥ったと判断し、既に同期捕捉を完
了しているフレーム同期回路１０３−３の検出信号に基
づき分離回路１０２の出力位相を制御し、同期復帰を図
るにの場合、分離回路１０２の出力位相を６ビット遅延
することによりバイト同期及びフレーム同期状態に復帰
する。一般に、フレーム同期回路１０３−ｉ（ｉ＝１〜
８）から検出信号がバイト同期制御回路１０４に供給さ
れた場合には８−ｉビットだけ分離回路１０２の出力位
相を遅延させることによりバイト同期を確保し、その後
フレーム同期状態に復帰する。

第３図は本発明のフレーム同期方式の一実施例を示すブ
ロック図である。第２図で示された高次群フレーム＃Ｂ
を入力とする分離回路１０２は、入力高次群フレームを
バイト単位にＮ個の系列の低次群フレームに展開し、更
にＮ個の系列に展開された各低次群フレームを８ビット
に並列展開する。そして、各Ｎ個の系列に信号を８組の
フレーム同期回路１０３−１〜１０３−８に供給する。

例えば、Ｎ＝８の場合には、低次群データ信号１０７−
１がフレーム同期回路１０３−１、低次群データ信号１
０７−２がフレーム同期回路１０３−２１．・・、低次
群データ信号１０７−８がフレーム同期回路１０３−８
の入力となり、Ｎ＝４の場合には、低次群データ信号１
０７−１は２分岐されフレーム同期回路１０３−１及び
１０３−２、低次群データ信号１０７−２は２分岐され
フレーム同期回路１０３−３及び１０３−４、・・・、
低次群データ信号１０７−４は２分岐されフレーム同期
回路１０３−７及び１０３−８の入力となり、Ｎ＝１６
の場合には、低次群データ信号１０７−１がフレーム同
期回路１０３−１、低次群データ信号１０７−２がフレ
ーム同期回路１０３−２・・・、低次群データ信号１０
７−８がフレーム同期回路１０３−８の入力となる。第
８図の構成で実現されるフレーム同期回路１０３−１〜
１０３−８は、低次群フレームに挿入されているフレー
ム同期用パターンＦ６Ｆ６Ｆ６Ｈが１ビットずつ巡回シ
フトして得られる各特定パターンの検出を行なう。

フレーム同期回路３０３−１はＦ６Ｆ６Ｆ６Ｈ（２−１
）フレーム同期回路３０３−２はＥＤＥＤＸＸＨ（２−
２）フレーム同期回路３０３−３はＤＢＤＢＸＸＨ（２
−３）フレーム同期回路３０３−４はＢ７Ｂ７ＸＸＨ（
２−４）フレーム同期回路３０３−５は６Ｆ６ＦＸＸＨ
（２−５）フレーム同期回路３０３−６はＤＥＤＥＸＸ
Ｈ（２−６）フレーム同期回路３０３−７はＢＤＢＤＸ
ＸＨ（２−７）フレーム同期回路３０３−８は７Ｂ７Ｂ
ＸＸＨ−（２−８）低次群フレーム周期で特性パターン
が検出されれば特定パターン検出信号をバイト同期制御
回路１０４に供給し、特定パターンが検出できなければ
非検出信号をバイト同期制御回路１０４に供給すると共
に同時に特定パターンのハンティングを開始する。

このハンティング、は各フレーム同期回路１０３−１〜
１０３−８で独立に行なわれ、特定パターンが検出され
るまで継続する。バイト同期制御回路１０４はフレーム
同期回路１０３−１〜１０３−８から供給される信号に
基づき分離回路１０２の出力位相を制御する。同期状態
においては、フレーム同期回路１０３−１は検出信号を
、フレーム同期回路１０３−２〜１０３−８は非検出信
号をバイト同期制御回路１０４に供給する。同期状態か
ら非同期状態、例えばバイト同期状態から２ビット遅延
した状態に陥る仮定においては、フレーム同期回路１０
３−１は前方保護状態へ移行し、フレーム同期回路１０
３−３は速やかに特定パターンを検出し検出信号をバイ
ト同期制御回路１０４に供給する。バイト同期制御回路
１０４は、フレーム同期回路１０３−１から非検出信号
の供給を受けると、フレーム同期回路１０３−３からの
供給信号に基づいて分離回路１０２の出力位相を制御し
、速やかに同期状態に復帰する。

第４図は本発明のフレーム同期方式の一実施例を示すブ
ロック図である。第２図で示された高次群フレーム＃Ｂ
を入力とする文かり回路１０２は、入力高次群フレーム
をバイト単位でＮ個の系列の低次群フレームに展開し、
更にＮ個の系列に展開された各低次群フレームを８ビッ
トに並列展開しその８並列信号をフレーム同期回路１０
３−１〜１０３−Ｎに供給する。第８図の構成で実現さ
れるフレーム同期回路１０３゜１〜１０３−Ｎは、同期
状態では各低次群フレームに挿入されているＦ６Ｆ６Ｆ
６Ｈの検出を行い、特定パターン検出信号をバイト同期
回路１０４に供給する。バイト同期制御回路１０４はこ
の供給信号に基づき同期状態の確認保持を行なう。同期
状態から非同期状態に陥る過程では、フレーム同期回路
１０３−１〜１０３−Ｎは前方保護状態から非同期状態
に移行し、バイト同期制御回路１０４には各フレーム同
期回路１０３−１〜１０３−Ｎから非検出信号が供給さ
れるようになる。この供給信号に基づきバイト同期制御
回路１０４は非同期状態に陥ったと判断し、フレーム同
期回路１ｏ３−１〜１０３−Ｎの検出特定パターンをＦ
６Ｆ６Ｆ６Ｈを基準パターンとして１ビットずつ巡回シ
フトして得られる特定パターンに変更する。例えば、Ｎ
＝８とし、フレーム同期回路１０３−１はＦ６Ｆ６Ｆ６
Ｈ（３−１）フレーム同期回路１０３−２４；ＬＥＤＥ
ＤＸＸＨ（３−２）フレーム同期回路１０３−３はＤＢ
ＤＢＸＸＨ（３−３）フレーム同期回路１０３−４ハＢ
７Ｂ７ＸＸＨ（３−４）フレーム同期回路１０３−５は
６Ｆ６ＦＸＸＨ（３−５）フレーム同期回路１０３−６
はＤＥＤＥＸＸＨ（３−６）フレーム同期回路１０３−
７ｉ、ｔＢＤＢＤＸＸＨ（３−７）フレーム同期回路１
０３−８は７Ｂ７ＢＸＸＨ（３−８）とする。その後、
・例えばフレーム同期回路１０３−３が特定パターンを
検出したとすれば、この検出信号に基づいて分離回路１
０２の出力位相を９ビット遅延することで同期状態に復
帰し、再びフレーム同期回路１０３−１〜１０３−Ｎの
検出特定パターンを低次群フレームのフレーム同期用パ
ターンであるＦ６Ｆ６Ｆ６Ｈに戻す。これ以降は、バイ
ト同期制御回路１０４には特定パターン検出信号が各フ
レーム同期回路１０３゜１〜１０３−Ｎから供給され同
期状態の確認を行なう。

第５図は本発明のフレーム同期方式の一実施例を示すブ
ロック図であり、１０１は高次群データ信号入力線、１
０２は分離回路、１０３−１〜１０３−８はフレーム同
期回路、１０６はチャネルＩＤ検出回路、１０４はバイ
ト同期制御回路、１０５はチャネル制御回路、１ｏ７−
１−１０７−Ｎは低次群データ信号出力線、１０８はフ
レームパルス出力線である。以下ではＮ＝１６として説
明する。第２図で示された高次群フレーム＃Ｂが高次群
データ信号入力線１０１から入力される。分離回路１０
２は入力される高次群フレーム＃Ｂを１６個の系列の低
次群フレームに展開し、更に１６個の系列に展開された
各低次群フレームを８ビットに並列展開しその８ビット
展開出力を８分岐（Ｌ＝８）してフレーム同期回路１０
３−１〜１０３−８に供給する。

まず、第５図で示すフレーム同期制御方式の動作原理に
ついて述べる。第５図のフレーム同期制御方式における
基本的な同期制御はバイト多重同期のの確保を行った後
に、チャネルＩＤ検出に基づきチャネル同期の確保を行
う。バイト同期制御に関しては同期はずれ量即ちビット
遅れ量に対して、各低次群フレームに挿入されたフレー
ム同期用パターンＦ６Ｆ６Ｆ６Ｈの分離回路１０２出力
がユニークとなり、且つ分離回路１０２出力の全系列に
一律に現れることを用いて、各ビット遅れ量に対応した
パターンを監視することにより直ちにバイト同期を確保
する。また、チャネル同期制御に関しては、バイト同期
確保後、分離回路１０２出力がら検出されるチャネルＩ
Ｄにより特定し、分離回路１０２受信端での高次群フレ
ーム同期を確保する。８個のフレーム同期回路１０３−
１〜１０３−８とバイト同期制御回路１０４でバイト同
期制御情報であるビット遅れ量を特定し分離回路１０２
の出力位相を制御することでバイト同期を確保し、バイ
ト同期確保後にチャネル検出回路１０６で検出されるチ
ャネルＩＤ情報に基づきチャネル制御回路１０５は分離
回路５０２の出力位相を制御し高次群フレーム同期を確
保する。

第５図のフレーム同期制御方式において、同期状態とは
、低次群データ信号出力線１０７−１には低次群フレー
ム＃Ａ１、低次群データ信号出力線１０７−２には低次
群フレーム＃Ａ２、・・・、低次群データ信号出力線１
０７−１６には低次群フレーム＃Ａ１６が、バイト同期
ｌフレーム同期して出力される状態である。第８図で示
された構成で実現されるフレーム同期回路１０３−１〜
１０３−８は、低次群フレームに挿入されたフレーム同
期用パターンＦ６Ｆ６Ｆ６Ｈを１ビットずつ巡回シフト
して得られる特定パターンの検出を行なう。低次群フレ
ーム周期で特定パターンが検出されれば特定パターン検
出信号をバイト同期制御回路１０４に供給される。特定
パターンが検出できなければ非検出信号をバイト同期制
御回路１０４に供給し、同時に特定パターンのハンティ
ングが開始される。このハンティングは各フレーム同期
回路１０３−１〜１０３−８が独立に行ない、特定パタ
ーンが検出されるまで継続する。例えば、 フレーム同期回路１０３−１はＦ６Ｆ６Ｆ６Ｈ（４−１
）フレーム同期回路１０３−２はＥＤＥＤＸＸＨ（４−
２）フレーム同期回路１０３−３はＤＢＤＢＸＸＨ（４
−３）フレーム同期回路１０３−４１；１Ｂ７Ｂ７ＸＸ
Ｈ（４−４）フレーム同期回路１０３−５は６Ｆ６ＦＸ
ＸＨ（４−５）フレーム同期回路１０３−６はＤＥＤＥ
ＸＸＨ（４−６）フレーム同期回路１０３−７はＢＤＢ
ＤＸＸＨ（４−７）フレーム同期回路１０３−８は７Ｂ
７ＢＸＸＨ（４−８）なる特定パターンを検出する。フ
レーム同期回路１０３−１が検出する特定パターンＦ６
Ｈを基準パターンとした場合、基準パターンＦ６Ｈを１
ビットずつ巡回シフトさせて得られるパターンが、他の
フレーム同期回路１０３−２〜１０３−８の検出するパ
ターンとなる。

チャネルＩＤ検出回路１０６は、フレーム同期回路１０
３−１が検出している特定パターンに続く８ビットの監
視を行なう。

同期状態においては、高次群データ信号をバイト単位で
１６個の低次群フレームに分離し、更に各系列を８系列
に展開する分離回路１０２は、第２図で示した低次群フ
レーム＃Ａ１〜＃Ａ１６の各々を８ビット展開して出力
し、フレーム同期回路１０３−１〜１０３−８には低次
群フレーム＃Ａ１６が供給される。これにより、フレー
ム同期回路１ｏａ−ｉは受信データ系列からフレーム同
期用パターンＦ６Ｆ６Ｆ６Ｈを検出し、特定パターン検
出信号をバイト同期制御回路１０４に供給する。他方特
定パターンＦ６Ｆ６Ｆ６ＦＨに続く８ビットを監視して
いるチャネルＩＤ検出回路１０６は、＃Ａ１６に挿入さ
れたチャネルＩＤ（ＯＦＨ）を検出し、特定チャネルＩ
Ｄ検出信号をチャネル制御回路１０５に供給する。

他のフレーム同期回路１０３−２〜１０３−８に供給さ
せる各８ビット系列のデータ信号からは検出すべき特定
パターンが現れないので、フレーム同期回路１０３゜２
〜１０３−８はハンティング状態となり非検出信号をバ
イト同期制御回路１０４に供給する。バイト同期制御回
路１０４は入力される８系列の検出ｌ非検出信号に基づ
きバイト同期状態の確認ｌ保持を行ない、チャネル制御
回路１０５は、バイト同期制御回路１０４から供給され
るバイト同期保持信号並びにチャネルＩＤ検出回路１０
６から供給される特定チャネルＩＤ（ＯＦＨ）検出信号
に基づき同期状態の確認を行なう。同期状態においては
、バイト同期制御回路１０４にはフレーム同期回路１０
３−１から検出信号、他のフレーム同期回路１０３−２
〜１０３−８から非検出信号が供給され、チャネル制御
回路１０５にはバイト同期保持信号並びに特定チャネル
ＩＤ（ＯＦＨ）検出信号が供給される。

非同期状態においては、分離回路１０２の出力位相とし
て８種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から１ビット、２ビット、・・・
、７ビットそれぞれ位相が遅延している状態である。同
期状態から１ビット位相が遅延した状態においては、低
次群フレーム毎に（４−２）で示した特定パターンＥＤ
ＥＤＨがフレーム同期回路１０３−１〜１０３−８に供
給され、・・・、同期状態から７ビット位相が遅延した
状態においては、低次群フレーム毎に（４−７）で示し
た特定パターン７Ｂ７ＢＨがフレーム同期回路１０３−
１〜１０３−８に供給されることになる。

同期状態からなんらかの原因で分離回路１０２の出力系
列がバイト同期状態から２ビット遅延した状態に陥り、
フレーム同期回路１０３−１〜１０３−８に＃Ａ２と＃
Ａ３の低次群フレームが混在して供給されている場合を
考える。この場合、フレーム同期回路１０３−１〜１０
３−８にはフレーム同期用パターンＦ６Ｆ６Ｆ６Ｈに代
わり（４−３）で示した特定パターンＤＢＤＢＨが周期
的に供給されることになる。このために、特定検出パタ
ーンＦ６Ｆ６Ｆ６Ｈをサーチしているフレーム同期回路
１０３−１は特定パターンを検出できず、フレーム同期
回路１０３−１の前方保護カウンタは計数を開始する。

一方、これと同時に特定パターンＤＢＤＢＨを検出して
いるフレーム同期回路１０３−３は速やかに特定パター
ンを検出し、特定パターン検出信号をバイト同期制御回
路１０４に供給する。他のフレーム同期回路１０３−２
．１０３−４〜１０３−８はハンティング状態を継続し
、非検出信号をバイト同期制御回路１０４に供給する。

この後フレーム同期回路１０３−１の前方保護カウンタ
の内部値が設定値（＝ＦＮ）に達したとき、フレーム同
期回路１０３−１からバイト同期制御回路１０４へ供給
される信号は検出信号から非検出信号となる。この状態
変化を受けてバイト同期制御回路１０４は、同期状態か
ら非同期状態へ陥ったと判断し、既に同期捕捉を完了し
ているフレーム同期回路１０３−３の検出信号に基づき
同期復帰を図るために、分離回路１０２の出力位相を制
御する。この場合、バイト同期制御回路１０４が分離回
路１０２の出力位相を６ビット遅延しバイト同期状態に
復帰する。この位相制御により低次群データ信号出力線
１０７−１には＃Ａ４、低次群データ信号出力線１０７
−２には＃Ａ５、・・・、低次群データ信号出力線１０
７−１２には＃Ａ１５、低次群データ信号出力線１０７
−１３には＃Ａ１６、低次群データ信号出力線１０７−
１４いは＃Ａ１、・・・、低次群データ信号出力線１０
７−１６には＃Ａ３のフレーム信号が供給されることに
なる。次にバイト同期復帰（保持）信号の供給を受けて
、チャネル制御回路１０５はチャネルＩＤ検出回路１０
６が検出している特定チャネルＩＤ検出信号検索する。

この場合、チャネルＩＤ検出回路１０６から供給される
特定チャネルＩＤは低次群フレーム＃Ａ３に挿入された
０２Ｈとなる。そこで、チャネル制御回路１０５は分離
回路１０２の出力位相を更に１３バイト遅延させ同期状
態に復帰する。

第６図は本発明のフレーム同期制御方式の一実施例を示
すブロック図である。以下ではＮ＝１６として説明する
。分離回路１０２は、入力信号である第２図の高次群フ
レーム＃Ｂを１６個の系列の低次群フレームに展開し、
更に１６個の系列に展開した各低次群フレームを８ビッ
トに並列展開し、その１６個の系列のうちの連続２系列
（たとえば、１０７−１５．１０７−１６）をフレーム
同期制御回路１１０に供給する。

まず、第６図で示すフレーム同期制御方式の動作原理に
ついて述べる。第６図のフレーム同期制御方式における
基本的な同期制御はバイト多重同期の確保、チャネルＩ
Ｄ検出に基づくチャネル同期の確保の処理を同時に行う
。バイト同期制御に関しては同期はずれ量即ちビット遅
れ量に対して、各低次群フレームに挿入されたフレーム
同期用パターンＦ６Ｆ６Ｆ６Ｈの分離回路１０２出力が
ユニークとなり、且つ分離回路１０２の出力の全系列に
一律に現れることを用いて、各ビット遅れ量に対応した
パターンを監視することにより直ちにバイト同期を確保
する。また、チャネル同期制御に関しては、分離回路１
０２出力から検出されるチャネルＩＤにより特定するが
、第６図の構成ではバイト同期制御情報として特定され
たビット遅れ量、に基づき、各低次群フレームに挿入さ
れているチャネルＩＤを分離回路１０２出力である連続
２系列の信号線から検出し、バイト同期制御とチャネル
同期制御を一括して行い、分離回路１０２受信端での高
次群フレーム同期を確保する。フレーム同期制御回路１
１０は、分離回路１０２の展開出力である連続２系列の
低次群データ信号１０７−１５．１０７−１６を入力と
する。８個のフレーム同期回路１０３−１〜１０３−８
とバイト同期回路１０４でバイト同期制御情報であるビ
ット遅れ量を特定し、チャネル制御回路１０５はこのビ
ット遅れ量特定情報に基づきチャネルＩＤ情報の検出を
行い、分離回路１０２の出力位相を制御し高次群フレー
ム同期を確保する。

第６図のフレーム同期制御方式において、同期状態とは
、低次群データ信号出力線１０７−１には低次群フレー
ム＃Ａ１、低次群データ信号出力線１０７−２には低次
群フレーム＃Ａ２、・・・、低次群データ信号出力線１
０７−１６には低次群フレーム＃Ａ１６が、バイト同期
ｌフレーム同期して出力される状態であり、フレーム同
期制御回路１１０が、高次群フレーム同期制御を行う。

８分岐された低次群データ信号１０７−１６が供給され
る各フレーム同期回路１０３−１〜１０３−８は第８図
の構成で実現され、バイト同期状態からみたビット遅れ
量を特定する為に、低次群フレームに挿入されたフレー
ム同期用パターンＦ６Ｆ６Ｆ６Ｈが１ビットずつ巡回シ
フトして得られる特定パターンの検出を行なう。特定パ
ターンが検出できなければ特定パターンのハンティング
を継続し、このハンティングは各フレーム同期回路１０
３−１〜１０３−８が独立に行う。例えば、 フレーム同期回路１０３−１はＦ６Ｆ６Ｆ６Ｈ（５−１
）フレーム同期回路１０３−２４．ｔＥＤＥＤＸＸＨ（
５−２）フレーム同期回路１０３−３はＤＢＤＢＸＸＨ
（５−３）フレーム同期回路１０３−４はＢ７Ｂ７ＸＸ
Ｈ（５４）フレーム同期回路１０３−５は６Ｆ６ＦＸＸ
Ｈ（５−５）フレーム同期回路１０３−６はＤＥＤＥＸ
ＸＨ（５−６）フレーム同期回路１０３−７はＢＤＢＤ
ＸＸＨ（５−７）フレーム同期回路１０３−８は７Ｂ７
ＢＸＸＨ（５−８）なる特定パターンを検出する。フレ
ーム同期回路１０３−１が検出する特定パターンＦ６Ｈ
を基準パターンとした場合、基準パターンＦ６Ｈを１ビ
ットずつ巡回シフトさせて得られるパターンが、他のフ
レーム同期回路１０３−２〜１０３−８の検出するパタ
ーンとなる。

バイト同期状態からみてビット遅れ量は８通りが考えら
れるが、分離回路１０２の各出力系列にあられれる低次
群フレーム同期パターンＦ６Ｆ６ＦＨ展開出力が（５−
１）〜（５−８）とユニークとなるので、８個のフレー
ム同期回路１０３−１〜１０３−８の何れか１つが特定
パターンの検出を完了し、他のフレーム同期回路は各検
出特定パターンのハンティング状態となる。例えば、１
ビット遅れの状態でＥＤＥＤＨ（５−２）なる特定パタ
ーンが分離回路１０２の各出線に現れ、フレーム同期回
路１０３−２が特定パターンの検出を完了し、２ビット
遅れ状態では、ＤＢＤＢＨ（５−３）なる特定パターン
の検出を行うフレーム同期回路１０３−３が特定パター
ンの検出を完了する。バイト同期回路１０４には、８個
のフレーム同期回路１０３−１〜１０３−８から供給さ
れる特定パターン検出ｌ非検出信号に基づきビット遅れ
量の特定を完了する。

チャネル制御回路１０５は、バイト同期回路１０４で特
定されたビット遅れ量に基づき１６個のチャネル情報の
うち１チヤネルのチャネルＩＤを検出し、ビット遅れ量
と検出チャネルＩＤ情報に基づき分離回路１０２の出力
位相を制御する。これにより高次群フレーム同期の確保
確認を行う。

チャネルＩＤ情報の検出動作について説明する。

バイト同期はずれ状態では、分離回路１０２がら高次群
データ信号１０１多重時に隣接して多重された低次群デ
ータ信号、例えば＃Ａ２と＃Ａ３が混在して出力される
が、バイト同期状態からみたビット遅延量に対し低次群
フレームに挿入されたチャネルＩＤの分離回路１０２出
力位相はユニークに与えられる。低次群データ信号１０
７−１６からフレーム同期回路１０３−ｊ（ｊは１，２
．・・・、８の任意の数）が検出した特定パターンに続
く８ビットを、 ＣＩＤ１６＝（１６７１６６１６５１６４１６３１６２
１６１１６０）　　　（６−０１）低次群データ信号６
０７−１５でＣＩＤ１６と同位相にある８ビットを ＣＩＤ１５＝（１５７１５６１５５１５４１５３１５２
１５１１５０）　　（６−０２）としたとき、 θビット遅れ状態ではＣＩＤ１６またＣＩＤ１５の８ビ
ット１ビット遅れ状態では（１５０１６７１６６１６５
１６４１６３１６２１６１）の８ビット　　　　　　　
　　　　　（６−２）２ビト遅れ状態では（１５１１５
０１６７１６６１６５１６４１６３１６２）の８ビット
　　　　　　　　　　　　　　（６−３）３ビット遅れ
状態では（１５２１５１１５０１６７１６６１６５１６
４１６３）の８ビット　　　　　　　　　　　　（６−
４）４ビット遅れ状態では（１５３１５２１５１１５０
１６７１６６１６５１６４）の８ビット　　　　　　　
　　　　　（６−５）５ビット遅れ状態では（１５４１
５３１５２１５１１５０１６７１６６１６５）の８ビッ
ト　　　　　　　　　　　　　（６−６）６ビット遅れ
状態では（１５５１５４１５３１５２１５１１５０１６
７１６６）の８ビット　　　　　　　　　　　　　（６
−７）７ビット遅れ状態では（１５６１５５１５４１５
３１５２１５１１５０１６７）の８ビット　　　　　　
　　　　　　　（６−８）がチャネルＩＤ情報となる。

そこで、チャネル制御回路１０５は、バイト同期回路１
０４から供給される特定ビット遅延量に基づき低次群デ
ータ信号１０７−１５．１０７−１６からのチャネルＩ
Ｄ検出位相を制御し、所望のチャネルＩＤを取り込む。

これに引き続き、チャネル制御回路１０５は分離回路１
０２の出力位相を制御し、高次群フレーム同期復帰動作
を行う。チャネル制御回路１０５による分離回路１０２
の出力位相制御は、フレーム同期回路１０３−１が特定
パターンを検出している間、つまり同期状態では停止す
る。

次に、具体例を用いて説明する。

同期状態では、入力高次群データ信号１０２をバイト単
位で１６個の低次群フレームに分離し、更に各系列を８
系列に展開する分離回路１０２は、第２図で示した低次
群フレーム＃Ａ１〜＃Ａ１６の各々を８ビット展開して
出力し、フレーム同期回路１０３−１〜１０３−８には
低次群フレーム＃Ａ１６が供給される。これにより、フ
レーム同期回路１０３−１は受信データ系列からフレー
ム同期用パターンＦ６Ｆ６Ｆ６Ｈを検出し、特定パター
ン検出信号をバイト同期回路１０４に供給する。

他のフレーム同期回路１０３−２〜１０３−８では検出
すべき特定パターンが現れないので、フレーム同期回路
１０３−２〜１０３−８はハンティング状態となり非検
出信号をバイト同期回路１０４に供給する。チャネル制
御回路１０５は、バイト同期回路１０４から供給される
０ビット遅れ情報に基づき低次群フレーム＃Ａ１６に挿
入されたチャネルＩＤ（ＯＦＨ）を検出し、高次群フレ
ーム同期回路の確認を行い、同期状態を保持する。

この同期状態からなんらかの原因で分離回路１０２の出
力系列がバイト同期状態から２ビット遅延した状態に陥
り、＃Ａ２の低次群信号が低次群データ信号線１０７−
１５と低次群データ信号線１０７−１６にまたがって分
離回路１０２から出力されている場合の動作を説明する
。この場合、フレーム同期回路１０３−１〜１０３−８
にはフレーム同期用パターンＦ６Ｆ６Ｆ６Ｈに代わり特
定パターンＤＢＤＢＨが周期的に供給されることになる
。このために、特定検出パターンＦ６Ｆ６Ｆ６Ｈを検索
しているフレーム同期回路１０３−１は特定パターンを
検出できず、フレーム同期回路１０３−１の前方保護回
路は計数を開始（前方保護モード）する。一方、これと
同時に特定パターンＤＢＤＢＨを検出しているフレーム
同期回路１０３−３は速やかに特定パターンを検出し、
特定パターン検出信号をバイト同期回路１０４に供給す
る。他のフレーム同期回路１０３−２，１０３−４〜１
０３−８はハンティング状態を継続しているので、特定
パターン非検出信号をバイト同期回路１０４に供給する
。一方、フレーム同期回路１０３−１の前方保護回路の
内部値が設定値（＝ＦＮ）に達したとき、フレーム同期
回路１０３−１はハンティングモードとなり、フレーム
同期回路１０３−１から特定パターン非検出信号がバイ
ト同期回路１０４へ供給されることになる。この状態変
化を受けてバイト同期回路１０４は、非同期状態に陥っ
たと判定し、フレーム同期回路１０３−３の特定パター
ン検出信号に基づき、バイト同期からみたビット遅延量
を２ビットと特定し、このビット遅延量特定信号をチャ
ネル制御回路１０５に供給する。チャネル制御回路１０
５は２ビット遅延状態でのチャネルＩＤ検出位相（６−
３）から特定チャネルＩＤ（ＯＩＨ）を検出し、この特
定ビット遅延量と検出チャネルＩＤ情報に基づき、分離
回路１０２の出力位相を制御し同期復帰を図る。この場
合、分離回路１０２の出力位相を６ビット遅延すること
によるバイト同期制御を、１３バイト遅延させることに
よるチャネル同期制御を一括して行う。これにより、バ
イト同期を確保した後に１フレーム待ってチャネル同期
制御を行う必要がなくなり速やかな同期復帰が可能とな
る。

同期状態から何らかの原因でバイト同期は確保されてい
るが低次群フレーム同期またはチャネル同期が確保され
ていない状態に陥った場合は、フレーム同期回路１０３
−１は前方保護状態となり前方保護回路は計数を開始し
、フレーム同期回路１０３−２〜１０３−８はハンティ
ングを持続する。フレーム同期回路１０３−１は前方保
護モードを経てハンティング状態になり、特定パターン
非検出信号をバイト同期回路１０４に供給する。このと
き、８個のフレーム同期回路１０３−１〜１０３−８か
らバイト同期回路１０４に供給される信号は総て特定パ
ターン非検出信号であり、バイト同期回路１０４ばビッ
ト遅延量を特定できない。バイト同期回路１０４はフレ
ーム同期回路１０３゜１が特定パターン検出を完了する
のを待って、ビット遅延量（遅延量はθビット）を特定
し、その後、チャネル制御回路１０５がバイト同期制御
、チャネル同期制御を完了し同期状態に復帰する。

また、８個のフレーム同期回路１０３−１〜１０３−８
は、８ビット展開された低次群データ信号１０７−１６
から特定パターンの検出を行っているので、低次群デー
タ信号１０７−１６をシリアル信号としたとき、８ビッ
ト毎に特定パターンの検出（８ビット即時シフト方式）
を行うことと等価になる。フレーム同期回路１０３−２
の検出パターンはフレーム同期回路１０３−１の検出パ
ターンに対して１ビット遅延させたパターンの検出、フ
レーム同期回路１０３−３の検出パターンはフレーム同
期回路１０３−１の検出パターンに対して２ビット遅延
させたパターンの検出、・・・・、フレーム同期回路１
０３−８の検出パターンはフレーム同期回路１０３−１
の検出パターンに対し７ビット遅延させたパターンの検
出を各々別々に行っている。これは、低次群データ信号
１０７−１６をシリアル信号としてみたとき、フレーム
同期回路１０３−１のフレーム同期回路の検出点を基準
にして、フレーム同期回路１０３−２は１ビットシフト
した点、フレーム同期回路１０３−３は２ビットシフト
した点１．・・、フレーム同期回路１０３−８は７ビッ
トシフトした点を基準に８ピツト毎特定パターンの検出
を行っていることになるので、結果として、８個のフレ
ーム同期回路は低次群信号１０７−１６のシリアル信号
に対して１ビット毎にフレーム同期パターンの検出を行
うことになり１ビット即時シフト方式と同等の同期特性
が得られる。第７図は本発明のフレーム同期制御方式の
一実施例を示すブロック図である。高次群データ信号入
力線１０１から第２図の高次群フレーム＃Ｂが入力され
る。第６図と第７図の相違は、第６図では８個のフレー
ム同期回路１０３−１〜１０３−８が用いられていたの
に対して、第７図では１個のフレーム同期回路１０３と
８個の状態監視回路１０９゜１〜１０９−８を設けてい
る点にある。分離回路１０２、バイト同期回路１０４、
チャネル制御回路１０５、は同一の動作を行う。

第７図のフレーム同期制御方式の基本原理は第６図のフ
レーム同期制御方式と同じであり、バイト多重同期の確
保、チャネルＩＤ検出に基づくチャネル同期の確保の制
御が同時に行われるが、フレーム同期回路１０３とは別
に８個の状態監視回路１０９−１〜１０９−８を設け、
同期保持確認機能とバイト同期状態からみたビット遅れ
量の特定機能を別々に動作させることにより、フレーム
同期回路１０３の同期保護期間中つまり前方保護モード
中に、ビット遅れ量の特定を完了させ速やかな同期復帰
を可能とする。フレーム同期回路１０３並びに状態監視
回路１０９−１〜１０９−８は、第８図で示したフレー
ム同期回路構成で実現することが可能であり、例えばフ
レーム同期回路１０３の特定検出パターンはＦ６Ｆ６Ｆ
６Ｈ（５−１）、状態監視回路１０９−１の特定検出パ
ターンはＦ’６Ｆ６Ｆ６Ｈ（５−１）、状態監視回路１
０９−２の特定検出パターンはＥＤＥＤＨ（５−２）、
・・・、状態監視回路１０９−８の特定検出パターンは
７Ｂ７ＢＨ（５−８）に設定し、フレーム同期回路１０
３の前方保護段数ＦＮ＝４、後方保護段数ＢＮ＝、１と
し、状態監視回路１０９−１〜１０９−８の前方保護段
数ＦＮ＝１、後方保護段数ＢＮ＝２とする構成が考えら
れる。この構成例において、同期状態ではフレーム同期
回路１０３と状態監視回路１０９−１は特定パターンの
検出を完了し、他の状態監視回路１０９−２〜１０９−
８はハンティング状態となる。この同期状態から何らか
の原因でバイト同期は確保されているが低次群フレーム
同期が確保されていない状態に陥った場合、フレーム同
期回路１０３は前方保護状態となり前方保護回路の計数
を開始する。一方、状態監視回路１０９−１の前方保護
段数の設定値がＦＮ＝１であるので、速やかに特定パタ
ーンのハンティング状態となり特定パターンの補足を完
了する。バイト同期回路１０４はフレーム同期回路１０
４から特定パターン非検出信号が供給されると、８個の
状態監視回路１０９−１〜１０９−８出力化号に基づき
ビット遅延量を特定する（この場合の特定ビット遅延量
は０ビット）と共に、チャネル制御回路１０５でチャネ
ルＩＤを検出し、バイト同期制御、チャネル同期制御を
一括して行い、同期状態に復帰する。このように、フレ
ーム同期回路１０３の特定パターン非検出信号供給（非
同期状態判定）を待たずにビット遅延量の特定、さらに
はチャネルＩＤ検出が可能となり速やかな同期復帰処理
が可能となる。

また、特願昭６３−０１１９４３号明細書［フレーム同
期方式及び装置］、特願昭６３−１２２５５５号明細書
［フレーム同期装置］に記載されているように、フレー
ム同期カウンタとハンティング専用カウンタを別々に設
け、同期保護期間中にハンティングカウンタを用いてフ
レーム同期パターンのハンティングを開始し、フレーム
同期カウンタが非同期状態と判定すると同時に、既にフ
レーム同期パターンの補足を完了しているハンティング
カウンタの内部値をフレーム同期カウンタに格納するこ
とで速やかな同期復帰を実現する技術がある。この技術
を用いて、各状態監視回路１０９−１〜１０９−８内部
のフレームカウンタをハンティングカウンタとして取扱
い、フレーム同期回路１０３が非同期状態と判定すると
同時に、特定パターンの検出を完了している状態監視回
路１０９−ｊ（ｊは１，２．・・・、８の任意の数）の
フレームカウンタの内部値をフレーム同期回路１０３内
部のフレームカウンタに格納することにより良好なフレ
ーム同期復帰特性を得ることが可能となる。

以上、本発明の構成について述べたが、本発明はこれら
の構成に限られるものではなく、たとえば第４図と第７
図に示した実施例の複合形など多様な構成が考えられる
。

（発明の効果） 以上説明したように、本発明は、バイト多重伝送系にお
けるフレーム同期回路の処理速度を低速化することによ
り回路実現性を高めると共に、同期復帰特性を良好なも
のにする効果がある。尚、本発明のフレーム同期制御方
式は、ディジタル伝送系におけるタイミング方式に関す
るものであり、将来より一層の高速・大゛容量化された
ディジタル伝送系にその応用が期待されるものであり、
さらに近年の０ＭＯ８に代表される集積化技術を用いる
ことによりＩＣ，ＬＳＩ化が容易に達成できるものであ
る。

【図面の簡単な説明】

第１図、第３図〜第７図は本発明のフレーム同期制御方
式の一実施例を示す図、第２図はフレーム構成を示す図
、第８図は第１図〜第７図のフレーム同期回路の構成例
を示す図、第９図は従来のフレーム同期方式の一例を示
すブロック図である。 図において、 １０１・・・高次群データ信号入力線、１０２・・・分
離回路、 １０３−１〜１０３−Ｎ・・・フレーム同期回路、１０
４・・・バイト同期制御回路、 １０５・・・チャネル制御回路、 １０６・・・チャネルＩＤ検出回路、 １０７−１〜１０７−Ｎ・・・低次群データ信号出力線
、１０８・・・フレームパルス出力線、 １０９−１〜１０９−８・・・状態監視回路。

Claims (5)

【特許請求の範囲】
1. （１）同一のフレーム同期用パターンが挿入されたＮ個
   の低次群フレームから構成されるディジタル伝送系にお
   いて、フレーム位相が同期した該Ｎ個の低次群フレーム
   がバイト多重されて高次群フレームを構成し、該高次群
   フレームを入力とし該入力信号をバイト毎にＮ個の系列
   に展開する展開回路と、前記展開回路の出力から前記フ
   レーム同期用パターンを１ビットづつ巡回シフトして得
   られる各パターンの検出またハンティングを行なう手段
   と、該検出またはハンティング手段の出力であるパター
   ン検出／非検出信号に基づき前記展開回路の出力位相を
   制御する手段から構成されることを特徴とするフレーム
   同期制御方式。
2. （２）バイト単位からなる同一のフレーム同期用パター
   ン及びフレームを識別する識別番号が挿入されたＮ個の
   低次群フレームから構成されるディジタル伝送系におい
   て、フレーム位相が同期した該Ｎ個の低次群フレームが
   バイト多重された高次群フレームを構成し、該高次群フ
   レームを入力とし該入力信号をバイト毎にＮ個の系列に
   展開する展開回路と、前記展開回路出力を入力とするＬ
   個（Ｌは８以上）のフレーム同期回路と、該Ｌ個のフレ
   ーム同期回路の出力であるパターン検出／非検出信号に
   基づきバイト同期状態を判定し前記展開回路の出力位相
   を制御する手段と、前記展開回路の一出力系列から前記
   低次群フレームに挿入された識別番号を検出し前記展開
   回路の出力位相を制御する手段から構成され、前記Ｌ個
   のフレーム同期回路は各入力系列から前記フレーム同期
   用パターンを１ビットづつ巡回シフトして得られる各々
   のパターンの検出またはハンティングを行うことを特徴
   とするフレーム同期制御方式。
3. （３）バイト単位からなる同一のフレーム同期用パター
   ン及びフレームを識別する識別番号が挿入されたＮ個の
   低次群フレームから構成されるディジタル伝送系におい
   て、フレーム位相が同期した該Ｎ個の低次群フレームが
   バイト多重されて高次群フレームを構成し、該高次群フ
   レームを入力とし該入力信号をバイト毎にＮ個の系列に
   展開する展開回路と、前記展開回路出力を入力とするＬ
   個（Ｌは８以上）のフレーム同期回路と、該Ｌ個のフレ
   ーム同期回路の出力であるパターン検出／非検出信号に
   基づきバイト同期状態を判定するバイト同期回路と、該
   バイト同期回路出力と前記展開回路の出力である連続す
   る２系列を入力とし、前記低次群フレームに挿入された
   識別番号を識別すると共に、該検出識別番号と前記バイ
   ト同期回路出力に基づいて前記展開回路の出力位相を制
   御する手段から構成され、前記Ｌ個のフレーム同期回路
   は各入力系列から前記フレーム同期用パターンを１ビッ
   トづつ巡回シフトして得られる各々のパターンの検出ま
   たはハンティングを行うことを特徴とするフレーム同期
   制御方式。
4. （４）バイト単位からなる同一のフレーム同期用パター
   ン及びフレームを識別する識別番号が挿入されたＮ個の
   低次群フレームから構成されるディジタル伝送系におい
   て、フレーム位相が同期した該Ｎ個の低次群フレームが
   バイト多重されて高次群フレームを構成し、該高次群フ
   レームを入力とし該入力信号をバイト毎にＮ個の系列に
   展開する展開回路と、前記展開回路出力を入力とし前記
   フレーム同期パターンの検出またはハンティングを行い
   前記低次群フレーム同期を確保保持するフレーム同期回
   路と、前記展開回路出力を入力とし前記フレーム同期用
   パターンが１ビットづつ巡回シフトして得られる各パタ
   ーンの検出またはハンティングを行いバイト同期からみ
   た同期はずれ量を監視するＬ個（Ｌは８以上）の状態監
   視回路と、該Ｌ個の状態監視回路出力に基づきバイト同
   期状態を判定するバイト同期回路と、該バイト同期回路
   出力と前記展開回路の出力である連続する２系列を入力
   とし前記低次群フレームに挿入された識別番号を識別す
   ると共に、該検出識別番号と前記バイト同期回路出力に
   基づいて前記展開回路の出力位相を制御する手段から構
   成されることを特徴とするフレーム同期制御方式。
5. （５）バイト単位からなる同一のフレーム同期用パター
   ン及びフレームを識別する識別番号が挿入されたＮ個の
   低次群フレームから構成されるディジタル伝送系におい
   て、フレーム位相が同期した該Ｎ個の低次群フレームが
   バイト多重されて高次群フレームを構成し、該高次群フ
   レームを入力とし該入力信号をバイト毎にＮ個の系列に
   展開する展開回路と、前記低次群フレーム長を計数する
   フレームカウンタを有し前記展開回路出力を入力とし前
   記フレーム同期パターンの検出またはハンティングを行
   い前記低次群フレーム同期を確保保持するフレーム同期
   回路と、前記低次群フレーム長を計数するフレームカウ
   ンタを有し前記展開回路出力を入力とし前記フレーム同
   期用パターンが１ビットづつ巡回シフトして得られる各
   パターンの検出またはハンティングを行いバイト同期か
   らみた同期はずれ量を監視するＬ個（Ｌは８以上）の状
   態監視回路と、該Ｌ個の状態監視回路出力に基づきバイ
   ト同期状態を判定するバイト同期回路と、該バイト同期
   回路出力と前記展開回路の出力である連続する２系列を
   入力とし前記低次群フレームに挿入された識別番号を識
   別すると共に、該検出識別番号と前記バイト同期回路出
   力に基づいて前記展開回路の出力位相を制御する手段か
   ら構成され、前記フレーム同期回路が非同期状態判定時
   には前記Ｌ個の状態監視回路のうち特定パターンの検出
   を完了した状態監視回路のフレームカウンタ内部値を前
   記フレーム同期回路内部のフレームカウンタに格納する
   ことを特徴とするフレーム同期制御方式。