JPH02256336A - フレーム同期制御方式 - Google Patents
フレーム同期制御方式Info
- Publication number
- JPH02256336A JPH02256336A JP1200603A JP20060389A JPH02256336A JP H02256336 A JPH02256336 A JP H02256336A JP 1200603 A JP1200603 A JP 1200603A JP 20060389 A JP20060389 A JP 20060389A JP H02256336 A JPH02256336 A JP H02256336A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- synchronization
- frame synchronization
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 125
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 40
- 238000012544 monitoring process Methods 0.000 claims description 28
- 238000011084 recovery Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000013589 supplement Substances 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 57
- 230000003111 delayed effect Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 11
- 238000011895 specific detection Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 4
- 101100274405 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cid16 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、フレーム同期制御方式に関し、特に基幹伝送
系、公衆網、加入者系等のディジタル伝送系に用いられ
るフレーム同期制御方式に関するものである。
系、公衆網、加入者系等のディジタル伝送系に用いられ
るフレーム同期制御方式に関するものである。
(従来の技術)
バイト多重されたディジタル伝送系において、フレーム
同期を確保l保持するための方式としてフレーム同期制
御方式が検討されている。
同期を確保l保持するための方式としてフレーム同期制
御方式が検討されている。
第9図は上記ディジタル伝送系に用いられる従来のフレ
ーム同期制御方式の一例を示す回路ブロック図である。
ーム同期制御方式の一例を示す回路ブロック図である。
同図において、101は高次群データ信号入力線、10
2は分離回路、103はフレーム同期回路、107−1
〜Nは低次群データ信号出力線である。
2は分離回路、103はフレーム同期回路、107−1
〜Nは低次群データ信号出力線である。
この技術に関しては、昭和51年研究実用化報告第25
巻第12号に中村隆−他によって発表された“DDX−
2回線交換方式構成″に記載されている。
巻第12号に中村隆−他によって発表された“DDX−
2回線交換方式構成″に記載されている。
高次群データ信号入力線101から入力される高次群デ
ータ信号はN個の系列の低次群信号がバイト単位で多重
されたデータ信号であり、高次群フレーム毎にフレーム
同期用のパターンが挿入されている。フレーム同期回路
103はこの高次群データ信号からフレーム同期用パタ
ーンを検索することによりフレーム同期を確保し、フレ
ーム同期信号を発生する。分離回路102はフレーム同
期回路103から供給されるフレーム同期信号に基づい
て、高次群データ信号入力線101から入力される高次
群データ信号をバイト毎にN個の系列に展開し、低次群
のデータ信号出力107−1〜107−Nを得る。なん
らかの原因で非同期状態に陥った場合には、フレーム同
期回路103でフレーム同期パターンをハンティングす
ることにより高次群データ信号系でのバイト同期及びフ
レーム同期の復帰がなされ、フレーム同期回路103か
ら供給されるフレーム同期信号に基づいて高次群データ
信号がバイト単位でN個の系列に展開される。
ータ信号はN個の系列の低次群信号がバイト単位で多重
されたデータ信号であり、高次群フレーム毎にフレーム
同期用のパターンが挿入されている。フレーム同期回路
103はこの高次群データ信号からフレーム同期用パタ
ーンを検索することによりフレーム同期を確保し、フレ
ーム同期信号を発生する。分離回路102はフレーム同
期回路103から供給されるフレーム同期信号に基づい
て、高次群データ信号入力線101から入力される高次
群データ信号をバイト毎にN個の系列に展開し、低次群
のデータ信号出力107−1〜107−Nを得る。なん
らかの原因で非同期状態に陥った場合には、フレーム同
期回路103でフレーム同期パターンをハンティングす
ることにより高次群データ信号系でのバイト同期及びフ
レーム同期の復帰がなされ、フレーム同期回路103か
ら供給されるフレーム同期信号に基づいて高次群データ
信号がバイト単位でN個の系列に展開される。
以上のようにして、バイト多重ディジタル伝送系のバイ
ト同期、フレーム同期の確保が可能となる。
ト同期、フレーム同期の確保が可能となる。
(発明が解決しようとする課題)
第9図に示された従来のフレーム同期制御方式において
、バイト単位での高次群データ入力信号から低次群デー
タ信号への展開は高次群フレーム同期が確保された後、
フレーム同期信号に基づいてなされるが、高次群の信号
速度が数百Mbps〜数Gbpsと高速になってくると
、高次群の信号速度で動作するフレーム同期回路の実現
そのものが困難なものとなる。
、バイト単位での高次群データ入力信号から低次群デー
タ信号への展開は高次群フレーム同期が確保された後、
フレーム同期信号に基づいてなされるが、高次群の信号
速度が数百Mbps〜数Gbpsと高速になってくると
、高次群の信号速度で動作するフレーム同期回路の実現
そのものが困難なものとなる。
本発明の目的は、この問題点を解決した高速伝送系に適
したフレーム同期制御方式を提供することにある。
したフレーム同期制御方式を提供することにある。
(課題を解決するための手段)
本発明のフレーム同期制御方式は、同一のフレーム同期
用パターンが挿入されたN個の低次群フレームから構成
されるディジタル伝送系において、フレーム位相が同期
した該N個の低次群フレームがバイト多重されて高次群
フレームを構成し、該高次群フレームを入力とし該入力
信号をバイト毎にN個の系列に展開する展開回路と、前
記展開回路の出力から前記フレーム同期用パターンを1
ビットづつ巡回シフトして得られる各パターンの検出ま
たはハンティングを行なう手段と、該検出またはハンテ
ィング手段の出力であるパターン検出l非検出信号に基
づき前記展開回路の出力位相を制御する手段から構成さ
れることを特徴とする。
用パターンが挿入されたN個の低次群フレームから構成
されるディジタル伝送系において、フレーム位相が同期
した該N個の低次群フレームがバイト多重されて高次群
フレームを構成し、該高次群フレームを入力とし該入力
信号をバイト毎にN個の系列に展開する展開回路と、前
記展開回路の出力から前記フレーム同期用パターンを1
ビットづつ巡回シフトして得られる各パターンの検出ま
たはハンティングを行なう手段と、該検出またはハンテ
ィング手段の出力であるパターン検出l非検出信号に基
づき前記展開回路の出力位相を制御する手段から構成さ
れることを特徴とする。
次に、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、スレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記展開回路出力を入力とするL個(Lは8以上)の
フレーム同期回路と、該り個のフレーム同期回路の出力
であるパターン検出l非検出信号に基づきバイト同期状
態を判定し前記展開回路の出力位相を制御する手段と、
前記展開回路の一出力系列から前記低次群フレームに挿
入された識別番号を検出し前記展開回路の出力位相を制
御する手段から構成され、前記り個のフレーム同期回路
は各入力系列から前記フレーム同期用パターンを1ビッ
トづつ巡回シフトして得られる各々のパターンの検出ま
たはハンティングを行うことを特徴とする特 また、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記展開回路出力を入力とするL個(Lは8以上)の
フレーム同期回路と、該り個のフレーム同期回路の出力
であるパターン検出l非検出信号に基づきバイト同期状
態を判定するバイト同期回路と、該バイト同期回路出力
と前記展開回路の出力である連続する2系列を入力とし
、前記低次群フレームに挿入された識別番号を識別する
と共に、該検出識別番号と前記バイト同期回路出力に基
づいて前記展開回路の出力位相を制御する手段から構成
され、前記り個のフレーム同期回路は各入力系列から前
記フレーム同期用パターンを1ビットづつ巡回シフトし
て得られる各々のパターンの検出またはハンティングを
行うことを特徴とする。
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、スレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記展開回路出力を入力とするL個(Lは8以上)の
フレーム同期回路と、該り個のフレーム同期回路の出力
であるパターン検出l非検出信号に基づきバイト同期状
態を判定し前記展開回路の出力位相を制御する手段と、
前記展開回路の一出力系列から前記低次群フレームに挿
入された識別番号を検出し前記展開回路の出力位相を制
御する手段から構成され、前記り個のフレーム同期回路
は各入力系列から前記フレーム同期用パターンを1ビッ
トづつ巡回シフトして得られる各々のパターンの検出ま
たはハンティングを行うことを特徴とする特 また、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記展開回路出力を入力とするL個(Lは8以上)の
フレーム同期回路と、該り個のフレーム同期回路の出力
であるパターン検出l非検出信号に基づきバイト同期状
態を判定するバイト同期回路と、該バイト同期回路出力
と前記展開回路の出力である連続する2系列を入力とし
、前記低次群フレームに挿入された識別番号を識別する
と共に、該検出識別番号と前記バイト同期回路出力に基
づいて前記展開回路の出力位相を制御する手段から構成
され、前記り個のフレーム同期回路は各入力系列から前
記フレーム同期用パターンを1ビットづつ巡回シフトし
て得られる各々のパターンの検出またはハンティングを
行うことを特徴とする。
更に、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記展開回路出力を入力とし前記フレーム同期パター
ンの検出またはハンティングを行い前記低次群フレーム
同期を確保保持するフレーム同期回路と、前記展開回路
出力を入力とし前記フレーム同期用パターンが1ビット
づつ巡回シフトして得られる各パターンの検出またはハ
ンティングを行いバイト同期からみた同期はずれ量を監
視するL個(Lは8以上)の状態監視回路と、該り個の
状態監視回路出力に基づきバイト同期状態を判定するバ
イト同期回路と、該バイト同期回路出力と前記展開回路
の出力である連続する2系列を入力とし前記低次群フレ
ームに挿入された識別番号を識別すると共に、該検出識
別番号と前記バイト同期回路出力に基づいて前記展開回
路の出力位相を制御する手段から構成されることを特徴
とする。
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記展開回路出力を入力とし前記フレーム同期パター
ンの検出またはハンティングを行い前記低次群フレーム
同期を確保保持するフレーム同期回路と、前記展開回路
出力を入力とし前記フレーム同期用パターンが1ビット
づつ巡回シフトして得られる各パターンの検出またはハ
ンティングを行いバイト同期からみた同期はずれ量を監
視するL個(Lは8以上)の状態監視回路と、該り個の
状態監視回路出力に基づきバイト同期状態を判定するバ
イト同期回路と、該バイト同期回路出力と前記展開回路
の出力である連続する2系列を入力とし前記低次群フレ
ームに挿入された識別番号を識別すると共に、該検出識
別番号と前記バイト同期回路出力に基づいて前記展開回
路の出力位相を制御する手段から構成されることを特徴
とする。
また、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記低次群フレーム長を計数するフレームカウンタを
有し前記展開回路出力を入力とし前記フレーム同期パタ
ーンの検出またはハンティングを行い前記低次群フレー
ム同期を確保保持するフレーム同期回路と、前記低次群
フレーム長を計数するフレームカウンタを有し前記展開
回路出力を入力とし前記フレーム同期用パターンが1ビ
ットづつ巡回シフトして得られる各パターンの検出また
はハンティングを行いバイト同期からみた同期はずれ量
を監視するL個(Lは8以上)の状態監視回路と、該り
個の状態監視回路出力に基づきバイト同期状態を判定す
るバイト同期回路と、該バイト同期回路出力と前記展開
回路の出力である連続する2系列を入力とし前記低次群
フレームに挿入された識別番号を識別すると共に、該検
出識別番号と前記バイト同期回路出力に基づいて前記展
開回路の出力位相を制御する手段から構成され、前記フ
レーム同期回路が非同期状態判定時には前記り個の状態
監視回路のうち特定パターンの検出を完了した状態監視
回路のフレームカウンタ内部値を前記フレーム同期回路
内部のフレームカウンタに格納することを特徴とする。
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたN個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該N個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にN個の系列に展開する展開回路と
、前記低次群フレーム長を計数するフレームカウンタを
有し前記展開回路出力を入力とし前記フレーム同期パタ
ーンの検出またはハンティングを行い前記低次群フレー
ム同期を確保保持するフレーム同期回路と、前記低次群
フレーム長を計数するフレームカウンタを有し前記展開
回路出力を入力とし前記フレーム同期用パターンが1ビ
ットづつ巡回シフトして得られる各パターンの検出また
はハンティングを行いバイト同期からみた同期はずれ量
を監視するL個(Lは8以上)の状態監視回路と、該り
個の状態監視回路出力に基づきバイト同期状態を判定す
るバイト同期回路と、該バイト同期回路出力と前記展開
回路の出力である連続する2系列を入力とし前記低次群
フレームに挿入された識別番号を識別すると共に、該検
出識別番号と前記バイト同期回路出力に基づいて前記展
開回路の出力位相を制御する手段から構成され、前記フ
レーム同期回路が非同期状態判定時には前記り個の状態
監視回路のうち特定パターンの検出を完了した状態監視
回路のフレームカウンタ内部値を前記フレーム同期回路
内部のフレームカウンタに格納することを特徴とする。
(実施例)
次に、本発明について第1図を参照して説明する。第1
図は本発明のフレーム同期方式の一実施例を示すブロッ
ク図であり、101は高次群データ信号入力線、102
は分離回路、103−1〜1−3−Nはフレーム同期回
路、104はバイト同期制御回路、107−1〜107
−Nは低次群データ信号出力線、108はフレームパル
ス出力線である。第2図は高次群データ信号入力線10
1から入力されるフレーム構成を示しており、#A1〜
#ANはN個の系列の低次群フレーム、#Bは高次群フ
レーム、FS1〜FSNは各フレームのバイト長フレー
ム同期用パターン、IDI〜IDNは各低次群フレーム
を識別する識別番号(チャネルID)である。
図は本発明のフレーム同期方式の一実施例を示すブロッ
ク図であり、101は高次群データ信号入力線、102
は分離回路、103−1〜1−3−Nはフレーム同期回
路、104はバイト同期制御回路、107−1〜107
−Nは低次群データ信号出力線、108はフレームパル
ス出力線である。第2図は高次群データ信号入力線10
1から入力されるフレーム構成を示しており、#A1〜
#ANはN個の系列の低次群フレーム、#Bは高次群フ
レーム、FS1〜FSNは各フレームのバイト長フレー
ム同期用パターン、IDI〜IDNは各低次群フレーム
を識別する識別番号(チャネルID)である。
以降では、N=16として、FS1=FS2=・・・=
FS16、FS1=(11110110)=F6H(H
は16進表示であることを意味する)とし各低次群フレ
ーム#A1〜#A16にはフレーム同期用パターンとし
てF6F6F6Hなる3バイトのパターンが挿入され、
チャネルIDとしてID1=00H,ID2=01H,
・・・、ID16=OFHが挿入されているものとする
。高次群フレーム#Bは、相互に同期した低次群フレー
ム#A1〜#A16バイト毎に多重されて構成されるの
で、連続する3×16個のF6H(3X 16バイト長
)がフレーム同期用パターンとなり、続<16バイトに
各低次群フレームのチャネルIDが順次多重化される。
FS16、FS1=(11110110)=F6H(H
は16進表示であることを意味する)とし各低次群フレ
ーム#A1〜#A16にはフレーム同期用パターンとし
てF6F6F6Hなる3バイトのパターンが挿入され、
チャネルIDとしてID1=00H,ID2=01H,
・・・、ID16=OFHが挿入されているものとする
。高次群フレーム#Bは、相互に同期した低次群フレー
ム#A1〜#A16バイト毎に多重されて構成されるの
で、連続する3×16個のF6H(3X 16バイト長
)がフレーム同期用パターンとなり、続<16バイトに
各低次群フレームのチャネルIDが順次多重化される。
この高次群フレーム#Bが高次群データ信号入力線10
1の入力信号となる。
1の入力信号となる。
分離回路102は入力される高次群フレーム#Bをバイ
ト単位でN個の系列の低次群フレームに展開し、更にN
個の系列に展開された各低次群フレームを8ビットに並
列展開する。更に、その8ビット展開出力のうち一系列
、例えば低次群データ信号107−Nが8分岐されフレ
ーム同期回路103−1〜103−Nに供給される。
ト単位でN個の系列の低次群フレームに展開し、更にN
個の系列に展開された各低次群フレームを8ビットに並
列展開する。更に、その8ビット展開出力のうち一系列
、例えば低次群データ信号107−Nが8分岐されフレ
ーム同期回路103−1〜103−Nに供給される。
第1図のフレーム同期制御方式におけるバイト同期制御
には、同期はずれ量即ちビット遅れ量に対して、各低次
群フレームに挿入されたフレーム同期用パターンF6F
6F6Hの分離回路102出力がユニクとなり、且つ分
離回路102出力の全系列に一律に現れる特徴を用い、
各ビット遅れ量に対応したパターンを監視することによ
り直ちにバイト同期を確保する。8個のフレーム同期回
路103−1〜103−8とバイト同期回路104でバ
イト同期制御情報であるビット遅れ量を特定し、分離回
路102の出力位相を制御し高次群フレーム同期を確保
する。ここで同期状態とは、分離回路102出力系列に
低次群フレーム#A1〜#ANが出力される状態である
。
には、同期はずれ量即ちビット遅れ量に対して、各低次
群フレームに挿入されたフレーム同期用パターンF6F
6F6Hの分離回路102出力がユニクとなり、且つ分
離回路102出力の全系列に一律に現れる特徴を用い、
各ビット遅れ量に対応したパターンを監視することによ
り直ちにバイト同期を確保する。8個のフレーム同期回
路103−1〜103−8とバイト同期回路104でバ
イト同期制御情報であるビット遅れ量を特定し、分離回
路102の出力位相を制御し高次群フレーム同期を確保
する。ここで同期状態とは、分離回路102出力系列に
低次群フレーム#A1〜#ANが出力される状態である
。
8分岐された低次群データ信号107−Nが供給される
各フレーム同期回路103−1〜103−8は、バイト
同期状態からみたビット遅れ量を特定する為に、低次群
フレームに挿入されたフレーム同期用パターンF6F6
F6Hが1ビットずつ巡回シフトして得られる特定パタ
ーンの検出を行なう。特定パターンが検出できなければ
特定パターンのハンティングを継続し、このハンティン
グは各フレーム同期回路103−1〜1oa−sが独立
に行う。
各フレーム同期回路103−1〜103−8は、バイト
同期状態からみたビット遅れ量を特定する為に、低次群
フレームに挿入されたフレーム同期用パターンF6F6
F6Hが1ビットずつ巡回シフトして得られる特定パタ
ーンの検出を行なう。特定パターンが検出できなければ
特定パターンのハンティングを継続し、このハンティン
グは各フレーム同期回路103−1〜1oa−sが独立
に行う。
例えば、
フレーム同期回路103−1はF6F6F6H(1−1
)フレーム同期回路103−2はEDEDXXH(1−
2)フレーム同期回路103−3はDBDBXXH(1
−3)フレーム同期回路103−4はB7B7XXH(
1−4)フレーム同期回路103−5ハロF6FXXH
(1−5)フレーム同期回路103−6はDEDEXX
H(1−6)フレーム同期回路103−7はBDBDX
XH(1−7)フレーム同期回路103−8は7B7B
XXH(1−8)なる特定パターンを検出する。ここで
、Xはデータ信号であるため0または1の何れかの信号
であることを意味し、フレーム同期回路103−1が検
出する特定パターンF6Hを基準パターンとした場合、
基準パターンF6Hを1ビットずつ巡回シフトさせて得
られるパターンが、他のフレーム同期回路103−2〜
103−8の検出するパターンとなる。バイト同期状態
からみてビット遅れ量は8通り考えられるが、分離回路
102の各出力系列にあられれる低次群フレーム同期パ
ターンF6F6F6H展開出力が(1−1)〜(1−8
)とユニークとなるので、8個のフレーム同期回路10
3−1〜103−8の何れか1つが特定パターンの検出
を完了し、他のフレーム同期回路は各検出特定パターン
のハンティング状態となる。例えば、1ビット遅れの状
態ではEDEDH(1−2)なる特定パターンが分離回
路102の各出線に現れ、フレーム同期回路103−2
が特定パターンの検出を完了し、2ビット遅れ状態では
、DBDBH(1−3)なる特定パターンの検出を行う
フレーム同期回路103−3が特定パターンの検出を完
了する。バイト同期回路104には、8個のフレーム同
期回路103−1〜103−8から供給される特定パタ
ーン検出l非検出信号に基づきビット遅れ量の特定を完
了する。
)フレーム同期回路103−2はEDEDXXH(1−
2)フレーム同期回路103−3はDBDBXXH(1
−3)フレーム同期回路103−4はB7B7XXH(
1−4)フレーム同期回路103−5ハロF6FXXH
(1−5)フレーム同期回路103−6はDEDEXX
H(1−6)フレーム同期回路103−7はBDBDX
XH(1−7)フレーム同期回路103−8は7B7B
XXH(1−8)なる特定パターンを検出する。ここで
、Xはデータ信号であるため0または1の何れかの信号
であることを意味し、フレーム同期回路103−1が検
出する特定パターンF6Hを基準パターンとした場合、
基準パターンF6Hを1ビットずつ巡回シフトさせて得
られるパターンが、他のフレーム同期回路103−2〜
103−8の検出するパターンとなる。バイト同期状態
からみてビット遅れ量は8通り考えられるが、分離回路
102の各出力系列にあられれる低次群フレーム同期パ
ターンF6F6F6H展開出力が(1−1)〜(1−8
)とユニークとなるので、8個のフレーム同期回路10
3−1〜103−8の何れか1つが特定パターンの検出
を完了し、他のフレーム同期回路は各検出特定パターン
のハンティング状態となる。例えば、1ビット遅れの状
態ではEDEDH(1−2)なる特定パターンが分離回
路102の各出線に現れ、フレーム同期回路103−2
が特定パターンの検出を完了し、2ビット遅れ状態では
、DBDBH(1−3)なる特定パターンの検出を行う
フレーム同期回路103−3が特定パターンの検出を完
了する。バイト同期回路104には、8個のフレーム同
期回路103−1〜103−8から供給される特定パタ
ーン検出l非検出信号に基づきビット遅れ量の特定を完
了する。
第8図はフレーム同期回路103−1〜103−8の構
成例を示しており、807は8ビット系列の低次群デー
タ入力線、821は低次群クロック入力線、811はフ
レームパターン検出回路、812は1致ゲート、813
は不一致ゲート、814は前方保護回路、815は後方
保護回路、816はセットリセットフリップフロップ(
SR−FF)、817は論理積ゲー)(ANDゲート)
、818はクロック制御ゲート、819はフレームカウ
ンタ、808はフレームパルス出力線820は特定パタ
ーン検出信号出力線である。ここで低次群クロック入力
線821から入力されるクロック信号は、8ビット系列
の低次群データ入力線807から入力されるデータ信号
と同一の繰り返し周期を有している。高次群データ入力
線101から入力されるデータ信号の繰り返し周波数を
fOとすれば、フレーム同期回路103−1〜103−
8の動作速度はfO/(NX8)となる。フレームパタ
ーン検出回路811は、8ビット系列の低次群データ入
力線807から低次群フレーム周期毎に現れる特定パタ
ーンの検出を行い、その結果を1致ゲート812及び不
一致ゲート813に送信する。フレームカウンタ819
は、クロック制御ゲート818を介して低次群クロック
入力線821から入力されるクロック信号を計数し、フ
レームパターン検出回路811で検出される検出パター
ンに同期してフレーム同期パルス808を出力する。こ
のフレーム同期パルスは1致ゲート812及び不一致ゲ
ート813に供給される。前方保護回路814は同期状
態にもかかわらず検出フレーム同期パターンにビット誤
りが生じた場合でも同期状態を保持させるためのカウン
タであり、後方保護回路815は非同期状態でのフレー
ム同期パターンハシティング中に、データ(ランダムパ
ターン)信号系列からフレーム同期用パターンと同一の
パターンを検出し、誤って同期状態と判定することを防
止するためのカウンタである。第り図は同期保護方式と
してリセット方式を用いた例であり、一致ゲート812
の出力は前方保護回路814の内部状態のリセット信号
及び後方保護回路815の計数アップ信号、不一致ゲー
ト813の出力は前方保護回路814の計数アップ信号
並びに後方保護回路815の内部状態リセット信号とな
る。以下では、前方保護回路814の計数値つまり前方
保護段数をFN、後方保護回路815の計数値つまり後
方保護段数をBNに設定した場合の動作について説明す
る。一般に、フレーム同期回路は同期状態である前方保
護モード、非同期状態でフレームパターンハンティング
状態であるハンティングモード、非同期状態で同期確認
状態である後方保護モードの順に遷移する。まず同期状
態における動作を述べる。同期状態つまりフレーム同期
パターンが検出されている状態では、一致ゲート812
の出力はフレーム同期パルス、不一致ゲート813の出
力は“0″となり、前方保護回路814の内部状態はフ
レーム周期毎にリセットされその出力は“0パ、後方保
護回路815は1致ゲート812から供給されるフレー
ム同期パルス信号を計数する。この状態では後方保護回
路815が設定値BNに達するので、5R−FF816
の出力は“0”となる。この結果、不一致ゲート813
の出力と5R−FF816の出力が供給されるANDゲ
ート817の出力は“0″となり、制御ゲート818は
開状態となるので、低次群クロック入力!fA821か
ら入力されるクロック信号がそのままフレームカウンタ
819に供給されることになる。
成例を示しており、807は8ビット系列の低次群デー
タ入力線、821は低次群クロック入力線、811はフ
レームパターン検出回路、812は1致ゲート、813
は不一致ゲート、814は前方保護回路、815は後方
保護回路、816はセットリセットフリップフロップ(
SR−FF)、817は論理積ゲー)(ANDゲート)
、818はクロック制御ゲート、819はフレームカウ
ンタ、808はフレームパルス出力線820は特定パタ
ーン検出信号出力線である。ここで低次群クロック入力
線821から入力されるクロック信号は、8ビット系列
の低次群データ入力線807から入力されるデータ信号
と同一の繰り返し周期を有している。高次群データ入力
線101から入力されるデータ信号の繰り返し周波数を
fOとすれば、フレーム同期回路103−1〜103−
8の動作速度はfO/(NX8)となる。フレームパタ
ーン検出回路811は、8ビット系列の低次群データ入
力線807から低次群フレーム周期毎に現れる特定パタ
ーンの検出を行い、その結果を1致ゲート812及び不
一致ゲート813に送信する。フレームカウンタ819
は、クロック制御ゲート818を介して低次群クロック
入力線821から入力されるクロック信号を計数し、フ
レームパターン検出回路811で検出される検出パター
ンに同期してフレーム同期パルス808を出力する。こ
のフレーム同期パルスは1致ゲート812及び不一致ゲ
ート813に供給される。前方保護回路814は同期状
態にもかかわらず検出フレーム同期パターンにビット誤
りが生じた場合でも同期状態を保持させるためのカウン
タであり、後方保護回路815は非同期状態でのフレー
ム同期パターンハシティング中に、データ(ランダムパ
ターン)信号系列からフレーム同期用パターンと同一の
パターンを検出し、誤って同期状態と判定することを防
止するためのカウンタである。第り図は同期保護方式と
してリセット方式を用いた例であり、一致ゲート812
の出力は前方保護回路814の内部状態のリセット信号
及び後方保護回路815の計数アップ信号、不一致ゲー
ト813の出力は前方保護回路814の計数アップ信号
並びに後方保護回路815の内部状態リセット信号とな
る。以下では、前方保護回路814の計数値つまり前方
保護段数をFN、後方保護回路815の計数値つまり後
方保護段数をBNに設定した場合の動作について説明す
る。一般に、フレーム同期回路は同期状態である前方保
護モード、非同期状態でフレームパターンハンティング
状態であるハンティングモード、非同期状態で同期確認
状態である後方保護モードの順に遷移する。まず同期状
態における動作を述べる。同期状態つまりフレーム同期
パターンが検出されている状態では、一致ゲート812
の出力はフレーム同期パルス、不一致ゲート813の出
力は“0″となり、前方保護回路814の内部状態はフ
レーム周期毎にリセットされその出力は“0パ、後方保
護回路815は1致ゲート812から供給されるフレー
ム同期パルス信号を計数する。この状態では後方保護回
路815が設定値BNに達するので、5R−FF816
の出力は“0”となる。この結果、不一致ゲート813
の出力と5R−FF816の出力が供給されるANDゲ
ート817の出力は“0″となり、制御ゲート818は
開状態となるので、低次群クロック入力!fA821か
ら入力されるクロック信号がそのままフレームカウンタ
819に供給されることになる。
フレームカウンタ819はこの入力クロックを計数し低
次群フレーム周期毎にフレーム同期パルスを発生し、5
R−FF816の出力信号をフレームパターン検出信号
820として出力する。次に、同期状態から非同期状態
への遷移について述べる。非同期状態では、71/−ム
パターン検出回路811でフレーム同期パターンが検出
できず、一致ゲート812の出力は“θ″、不一致ゲト
813からはフレームカウンタ819出カパルスである
フレーム同期パルスが出力される。これにより、前方保
護回路814は不一致ゲート813から供給されるフレ
ーム同期パルスの計数を開始し、後方保護回路815は
フレーム周期ごとにリセットされその出力は“0′′と
なる。この状態が前方保護モードと呼ばれる。前方保護
回路814の内部値が設定値(=FN)に達すると、つ
まりFNフレーム連続でフレームパターン検出回路81
1の一致検出のりイミノジとフレームカウンタ819か
ら出力されるフレーム同期パルスのタイミングが一致し
ないと、前方保護回路814の出力が“1″となり5R
−FF816の内部値が“θ″から“1″へとセットさ
れ、非同期判定(非検出)情報としてフレームパターン
検出信号出力線820から“lttが出力される。一方
、この非同期判定と同時に、ANDゲート817の出力
は“O”から“1”に遷移し、クロック制御ゲート81
8は閉状態となり、フレームカウンタ819へのクロッ
ク信号821の供給が禁止される。このために、フレー
ムカウンタ819はクロック信号821の計数を停止し
その出力は“1″を保持する。この状態がハンティング
モードであり、このハンティングモードはフレームパタ
ーン検出回路811でフレームパターンが検出されるま
で継続する。フレームパターン検出回路811でフレー
ムパターンが検出されると、一致ゲート812から1致
検出パルス信号、不一致ゲート815からは“O″が出
力され、これにより、前方保護回路814の内部値はリ
セットされ、後方保護回路815は供給パルスの計数を
開始する。同時に、ANDゲート817の出力は“0″
となるので、クロック制御ゲート818は閉状態から開
状態となり、フレームカウンタ819は低次群クロック
信号821の計数を再開する。この状態が後方保護モー
ドで、あり、後方保護回路815に一致ゲート812か
らBN回連続してフレームパルスが供給されれば、その
出力は“l”となり5R−FF816をリセットし、同
期状態に復帰したと判断し前方保護モードに移行する。
次群フレーム周期毎にフレーム同期パルスを発生し、5
R−FF816の出力信号をフレームパターン検出信号
820として出力する。次に、同期状態から非同期状態
への遷移について述べる。非同期状態では、71/−ム
パターン検出回路811でフレーム同期パターンが検出
できず、一致ゲート812の出力は“θ″、不一致ゲト
813からはフレームカウンタ819出カパルスである
フレーム同期パルスが出力される。これにより、前方保
護回路814は不一致ゲート813から供給されるフレ
ーム同期パルスの計数を開始し、後方保護回路815は
フレーム周期ごとにリセットされその出力は“0′′と
なる。この状態が前方保護モードと呼ばれる。前方保護
回路814の内部値が設定値(=FN)に達すると、つ
まりFNフレーム連続でフレームパターン検出回路81
1の一致検出のりイミノジとフレームカウンタ819か
ら出力されるフレーム同期パルスのタイミングが一致し
ないと、前方保護回路814の出力が“1″となり5R
−FF816の内部値が“θ″から“1″へとセットさ
れ、非同期判定(非検出)情報としてフレームパターン
検出信号出力線820から“lttが出力される。一方
、この非同期判定と同時に、ANDゲート817の出力
は“O”から“1”に遷移し、クロック制御ゲート81
8は閉状態となり、フレームカウンタ819へのクロッ
ク信号821の供給が禁止される。このために、フレー
ムカウンタ819はクロック信号821の計数を停止し
その出力は“1″を保持する。この状態がハンティング
モードであり、このハンティングモードはフレームパタ
ーン検出回路811でフレームパターンが検出されるま
で継続する。フレームパターン検出回路811でフレー
ムパターンが検出されると、一致ゲート812から1致
検出パルス信号、不一致ゲート815からは“O″が出
力され、これにより、前方保護回路814の内部値はリ
セットされ、後方保護回路815は供給パルスの計数を
開始する。同時に、ANDゲート817の出力は“0″
となるので、クロック制御ゲート818は閉状態から開
状態となり、フレームカウンタ819は低次群クロック
信号821の計数を再開する。この状態が後方保護モー
ドで、あり、後方保護回路815に一致ゲート812か
らBN回連続してフレームパルスが供給されれば、その
出力は“l”となり5R−FF816をリセットし、同
期状態に復帰したと判断し前方保護モードに移行する。
後方保護モード5の出力が“1′′となる前、つまり後
方保護モードで不一致検出されるとフレームパターン検
出回路811で検出したパターンがフレーム同期用のパ
ターンではなくデータ信号系列から検出されたものと判
断し速やかにハンティングモードに移行する。以上のよ
うにして、フレーム周期で挿入された特定パターンのハ
ンティングをバイト単位に並列処理で行なうフレーム同
期回路が実現可能となる。フレーム同期回路103−1
はフレームパターン検出回路811でF6F6F6H(
1−1)なる特定パターン、フレーム同期回路103−
2はフレームパターン検出回路811でEDEDH(1
−2)なる特定パターン、・・・、フレーム同期回路1
03−8はフレームパターン検出回路811で7B7B
H(1−8)なる特定パターンの検出を行い、特定パタ
ーン検出l非検出信号はフレームパターン検出信号線8
20から出力される。
方保護モードで不一致検出されるとフレームパターン検
出回路811で検出したパターンがフレーム同期用のパ
ターンではなくデータ信号系列から検出されたものと判
断し速やかにハンティングモードに移行する。以上のよ
うにして、フレーム周期で挿入された特定パターンのハ
ンティングをバイト単位に並列処理で行なうフレーム同
期回路が実現可能となる。フレーム同期回路103−1
はフレームパターン検出回路811でF6F6F6H(
1−1)なる特定パターン、フレーム同期回路103−
2はフレームパターン検出回路811でEDEDH(1
−2)なる特定パターン、・・・、フレーム同期回路1
03−8はフレームパターン検出回路811で7B7B
H(1−8)なる特定パターンの検出を行い、特定パタ
ーン検出l非検出信号はフレームパターン検出信号線8
20から出力される。
まず同期状態においては、バイト同期、フレーム同期が
確保されているので、高次群データ信号をバイト単位で
8個の低次群フレームに分離し、更に各系列を8ビット
系列に展開する分離回路102は、第2図で示した低次
群フレーム#A1〜#A拳=8)の各々を8ビット展開
して出力する。よってフレーム同期回路103−1は受
信データ系列からフレーム同期用パターンF6F6F6
Hを検出し、特定パターン検出信号をバイト同期制御回
路104に供給する。他のフレーム同期回路103−2
〜103−8に供給される各8ビット系列のデータ信号
からは検出すべき特定パターンが現れないので、フレー
ム同期回路103−2〜103−8はハンティング状態
となり非検出信号をバイト同期制御回路104に供給す
る。
確保されているので、高次群データ信号をバイト単位で
8個の低次群フレームに分離し、更に各系列を8ビット
系列に展開する分離回路102は、第2図で示した低次
群フレーム#A1〜#A拳=8)の各々を8ビット展開
して出力する。よってフレーム同期回路103−1は受
信データ系列からフレーム同期用パターンF6F6F6
Hを検出し、特定パターン検出信号をバイト同期制御回
路104に供給する。他のフレーム同期回路103−2
〜103−8に供給される各8ビット系列のデータ信号
からは検出すべき特定パターンが現れないので、フレー
ム同期回路103−2〜103−8はハンティング状態
となり非検出信号をバイト同期制御回路104に供給す
る。
バイト同期制御回路104は入力される8系列の検出l
非検出信号に基づき同期状態の確認l保持を行なう。同
期状態においては、バイト同期制御回路104にはフレ
ーム同期回路103−1から検出信号、他のフレーム同
期回路103−2〜103−8から非検出信号が供給さ
れる。
非検出信号に基づき同期状態の確認l保持を行なう。同
期状態においては、バイト同期制御回路104にはフレ
ーム同期回路103−1から検出信号、他のフレーム同
期回路103−2〜103−8から非検出信号が供給さ
れる。
非同期状態においては、分離回路102の出力位相とし
て8種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から1ビット、2ビット、・・・
、7ビット位相が遅延している状態である。同期状態か
ら1ビット位相が遅延した状態においては、低次群フレ
ーム毎に(1−2)で示した特定パターンEDEDEX
Hがフレーム同期回路103−1〜103−8に供給さ
れ、・・・、同期状態から7ビット位相が遅延した状態
においては、低次群フレーム毎に(1−7)で示した特
定パターン7B7BXXHがフレーム同期回路103−
1−103−8に供給されることになる。
て8種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から1ビット、2ビット、・・・
、7ビット位相が遅延している状態である。同期状態か
ら1ビット位相が遅延した状態においては、低次群フレ
ーム毎に(1−2)で示した特定パターンEDEDEX
Hがフレーム同期回路103−1〜103−8に供給さ
れ、・・・、同期状態から7ビット位相が遅延した状態
においては、低次群フレーム毎に(1−7)で示した特
定パターン7B7BXXHがフレーム同期回路103−
1−103−8に供給されることになる。
例えば、同期状態からなんらかの原因で分離回路102
の出力系列がバイト同期状態から2ビット遅延している
状態に陥った場合を考える。この場合、フレーム同期回
路103−1〜103−8にはフレーム同期用パターン
F6F6F6Hに代わり(1−3)で示した特定。
の出力系列がバイト同期状態から2ビット遅延している
状態に陥った場合を考える。この場合、フレーム同期回
路103−1〜103−8にはフレーム同期用パターン
F6F6F6Hに代わり(1−3)で示した特定。
パターンDBDBHが周期的に供給されることになる。
このために、特定検出パターンF6F6F6Hを検出シ
ているフレーム同期回路103−1は特定パターンの検
出ができず、フレーム同期回路103−1の前方保護カ
ウンタは計数を開始する。一方、これと同時に特定パタ
ーンDBDBHを検出しているフレーム同期回路103
−3は速やかに特定パターンを検出し、後方保護カウン
タの内部値が後方保護段数設定値(=BN)に達すると
特定パターン検出信号をバイト検出信号をバイト同期制
御回路104に供給する。他のフレーム同期回路103
−2.103−4〜103−8はハンティング状態を継
続し、非検出信号をバイト同期制御回路104に供給す
る。この後フレーム同期回路103−1の前方保護カウ
ンタの内部値が設定(= FN)に達したとき、フレー
ム同期回路103−1からバイト同期制御回路104へ
供給される信号は検出信号から非検出信号となる。この
状態変化を受けてバイト同期制御回路104は、同期状
態から非同期状態へ陥ったと判断し、既に同期捕捉を完
了しているフレーム同期回路103−3の検出信号に基
づき分離回路102の出力位相を制御し、同期復帰を図
るにの場合、分離回路102の出力位相を6ビット遅延
することによりバイト同期及びフレーム同期状態に復帰
する。一般に、フレーム同期回路103−i(i=1〜
8)から検出信号がバイト同期制御回路104に供給さ
れた場合には8−iビットだけ分離回路102の出力位
相を遅延させることによりバイト同期を確保し、その後
フレーム同期状態に復帰する。
ているフレーム同期回路103−1は特定パターンの検
出ができず、フレーム同期回路103−1の前方保護カ
ウンタは計数を開始する。一方、これと同時に特定パタ
ーンDBDBHを検出しているフレーム同期回路103
−3は速やかに特定パターンを検出し、後方保護カウン
タの内部値が後方保護段数設定値(=BN)に達すると
特定パターン検出信号をバイト検出信号をバイト同期制
御回路104に供給する。他のフレーム同期回路103
−2.103−4〜103−8はハンティング状態を継
続し、非検出信号をバイト同期制御回路104に供給す
る。この後フレーム同期回路103−1の前方保護カウ
ンタの内部値が設定(= FN)に達したとき、フレー
ム同期回路103−1からバイト同期制御回路104へ
供給される信号は検出信号から非検出信号となる。この
状態変化を受けてバイト同期制御回路104は、同期状
態から非同期状態へ陥ったと判断し、既に同期捕捉を完
了しているフレーム同期回路103−3の検出信号に基
づき分離回路102の出力位相を制御し、同期復帰を図
るにの場合、分離回路102の出力位相を6ビット遅延
することによりバイト同期及びフレーム同期状態に復帰
する。一般に、フレーム同期回路103−i(i=1〜
8)から検出信号がバイト同期制御回路104に供給さ
れた場合には8−iビットだけ分離回路102の出力位
相を遅延させることによりバイト同期を確保し、その後
フレーム同期状態に復帰する。
第3図は本発明のフレーム同期方式の一実施例を示すブ
ロック図である。第2図で示された高次群フレーム#B
を入力とする分離回路102は、入力高次群フレームを
バイト単位にN個の系列の低次群フレームに展開し、更
にN個の系列に展開された各低次群フレームを8ビット
に並列展開する。そして、各N個の系列に信号を8組の
フレーム同期回路103−1〜103−8に供給する。
ロック図である。第2図で示された高次群フレーム#B
を入力とする分離回路102は、入力高次群フレームを
バイト単位にN個の系列の低次群フレームに展開し、更
にN個の系列に展開された各低次群フレームを8ビット
に並列展開する。そして、各N個の系列に信号を8組の
フレーム同期回路103−1〜103−8に供給する。
例えば、N=8の場合には、低次群データ信号107−
1がフレーム同期回路103−1、低次群データ信号1
07−2がフレーム同期回路103−21.・・、低次
群データ信号107−8がフレーム同期回路103−8
の入力となり、N=4の場合には、低次群データ信号1
07−1は2分岐されフレーム同期回路103−1及び
103−2、低次群データ信号107−2は2分岐され
フレーム同期回路103−3及び103−4、・・・、
低次群データ信号107−4は2分岐されフレーム同期
回路103−7及び103−8の入力となり、N=16
の場合には、低次群データ信号107−1がフレーム同
期回路103−1、低次群データ信号107−2がフレ
ーム同期回路103−2・・・、低次群データ信号10
7−8がフレーム同期回路103−8の入力となる。第
8図の構成で実現されるフレーム同期回路103−1〜
103−8は、低次群フレームに挿入されているフレー
ム同期用パターンF6F6F6Hが1ビットずつ巡回シ
フトして得られる各特定パターンの検出を行なう。
1がフレーム同期回路103−1、低次群データ信号1
07−2がフレーム同期回路103−21.・・、低次
群データ信号107−8がフレーム同期回路103−8
の入力となり、N=4の場合には、低次群データ信号1
07−1は2分岐されフレーム同期回路103−1及び
103−2、低次群データ信号107−2は2分岐され
フレーム同期回路103−3及び103−4、・・・、
低次群データ信号107−4は2分岐されフレーム同期
回路103−7及び103−8の入力となり、N=16
の場合には、低次群データ信号107−1がフレーム同
期回路103−1、低次群データ信号107−2がフレ
ーム同期回路103−2・・・、低次群データ信号10
7−8がフレーム同期回路103−8の入力となる。第
8図の構成で実現されるフレーム同期回路103−1〜
103−8は、低次群フレームに挿入されているフレー
ム同期用パターンF6F6F6Hが1ビットずつ巡回シ
フトして得られる各特定パターンの検出を行なう。
フレーム同期回路303−1はF6F6F6H(2−1
)フレーム同期回路303−2はEDEDXXH(2−
2)フレーム同期回路303−3はDBDBXXH(2
−3)フレーム同期回路303−4はB7B7XXH(
2−4)フレーム同期回路303−5は6F6FXXH
(2−5)フレーム同期回路303−6はDEDEXX
H(2−6)フレーム同期回路303−7はBDBDX
XH(2−7)フレーム同期回路303−8は7B7B
XXH−(2−8)低次群フレーム周期で特性パターン
が検出されれば特定パターン検出信号をバイト同期制御
回路104に供給し、特定パターンが検出できなければ
非検出信号をバイト同期制御回路104に供給すると共
に同時に特定パターンのハンティングを開始する。
)フレーム同期回路303−2はEDEDXXH(2−
2)フレーム同期回路303−3はDBDBXXH(2
−3)フレーム同期回路303−4はB7B7XXH(
2−4)フレーム同期回路303−5は6F6FXXH
(2−5)フレーム同期回路303−6はDEDEXX
H(2−6)フレーム同期回路303−7はBDBDX
XH(2−7)フレーム同期回路303−8は7B7B
XXH−(2−8)低次群フレーム周期で特性パターン
が検出されれば特定パターン検出信号をバイト同期制御
回路104に供給し、特定パターンが検出できなければ
非検出信号をバイト同期制御回路104に供給すると共
に同時に特定パターンのハンティングを開始する。
このハンティング、は各フレーム同期回路103−1〜
103−8で独立に行なわれ、特定パターンが検出され
るまで継続する。バイト同期制御回路104はフレーム
同期回路103−1〜103−8から供給される信号に
基づき分離回路102の出力位相を制御する。同期状態
においては、フレーム同期回路103−1は検出信号を
、フレーム同期回路103−2〜103−8は非検出信
号をバイト同期制御回路104に供給する。同期状態か
ら非同期状態、例えばバイト同期状態から2ビット遅延
した状態に陥る仮定においては、フレーム同期回路10
3−1は前方保護状態へ移行し、フレーム同期回路10
3−3は速やかに特定パターンを検出し検出信号をバイ
ト同期制御回路104に供給する。バイト同期制御回路
104は、フレーム同期回路103−1から非検出信号
の供給を受けると、フレーム同期回路103−3からの
供給信号に基づいて分離回路102の出力位相を制御し
、速やかに同期状態に復帰する。
103−8で独立に行なわれ、特定パターンが検出され
るまで継続する。バイト同期制御回路104はフレーム
同期回路103−1〜103−8から供給される信号に
基づき分離回路102の出力位相を制御する。同期状態
においては、フレーム同期回路103−1は検出信号を
、フレーム同期回路103−2〜103−8は非検出信
号をバイト同期制御回路104に供給する。同期状態か
ら非同期状態、例えばバイト同期状態から2ビット遅延
した状態に陥る仮定においては、フレーム同期回路10
3−1は前方保護状態へ移行し、フレーム同期回路10
3−3は速やかに特定パターンを検出し検出信号をバイ
ト同期制御回路104に供給する。バイト同期制御回路
104は、フレーム同期回路103−1から非検出信号
の供給を受けると、フレーム同期回路103−3からの
供給信号に基づいて分離回路102の出力位相を制御し
、速やかに同期状態に復帰する。
第4図は本発明のフレーム同期方式の一実施例を示すブ
ロック図である。第2図で示された高次群フレーム#B
を入力とする文かり回路102は、入力高次群フレーム
をバイト単位でN個の系列の低次群フレームに展開し、
更にN個の系列に展開された各低次群フレームを8ビッ
トに並列展開しその8並列信号をフレーム同期回路10
3−1〜103−Nに供給する。第8図の構成で実現さ
れるフレーム同期回路103゜1〜103−Nは、同期
状態では各低次群フレームに挿入されているF6F6F
6Hの検出を行い、特定パターン検出信号をバイト同期
回路104に供給する。バイト同期制御回路104はこ
の供給信号に基づき同期状態の確認保持を行なう。同期
状態から非同期状態に陥る過程では、フレーム同期回路
103−1〜103−Nは前方保護状態から非同期状態
に移行し、バイト同期制御回路104には各フレーム同
期回路103−1〜103−Nから非検出信号が供給さ
れるようになる。この供給信号に基づきバイト同期制御
回路104は非同期状態に陥ったと判断し、フレーム同
期回路1o3−1〜103−Nの検出特定パターンをF
6F6F6Hを基準パターンとして1ビットずつ巡回シ
フトして得られる特定パターンに変更する。例えば、N
=8とし、フレーム同期回路103−1はF6F6F6
H(3−1)フレーム同期回路103−24;LEDE
DXXH(3−2)フレーム同期回路103−3はDB
DBXXH(3−3)フレーム同期回路103−4ハB
7B7XXH(3−4)フレーム同期回路103−5は
6F6FXXH(3−5)フレーム同期回路103−6
はDEDEXXH(3−6)フレーム同期回路103−
7i、tBDBDXXH(3−7)フレーム同期回路1
03−8は7B7BXXH(3−8)とする。その後、
・例えばフレーム同期回路103−3が特定パターンを
検出したとすれば、この検出信号に基づいて分離回路1
02の出力位相を9ビット遅延することで同期状態に復
帰し、再びフレーム同期回路103−1〜103−Nの
検出特定パターンを低次群フレームのフレーム同期用パ
ターンであるF6F6F6Hに戻す。これ以降は、バイ
ト同期制御回路104には特定パターン検出信号が各フ
レーム同期回路103゜1〜103−Nから供給され同
期状態の確認を行なう。
ロック図である。第2図で示された高次群フレーム#B
を入力とする文かり回路102は、入力高次群フレーム
をバイト単位でN個の系列の低次群フレームに展開し、
更にN個の系列に展開された各低次群フレームを8ビッ
トに並列展開しその8並列信号をフレーム同期回路10
3−1〜103−Nに供給する。第8図の構成で実現さ
れるフレーム同期回路103゜1〜103−Nは、同期
状態では各低次群フレームに挿入されているF6F6F
6Hの検出を行い、特定パターン検出信号をバイト同期
回路104に供給する。バイト同期制御回路104はこ
の供給信号に基づき同期状態の確認保持を行なう。同期
状態から非同期状態に陥る過程では、フレーム同期回路
103−1〜103−Nは前方保護状態から非同期状態
に移行し、バイト同期制御回路104には各フレーム同
期回路103−1〜103−Nから非検出信号が供給さ
れるようになる。この供給信号に基づきバイト同期制御
回路104は非同期状態に陥ったと判断し、フレーム同
期回路1o3−1〜103−Nの検出特定パターンをF
6F6F6Hを基準パターンとして1ビットずつ巡回シ
フトして得られる特定パターンに変更する。例えば、N
=8とし、フレーム同期回路103−1はF6F6F6
H(3−1)フレーム同期回路103−24;LEDE
DXXH(3−2)フレーム同期回路103−3はDB
DBXXH(3−3)フレーム同期回路103−4ハB
7B7XXH(3−4)フレーム同期回路103−5は
6F6FXXH(3−5)フレーム同期回路103−6
はDEDEXXH(3−6)フレーム同期回路103−
7i、tBDBDXXH(3−7)フレーム同期回路1
03−8は7B7BXXH(3−8)とする。その後、
・例えばフレーム同期回路103−3が特定パターンを
検出したとすれば、この検出信号に基づいて分離回路1
02の出力位相を9ビット遅延することで同期状態に復
帰し、再びフレーム同期回路103−1〜103−Nの
検出特定パターンを低次群フレームのフレーム同期用パ
ターンであるF6F6F6Hに戻す。これ以降は、バイ
ト同期制御回路104には特定パターン検出信号が各フ
レーム同期回路103゜1〜103−Nから供給され同
期状態の確認を行なう。
第5図は本発明のフレーム同期方式の一実施例を示すブ
ロック図であり、101は高次群データ信号入力線、1
02は分離回路、103−1〜103−8はフレーム同
期回路、106はチャネルID検出回路、104はバイ
ト同期制御回路、105はチャネル制御回路、1o7−
1−107−Nは低次群データ信号出力線、108はフ
レームパルス出力線である。以下ではN=16として説
明する。第2図で示された高次群フレーム#Bが高次群
データ信号入力線101から入力される。分離回路10
2は入力される高次群フレーム#Bを16個の系列の低
次群フレームに展開し、更に16個の系列に展開された
各低次群フレームを8ビットに並列展開しその8ビット
展開出力を8分岐(L=8)してフレーム同期回路10
3−1〜103−8に供給する。
ロック図であり、101は高次群データ信号入力線、1
02は分離回路、103−1〜103−8はフレーム同
期回路、106はチャネルID検出回路、104はバイ
ト同期制御回路、105はチャネル制御回路、1o7−
1−107−Nは低次群データ信号出力線、108はフ
レームパルス出力線である。以下ではN=16として説
明する。第2図で示された高次群フレーム#Bが高次群
データ信号入力線101から入力される。分離回路10
2は入力される高次群フレーム#Bを16個の系列の低
次群フレームに展開し、更に16個の系列に展開された
各低次群フレームを8ビットに並列展開しその8ビット
展開出力を8分岐(L=8)してフレーム同期回路10
3−1〜103−8に供給する。
まず、第5図で示すフレーム同期制御方式の動作原理に
ついて述べる。第5図のフレーム同期制御方式における
基本的な同期制御はバイト多重同期のの確保を行った後
に、チャネルID検出に基づきチャネル同期の確保を行
う。バイト同期制御に関しては同期はずれ量即ちビット
遅れ量に対して、各低次群フレームに挿入されたフレー
ム同期用パターンF6F6F6Hの分離回路102出力
がユニークとなり、且つ分離回路102出力の全系列に
一律に現れることを用いて、各ビット遅れ量に対応した
パターンを監視することにより直ちにバイト同期を確保
する。また、チャネル同期制御に関しては、バイト同期
確保後、分離回路102出力がら検出されるチャネルI
Dにより特定し、分離回路102受信端での高次群フレ
ーム同期を確保する。8個のフレーム同期回路103−
1〜103−8とバイト同期制御回路104でバイト同
期制御情報であるビット遅れ量を特定し分離回路102
の出力位相を制御することでバイト同期を確保し、バイ
ト同期確保後にチャネル検出回路106で検出されるチ
ャネルID情報に基づきチャネル制御回路105は分離
回路502の出力位相を制御し高次群フレーム同期を確
保する。
ついて述べる。第5図のフレーム同期制御方式における
基本的な同期制御はバイト多重同期のの確保を行った後
に、チャネルID検出に基づきチャネル同期の確保を行
う。バイト同期制御に関しては同期はずれ量即ちビット
遅れ量に対して、各低次群フレームに挿入されたフレー
ム同期用パターンF6F6F6Hの分離回路102出力
がユニークとなり、且つ分離回路102出力の全系列に
一律に現れることを用いて、各ビット遅れ量に対応した
パターンを監視することにより直ちにバイト同期を確保
する。また、チャネル同期制御に関しては、バイト同期
確保後、分離回路102出力がら検出されるチャネルI
Dにより特定し、分離回路102受信端での高次群フレ
ーム同期を確保する。8個のフレーム同期回路103−
1〜103−8とバイト同期制御回路104でバイト同
期制御情報であるビット遅れ量を特定し分離回路102
の出力位相を制御することでバイト同期を確保し、バイ
ト同期確保後にチャネル検出回路106で検出されるチ
ャネルID情報に基づきチャネル制御回路105は分離
回路502の出力位相を制御し高次群フレーム同期を確
保する。
第5図のフレーム同期制御方式において、同期状態とは
、低次群データ信号出力線107−1には低次群フレー
ム#A1、低次群データ信号出力線107−2には低次
群フレーム#A2、・・・、低次群データ信号出力線1
07−16には低次群フレーム#A16が、バイト同期
lフレーム同期して出力される状態である。第8図で示
された構成で実現されるフレーム同期回路103−1〜
103−8は、低次群フレームに挿入されたフレーム同
期用パターンF6F6F6Hを1ビットずつ巡回シフト
して得られる特定パターンの検出を行なう。低次群フレ
ーム周期で特定パターンが検出されれば特定パターン検
出信号をバイト同期制御回路104に供給される。特定
パターンが検出できなければ非検出信号をバイト同期制
御回路104に供給し、同時に特定パターンのハンティ
ングが開始される。このハンティングは各フレーム同期
回路103−1〜103−8が独立に行ない、特定パタ
ーンが検出されるまで継続する。例えば、 フレーム同期回路103−1はF6F6F6H(4−1
)フレーム同期回路103−2はEDEDXXH(4−
2)フレーム同期回路103−3はDBDBXXH(4
−3)フレーム同期回路103−41;1B7B7XX
H(4−4)フレーム同期回路103−5は6F6FX
XH(4−5)フレーム同期回路103−6はDEDE
XXH(4−6)フレーム同期回路103−7はBDB
DXXH(4−7)フレーム同期回路103−8は7B
7BXXH(4−8)なる特定パターンを検出する。フ
レーム同期回路103−1が検出する特定パターンF6
Hを基準パターンとした場合、基準パターンF6Hを1
ビットずつ巡回シフトさせて得られるパターンが、他の
フレーム同期回路103−2〜103−8の検出するパ
ターンとなる。
、低次群データ信号出力線107−1には低次群フレー
ム#A1、低次群データ信号出力線107−2には低次
群フレーム#A2、・・・、低次群データ信号出力線1
07−16には低次群フレーム#A16が、バイト同期
lフレーム同期して出力される状態である。第8図で示
された構成で実現されるフレーム同期回路103−1〜
103−8は、低次群フレームに挿入されたフレーム同
期用パターンF6F6F6Hを1ビットずつ巡回シフト
して得られる特定パターンの検出を行なう。低次群フレ
ーム周期で特定パターンが検出されれば特定パターン検
出信号をバイト同期制御回路104に供給される。特定
パターンが検出できなければ非検出信号をバイト同期制
御回路104に供給し、同時に特定パターンのハンティ
ングが開始される。このハンティングは各フレーム同期
回路103−1〜103−8が独立に行ない、特定パタ
ーンが検出されるまで継続する。例えば、 フレーム同期回路103−1はF6F6F6H(4−1
)フレーム同期回路103−2はEDEDXXH(4−
2)フレーム同期回路103−3はDBDBXXH(4
−3)フレーム同期回路103−41;1B7B7XX
H(4−4)フレーム同期回路103−5は6F6FX
XH(4−5)フレーム同期回路103−6はDEDE
XXH(4−6)フレーム同期回路103−7はBDB
DXXH(4−7)フレーム同期回路103−8は7B
7BXXH(4−8)なる特定パターンを検出する。フ
レーム同期回路103−1が検出する特定パターンF6
Hを基準パターンとした場合、基準パターンF6Hを1
ビットずつ巡回シフトさせて得られるパターンが、他の
フレーム同期回路103−2〜103−8の検出するパ
ターンとなる。
チャネルID検出回路106は、フレーム同期回路10
3−1が検出している特定パターンに続く8ビットの監
視を行なう。
3−1が検出している特定パターンに続く8ビットの監
視を行なう。
同期状態においては、高次群データ信号をバイト単位で
16個の低次群フレームに分離し、更に各系列を8系列
に展開する分離回路102は、第2図で示した低次群フ
レーム#A1〜#A16の各々を8ビット展開して出力
し、フレーム同期回路103−1〜103−8には低次
群フレーム#A16が供給される。これにより、フレー
ム同期回路1oa−iは受信データ系列からフレーム同
期用パターンF6F6F6Hを検出し、特定パターン検
出信号をバイト同期制御回路104に供給する。他方特
定パターンF6F6F6FHに続く8ビットを監視して
いるチャネルID検出回路106は、#A16に挿入さ
れたチャネルID(OFH)を検出し、特定チャネルI
D検出信号をチャネル制御回路105に供給する。
16個の低次群フレームに分離し、更に各系列を8系列
に展開する分離回路102は、第2図で示した低次群フ
レーム#A1〜#A16の各々を8ビット展開して出力
し、フレーム同期回路103−1〜103−8には低次
群フレーム#A16が供給される。これにより、フレー
ム同期回路1oa−iは受信データ系列からフレーム同
期用パターンF6F6F6Hを検出し、特定パターン検
出信号をバイト同期制御回路104に供給する。他方特
定パターンF6F6F6FHに続く8ビットを監視して
いるチャネルID検出回路106は、#A16に挿入さ
れたチャネルID(OFH)を検出し、特定チャネルI
D検出信号をチャネル制御回路105に供給する。
他のフレーム同期回路103−2〜103−8に供給さ
せる各8ビット系列のデータ信号からは検出すべき特定
パターンが現れないので、フレーム同期回路103゜2
〜103−8はハンティング状態となり非検出信号をバ
イト同期制御回路104に供給する。バイト同期制御回
路104は入力される8系列の検出l非検出信号に基づ
きバイト同期状態の確認l保持を行ない、チャネル制御
回路105は、バイト同期制御回路104から供給され
るバイト同期保持信号並びにチャネルID検出回路10
6から供給される特定チャネルID(OFH)検出信号
に基づき同期状態の確認を行なう。同期状態においては
、バイト同期制御回路104にはフレーム同期回路10
3−1から検出信号、他のフレーム同期回路103−2
〜103−8から非検出信号が供給され、チャネル制御
回路105にはバイト同期保持信号並びに特定チャネル
ID(OFH)検出信号が供給される。
せる各8ビット系列のデータ信号からは検出すべき特定
パターンが現れないので、フレーム同期回路103゜2
〜103−8はハンティング状態となり非検出信号をバ
イト同期制御回路104に供給する。バイト同期制御回
路104は入力される8系列の検出l非検出信号に基づ
きバイト同期状態の確認l保持を行ない、チャネル制御
回路105は、バイト同期制御回路104から供給され
るバイト同期保持信号並びにチャネルID検出回路10
6から供給される特定チャネルID(OFH)検出信号
に基づき同期状態の確認を行なう。同期状態においては
、バイト同期制御回路104にはフレーム同期回路10
3−1から検出信号、他のフレーム同期回路103−2
〜103−8から非検出信号が供給され、チャネル制御
回路105にはバイト同期保持信号並びに特定チャネル
ID(OFH)検出信号が供給される。
非同期状態においては、分離回路102の出力位相とし
て8種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から1ビット、2ビット、・・・
、7ビットそれぞれ位相が遅延している状態である。同
期状態から1ビット位相が遅延した状態においては、低
次群フレーム毎に(4−2)で示した特定パターンED
EDHがフレーム同期回路103−1〜103−8に供
給され、・・・、同期状態から7ビット位相が遅延した
状態においては、低次群フレーム毎に(4−7)で示し
た特定パターン7B7BHがフレーム同期回路103−
1〜103−8に供給されることになる。
て8種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から1ビット、2ビット、・・・
、7ビットそれぞれ位相が遅延している状態である。同
期状態から1ビット位相が遅延した状態においては、低
次群フレーム毎に(4−2)で示した特定パターンED
EDHがフレーム同期回路103−1〜103−8に供
給され、・・・、同期状態から7ビット位相が遅延した
状態においては、低次群フレーム毎に(4−7)で示し
た特定パターン7B7BHがフレーム同期回路103−
1〜103−8に供給されることになる。
同期状態からなんらかの原因で分離回路102の出力系
列がバイト同期状態から2ビット遅延した状態に陥り、
フレーム同期回路103−1〜103−8に#A2と#
A3の低次群フレームが混在して供給されている場合を
考える。この場合、フレーム同期回路103−1〜10
3−8にはフレーム同期用パターンF6F6F6Hに代
わり(4−3)で示した特定パターンDBDBHが周期
的に供給されることになる。このために、特定検出パタ
ーンF6F6F6Hをサーチしているフレーム同期回路
103−1は特定パターンを検出できず、フレーム同期
回路103−1の前方保護カウンタは計数を開始する。
列がバイト同期状態から2ビット遅延した状態に陥り、
フレーム同期回路103−1〜103−8に#A2と#
A3の低次群フレームが混在して供給されている場合を
考える。この場合、フレーム同期回路103−1〜10
3−8にはフレーム同期用パターンF6F6F6Hに代
わり(4−3)で示した特定パターンDBDBHが周期
的に供給されることになる。このために、特定検出パタ
ーンF6F6F6Hをサーチしているフレーム同期回路
103−1は特定パターンを検出できず、フレーム同期
回路103−1の前方保護カウンタは計数を開始する。
一方、これと同時に特定パターンDBDBHを検出して
いるフレーム同期回路103−3は速やかに特定パター
ンを検出し、特定パターン検出信号をバイト同期制御回
路104に供給する。他のフレーム同期回路103−2
.103−4〜103−8はハンティング状態を継続し
、非検出信号をバイト同期制御回路104に供給する。
いるフレーム同期回路103−3は速やかに特定パター
ンを検出し、特定パターン検出信号をバイト同期制御回
路104に供給する。他のフレーム同期回路103−2
.103−4〜103−8はハンティング状態を継続し
、非検出信号をバイト同期制御回路104に供給する。
この後フレーム同期回路103−1の前方保護カウンタ
の内部値が設定値(=FN)に達したとき、フレーム同
期回路103−1からバイト同期制御回路104へ供給
される信号は検出信号から非検出信号となる。この状態
変化を受けてバイト同期制御回路104は、同期状態か
ら非同期状態へ陥ったと判断し、既に同期捕捉を完了し
ているフレーム同期回路103−3の検出信号に基づき
同期復帰を図るために、分離回路102の出力位相を制
御する。この場合、バイト同期制御回路104が分離回
路102の出力位相を6ビット遅延しバイト同期状態に
復帰する。この位相制御により低次群データ信号出力線
107−1には#A4、低次群データ信号出力線107
−2には#A5、・・・、低次群データ信号出力線10
7−12には#A15、低次群データ信号出力線107
−13には#A16、低次群データ信号出力線107−
14いは#A1、・・・、低次群データ信号出力線10
7−16には#A3のフレーム信号が供給されることに
なる。次にバイト同期復帰(保持)信号の供給を受けて
、チャネル制御回路105はチャネルID検出回路10
6が検出している特定チャネルID検出信号検索する。
の内部値が設定値(=FN)に達したとき、フレーム同
期回路103−1からバイト同期制御回路104へ供給
される信号は検出信号から非検出信号となる。この状態
変化を受けてバイト同期制御回路104は、同期状態か
ら非同期状態へ陥ったと判断し、既に同期捕捉を完了し
ているフレーム同期回路103−3の検出信号に基づき
同期復帰を図るために、分離回路102の出力位相を制
御する。この場合、バイト同期制御回路104が分離回
路102の出力位相を6ビット遅延しバイト同期状態に
復帰する。この位相制御により低次群データ信号出力線
107−1には#A4、低次群データ信号出力線107
−2には#A5、・・・、低次群データ信号出力線10
7−12には#A15、低次群データ信号出力線107
−13には#A16、低次群データ信号出力線107−
14いは#A1、・・・、低次群データ信号出力線10
7−16には#A3のフレーム信号が供給されることに
なる。次にバイト同期復帰(保持)信号の供給を受けて
、チャネル制御回路105はチャネルID検出回路10
6が検出している特定チャネルID検出信号検索する。
この場合、チャネルID検出回路106から供給される
特定チャネルIDは低次群フレーム#A3に挿入された
02Hとなる。そこで、チャネル制御回路105は分離
回路102の出力位相を更に13バイト遅延させ同期状
態に復帰する。
特定チャネルIDは低次群フレーム#A3に挿入された
02Hとなる。そこで、チャネル制御回路105は分離
回路102の出力位相を更に13バイト遅延させ同期状
態に復帰する。
第6図は本発明のフレーム同期制御方式の一実施例を示
すブロック図である。以下ではN=16として説明する
。分離回路102は、入力信号である第2図の高次群フ
レーム#Bを16個の系列の低次群フレームに展開し、
更に16個の系列に展開した各低次群フレームを8ビッ
トに並列展開し、その16個の系列のうちの連続2系列
(たとえば、107−15.107−16)をフレーム
同期制御回路110に供給する。
すブロック図である。以下ではN=16として説明する
。分離回路102は、入力信号である第2図の高次群フ
レーム#Bを16個の系列の低次群フレームに展開し、
更に16個の系列に展開した各低次群フレームを8ビッ
トに並列展開し、その16個の系列のうちの連続2系列
(たとえば、107−15.107−16)をフレーム
同期制御回路110に供給する。
まず、第6図で示すフレーム同期制御方式の動作原理に
ついて述べる。第6図のフレーム同期制御方式における
基本的な同期制御はバイト多重同期の確保、チャネルI
D検出に基づくチャネル同期の確保の処理を同時に行う
。バイト同期制御に関しては同期はずれ量即ちビット遅
れ量に対して、各低次群フレームに挿入されたフレーム
同期用パターンF6F6F6Hの分離回路102出力が
ユニークとなり、且つ分離回路102の出力の全系列に
一律に現れることを用いて、各ビット遅れ量に対応した
パターンを監視することにより直ちにバイト同期を確保
する。また、チャネル同期制御に関しては、分離回路1
02出力から検出されるチャネルIDにより特定するが
、第6図の構成ではバイト同期制御情報として特定され
たビット遅れ量、に基づき、各低次群フレームに挿入さ
れているチャネルIDを分離回路102出力である連続
2系列の信号線から検出し、バイト同期制御とチャネル
同期制御を一括して行い、分離回路102受信端での高
次群フレーム同期を確保する。フレーム同期制御回路1
10は、分離回路102の展開出力である連続2系列の
低次群データ信号107−15.107−16を入力と
する。8個のフレーム同期回路103−1〜103−8
とバイト同期回路104でバイト同期制御情報であるビ
ット遅れ量を特定し、チャネル制御回路105はこのビ
ット遅れ量特定情報に基づきチャネルID情報の検出を
行い、分離回路102の出力位相を制御し高次群フレー
ム同期を確保する。
ついて述べる。第6図のフレーム同期制御方式における
基本的な同期制御はバイト多重同期の確保、チャネルI
D検出に基づくチャネル同期の確保の処理を同時に行う
。バイト同期制御に関しては同期はずれ量即ちビット遅
れ量に対して、各低次群フレームに挿入されたフレーム
同期用パターンF6F6F6Hの分離回路102出力が
ユニークとなり、且つ分離回路102の出力の全系列に
一律に現れることを用いて、各ビット遅れ量に対応した
パターンを監視することにより直ちにバイト同期を確保
する。また、チャネル同期制御に関しては、分離回路1
02出力から検出されるチャネルIDにより特定するが
、第6図の構成ではバイト同期制御情報として特定され
たビット遅れ量、に基づき、各低次群フレームに挿入さ
れているチャネルIDを分離回路102出力である連続
2系列の信号線から検出し、バイト同期制御とチャネル
同期制御を一括して行い、分離回路102受信端での高
次群フレーム同期を確保する。フレーム同期制御回路1
10は、分離回路102の展開出力である連続2系列の
低次群データ信号107−15.107−16を入力と
する。8個のフレーム同期回路103−1〜103−8
とバイト同期回路104でバイト同期制御情報であるビ
ット遅れ量を特定し、チャネル制御回路105はこのビ
ット遅れ量特定情報に基づきチャネルID情報の検出を
行い、分離回路102の出力位相を制御し高次群フレー
ム同期を確保する。
第6図のフレーム同期制御方式において、同期状態とは
、低次群データ信号出力線107−1には低次群フレー
ム#A1、低次群データ信号出力線107−2には低次
群フレーム#A2、・・・、低次群データ信号出力線1
07−16には低次群フレーム#A16が、バイト同期
lフレーム同期して出力される状態であり、フレーム同
期制御回路110が、高次群フレーム同期制御を行う。
、低次群データ信号出力線107−1には低次群フレー
ム#A1、低次群データ信号出力線107−2には低次
群フレーム#A2、・・・、低次群データ信号出力線1
07−16には低次群フレーム#A16が、バイト同期
lフレーム同期して出力される状態であり、フレーム同
期制御回路110が、高次群フレーム同期制御を行う。
8分岐された低次群データ信号107−16が供給され
る各フレーム同期回路103−1〜103−8は第8図
の構成で実現され、バイト同期状態からみたビット遅れ
量を特定する為に、低次群フレームに挿入されたフレー
ム同期用パターンF6F6F6Hが1ビットずつ巡回シ
フトして得られる特定パターンの検出を行なう。特定パ
ターンが検出できなければ特定パターンのハンティング
を継続し、このハンティングは各フレーム同期回路10
3−1〜103−8が独立に行う。例えば、 フレーム同期回路103−1はF6F6F6H(5−1
)フレーム同期回路103−24.tEDEDXXH(
5−2)フレーム同期回路103−3はDBDBXXH
(5−3)フレーム同期回路103−4はB7B7XX
H(54)フレーム同期回路103−5は6F6FXX
H(5−5)フレーム同期回路103−6はDEDEX
XH(5−6)フレーム同期回路103−7はBDBD
XXH(5−7)フレーム同期回路103−8は7B7
BXXH(5−8)なる特定パターンを検出する。フレ
ーム同期回路103−1が検出する特定パターンF6H
を基準パターンとした場合、基準パターンF6Hを1ビ
ットずつ巡回シフトさせて得られるパターンが、他のフ
レーム同期回路103−2〜103−8の検出するパタ
ーンとなる。
る各フレーム同期回路103−1〜103−8は第8図
の構成で実現され、バイト同期状態からみたビット遅れ
量を特定する為に、低次群フレームに挿入されたフレー
ム同期用パターンF6F6F6Hが1ビットずつ巡回シ
フトして得られる特定パターンの検出を行なう。特定パ
ターンが検出できなければ特定パターンのハンティング
を継続し、このハンティングは各フレーム同期回路10
3−1〜103−8が独立に行う。例えば、 フレーム同期回路103−1はF6F6F6H(5−1
)フレーム同期回路103−24.tEDEDXXH(
5−2)フレーム同期回路103−3はDBDBXXH
(5−3)フレーム同期回路103−4はB7B7XX
H(54)フレーム同期回路103−5は6F6FXX
H(5−5)フレーム同期回路103−6はDEDEX
XH(5−6)フレーム同期回路103−7はBDBD
XXH(5−7)フレーム同期回路103−8は7B7
BXXH(5−8)なる特定パターンを検出する。フレ
ーム同期回路103−1が検出する特定パターンF6H
を基準パターンとした場合、基準パターンF6Hを1ビ
ットずつ巡回シフトさせて得られるパターンが、他のフ
レーム同期回路103−2〜103−8の検出するパタ
ーンとなる。
バイト同期状態からみてビット遅れ量は8通りが考えら
れるが、分離回路102の各出力系列にあられれる低次
群フレーム同期パターンF6F6FH展開出力が(5−
1)〜(5−8)とユニークとなるので、8個のフレー
ム同期回路103−1〜103−8の何れか1つが特定
パターンの検出を完了し、他のフレーム同期回路は各検
出特定パターンのハンティング状態となる。例えば、1
ビット遅れの状態でEDEDH(5−2)なる特定パタ
ーンが分離回路102の各出線に現れ、フレーム同期回
路103−2が特定パターンの検出を完了し、2ビット
遅れ状態では、DBDBH(5−3)なる特定パターン
の検出を行うフレーム同期回路103−3が特定パター
ンの検出を完了する。バイト同期回路104には、8個
のフレーム同期回路103−1〜103−8から供給さ
れる特定パターン検出l非検出信号に基づきビット遅れ
量の特定を完了する。
れるが、分離回路102の各出力系列にあられれる低次
群フレーム同期パターンF6F6FH展開出力が(5−
1)〜(5−8)とユニークとなるので、8個のフレー
ム同期回路103−1〜103−8の何れか1つが特定
パターンの検出を完了し、他のフレーム同期回路は各検
出特定パターンのハンティング状態となる。例えば、1
ビット遅れの状態でEDEDH(5−2)なる特定パタ
ーンが分離回路102の各出線に現れ、フレーム同期回
路103−2が特定パターンの検出を完了し、2ビット
遅れ状態では、DBDBH(5−3)なる特定パターン
の検出を行うフレーム同期回路103−3が特定パター
ンの検出を完了する。バイト同期回路104には、8個
のフレーム同期回路103−1〜103−8から供給さ
れる特定パターン検出l非検出信号に基づきビット遅れ
量の特定を完了する。
チャネル制御回路105は、バイト同期回路104で特
定されたビット遅れ量に基づき16個のチャネル情報の
うち1チヤネルのチャネルIDを検出し、ビット遅れ量
と検出チャネルID情報に基づき分離回路102の出力
位相を制御する。これにより高次群フレーム同期の確保
確認を行う。
定されたビット遅れ量に基づき16個のチャネル情報の
うち1チヤネルのチャネルIDを検出し、ビット遅れ量
と検出チャネルID情報に基づき分離回路102の出力
位相を制御する。これにより高次群フレーム同期の確保
確認を行う。
チャネルID情報の検出動作について説明する。
バイト同期はずれ状態では、分離回路102がら高次群
データ信号101多重時に隣接して多重された低次群デ
ータ信号、例えば#A2と#A3が混在して出力される
が、バイト同期状態からみたビット遅延量に対し低次群
フレームに挿入されたチャネルIDの分離回路102出
力位相はユニークに与えられる。低次群データ信号10
7−16からフレーム同期回路103−j(jは1,2
.・・・、8の任意の数)が検出した特定パターンに続
く8ビットを、 CID16=(167166165164163162
161160) (6−01)低次群データ信号6
07−15でCID16と同位相にある8ビットを CID15=(157156155154153152
151150) (6−02)としたとき、 θビット遅れ状態ではCID16またCID15の8ビ
ット1ビット遅れ状態では(150167166165
164163162161)の8ビット
(6−2)2ビト遅れ状態では(15115
0167166165164163162)の8ビット
(6−3)3ビット遅れ
状態では(15215115016716616516
4163)の8ビット (6−
4)4ビット遅れ状態では(153152151150
167166165164)の8ビット
(6−5)5ビット遅れ状態では(1541
53152151150167166165)の8ビッ
ト (6−6)6ビット遅れ
状態では(15515415315215115016
7166)の8ビット (6
−7)7ビット遅れ状態では(15615515415
3152151150167)の8ビット
(6−8)がチャネルID情報となる。
データ信号101多重時に隣接して多重された低次群デ
ータ信号、例えば#A2と#A3が混在して出力される
が、バイト同期状態からみたビット遅延量に対し低次群
フレームに挿入されたチャネルIDの分離回路102出
力位相はユニークに与えられる。低次群データ信号10
7−16からフレーム同期回路103−j(jは1,2
.・・・、8の任意の数)が検出した特定パターンに続
く8ビットを、 CID16=(167166165164163162
161160) (6−01)低次群データ信号6
07−15でCID16と同位相にある8ビットを CID15=(157156155154153152
151150) (6−02)としたとき、 θビット遅れ状態ではCID16またCID15の8ビ
ット1ビット遅れ状態では(150167166165
164163162161)の8ビット
(6−2)2ビト遅れ状態では(15115
0167166165164163162)の8ビット
(6−3)3ビット遅れ
状態では(15215115016716616516
4163)の8ビット (6−
4)4ビット遅れ状態では(153152151150
167166165164)の8ビット
(6−5)5ビット遅れ状態では(1541
53152151150167166165)の8ビッ
ト (6−6)6ビット遅れ
状態では(15515415315215115016
7166)の8ビット (6
−7)7ビット遅れ状態では(15615515415
3152151150167)の8ビット
(6−8)がチャネルID情報となる。
そこで、チャネル制御回路105は、バイト同期回路1
04から供給される特定ビット遅延量に基づき低次群デ
ータ信号107−15.107−16からのチャネルI
D検出位相を制御し、所望のチャネルIDを取り込む。
04から供給される特定ビット遅延量に基づき低次群デ
ータ信号107−15.107−16からのチャネルI
D検出位相を制御し、所望のチャネルIDを取り込む。
これに引き続き、チャネル制御回路105は分離回路1
02の出力位相を制御し、高次群フレーム同期復帰動作
を行う。チャネル制御回路105による分離回路102
の出力位相制御は、フレーム同期回路103−1が特定
パターンを検出している間、つまり同期状態では停止す
る。
02の出力位相を制御し、高次群フレーム同期復帰動作
を行う。チャネル制御回路105による分離回路102
の出力位相制御は、フレーム同期回路103−1が特定
パターンを検出している間、つまり同期状態では停止す
る。
次に、具体例を用いて説明する。
同期状態では、入力高次群データ信号102をバイト単
位で16個の低次群フレームに分離し、更に各系列を8
系列に展開する分離回路102は、第2図で示した低次
群フレーム#A1〜#A16の各々を8ビット展開して
出力し、フレーム同期回路103−1〜103−8には
低次群フレーム#A16が供給される。これにより、フ
レーム同期回路103−1は受信データ系列からフレー
ム同期用パターンF6F6F6Hを検出し、特定パター
ン検出信号をバイト同期回路104に供給する。
位で16個の低次群フレームに分離し、更に各系列を8
系列に展開する分離回路102は、第2図で示した低次
群フレーム#A1〜#A16の各々を8ビット展開して
出力し、フレーム同期回路103−1〜103−8には
低次群フレーム#A16が供給される。これにより、フ
レーム同期回路103−1は受信データ系列からフレー
ム同期用パターンF6F6F6Hを検出し、特定パター
ン検出信号をバイト同期回路104に供給する。
他のフレーム同期回路103−2〜103−8では検出
すべき特定パターンが現れないので、フレーム同期回路
103−2〜103−8はハンティング状態となり非検
出信号をバイト同期回路104に供給する。チャネル制
御回路105は、バイト同期回路104から供給される
0ビット遅れ情報に基づき低次群フレーム#A16に挿
入されたチャネルID(OFH)を検出し、高次群フレ
ーム同期回路の確認を行い、同期状態を保持する。
すべき特定パターンが現れないので、フレーム同期回路
103−2〜103−8はハンティング状態となり非検
出信号をバイト同期回路104に供給する。チャネル制
御回路105は、バイト同期回路104から供給される
0ビット遅れ情報に基づき低次群フレーム#A16に挿
入されたチャネルID(OFH)を検出し、高次群フレ
ーム同期回路の確認を行い、同期状態を保持する。
この同期状態からなんらかの原因で分離回路102の出
力系列がバイト同期状態から2ビット遅延した状態に陥
り、#A2の低次群信号が低次群データ信号線107−
15と低次群データ信号線107−16にまたがって分
離回路102から出力されている場合の動作を説明する
。この場合、フレーム同期回路103−1〜103−8
にはフレーム同期用パターンF6F6F6Hに代わり特
定パターンDBDBHが周期的に供給されることになる
。このために、特定検出パターンF6F6F6Hを検索
しているフレーム同期回路103−1は特定パターンを
検出できず、フレーム同期回路103−1の前方保護回
路は計数を開始(前方保護モード)する。一方、これと
同時に特定パターンDBDBHを検出しているフレーム
同期回路103−3は速やかに特定パターンを検出し、
特定パターン検出信号をバイト同期回路104に供給す
る。他のフレーム同期回路103−2,103−4〜1
03−8はハンティング状態を継続しているので、特定
パターン非検出信号をバイト同期回路104に供給する
。一方、フレーム同期回路103−1の前方保護回路の
内部値が設定値(=FN)に達したとき、フレーム同期
回路103−1はハンティングモードとなり、フレーム
同期回路103−1から特定パターン非検出信号がバイ
ト同期回路104へ供給されることになる。この状態変
化を受けてバイト同期回路104は、非同期状態に陥っ
たと判定し、フレーム同期回路103−3の特定パター
ン検出信号に基づき、バイト同期からみたビット遅延量
を2ビットと特定し、このビット遅延量特定信号をチャ
ネル制御回路105に供給する。チャネル制御回路10
5は2ビット遅延状態でのチャネルID検出位相(6−
3)から特定チャネルID(OIH)を検出し、この特
定ビット遅延量と検出チャネルID情報に基づき、分離
回路102の出力位相を制御し同期復帰を図る。この場
合、分離回路102の出力位相を6ビット遅延すること
によるバイト同期制御を、13バイト遅延させることに
よるチャネル同期制御を一括して行う。これにより、バ
イト同期を確保した後に1フレーム待ってチャネル同期
制御を行う必要がなくなり速やかな同期復帰が可能とな
る。
力系列がバイト同期状態から2ビット遅延した状態に陥
り、#A2の低次群信号が低次群データ信号線107−
15と低次群データ信号線107−16にまたがって分
離回路102から出力されている場合の動作を説明する
。この場合、フレーム同期回路103−1〜103−8
にはフレーム同期用パターンF6F6F6Hに代わり特
定パターンDBDBHが周期的に供給されることになる
。このために、特定検出パターンF6F6F6Hを検索
しているフレーム同期回路103−1は特定パターンを
検出できず、フレーム同期回路103−1の前方保護回
路は計数を開始(前方保護モード)する。一方、これと
同時に特定パターンDBDBHを検出しているフレーム
同期回路103−3は速やかに特定パターンを検出し、
特定パターン検出信号をバイト同期回路104に供給す
る。他のフレーム同期回路103−2,103−4〜1
03−8はハンティング状態を継続しているので、特定
パターン非検出信号をバイト同期回路104に供給する
。一方、フレーム同期回路103−1の前方保護回路の
内部値が設定値(=FN)に達したとき、フレーム同期
回路103−1はハンティングモードとなり、フレーム
同期回路103−1から特定パターン非検出信号がバイ
ト同期回路104へ供給されることになる。この状態変
化を受けてバイト同期回路104は、非同期状態に陥っ
たと判定し、フレーム同期回路103−3の特定パター
ン検出信号に基づき、バイト同期からみたビット遅延量
を2ビットと特定し、このビット遅延量特定信号をチャ
ネル制御回路105に供給する。チャネル制御回路10
5は2ビット遅延状態でのチャネルID検出位相(6−
3)から特定チャネルID(OIH)を検出し、この特
定ビット遅延量と検出チャネルID情報に基づき、分離
回路102の出力位相を制御し同期復帰を図る。この場
合、分離回路102の出力位相を6ビット遅延すること
によるバイト同期制御を、13バイト遅延させることに
よるチャネル同期制御を一括して行う。これにより、バ
イト同期を確保した後に1フレーム待ってチャネル同期
制御を行う必要がなくなり速やかな同期復帰が可能とな
る。
同期状態から何らかの原因でバイト同期は確保されてい
るが低次群フレーム同期またはチャネル同期が確保され
ていない状態に陥った場合は、フレーム同期回路103
−1は前方保護状態となり前方保護回路は計数を開始し
、フレーム同期回路103−2〜103−8はハンティ
ングを持続する。フレーム同期回路103−1は前方保
護モードを経てハンティング状態になり、特定パターン
非検出信号をバイト同期回路104に供給する。このと
き、8個のフレーム同期回路103−1〜103−8か
らバイト同期回路104に供給される信号は総て特定パ
ターン非検出信号であり、バイト同期回路104ばビッ
ト遅延量を特定できない。バイト同期回路104はフレ
ーム同期回路103゜1が特定パターン検出を完了する
のを待って、ビット遅延量(遅延量はθビット)を特定
し、その後、チャネル制御回路105がバイト同期制御
、チャネル同期制御を完了し同期状態に復帰する。
るが低次群フレーム同期またはチャネル同期が確保され
ていない状態に陥った場合は、フレーム同期回路103
−1は前方保護状態となり前方保護回路は計数を開始し
、フレーム同期回路103−2〜103−8はハンティ
ングを持続する。フレーム同期回路103−1は前方保
護モードを経てハンティング状態になり、特定パターン
非検出信号をバイト同期回路104に供給する。このと
き、8個のフレーム同期回路103−1〜103−8か
らバイト同期回路104に供給される信号は総て特定パ
ターン非検出信号であり、バイト同期回路104ばビッ
ト遅延量を特定できない。バイト同期回路104はフレ
ーム同期回路103゜1が特定パターン検出を完了する
のを待って、ビット遅延量(遅延量はθビット)を特定
し、その後、チャネル制御回路105がバイト同期制御
、チャネル同期制御を完了し同期状態に復帰する。
また、8個のフレーム同期回路103−1〜103−8
は、8ビット展開された低次群データ信号107−16
から特定パターンの検出を行っているので、低次群デー
タ信号107−16をシリアル信号としたとき、8ビッ
ト毎に特定パターンの検出(8ビット即時シフト方式)
を行うことと等価になる。フレーム同期回路103−2
の検出パターンはフレーム同期回路103−1の検出パ
ターンに対して1ビット遅延させたパターンの検出、フ
レーム同期回路103−3の検出パターンはフレーム同
期回路103−1の検出パターンに対して2ビット遅延
させたパターンの検出、・・・・、フレーム同期回路1
03−8の検出パターンはフレーム同期回路103−1
の検出パターンに対し7ビット遅延させたパターンの検
出を各々別々に行っている。これは、低次群データ信号
107−16をシリアル信号としてみたとき、フレーム
同期回路103−1のフレーム同期回路の検出点を基準
にして、フレーム同期回路103−2は1ビットシフト
した点、フレーム同期回路103−3は2ビットシフト
した点1.・・、フレーム同期回路103−8は7ビッ
トシフトした点を基準に8ピツト毎特定パターンの検出
を行っていることになるので、結果として、8個のフレ
ーム同期回路は低次群信号107−16のシリアル信号
に対して1ビット毎にフレーム同期パターンの検出を行
うことになり1ビット即時シフト方式と同等の同期特性
が得られる。第7図は本発明のフレーム同期制御方式の
一実施例を示すブロック図である。高次群データ信号入
力線101から第2図の高次群フレーム#Bが入力され
る。第6図と第7図の相違は、第6図では8個のフレー
ム同期回路103−1〜103−8が用いられていたの
に対して、第7図では1個のフレーム同期回路103と
8個の状態監視回路109゜1〜109−8を設けてい
る点にある。分離回路102、バイト同期回路104、
チャネル制御回路105、は同一の動作を行う。
は、8ビット展開された低次群データ信号107−16
から特定パターンの検出を行っているので、低次群デー
タ信号107−16をシリアル信号としたとき、8ビッ
ト毎に特定パターンの検出(8ビット即時シフト方式)
を行うことと等価になる。フレーム同期回路103−2
の検出パターンはフレーム同期回路103−1の検出パ
ターンに対して1ビット遅延させたパターンの検出、フ
レーム同期回路103−3の検出パターンはフレーム同
期回路103−1の検出パターンに対して2ビット遅延
させたパターンの検出、・・・・、フレーム同期回路1
03−8の検出パターンはフレーム同期回路103−1
の検出パターンに対し7ビット遅延させたパターンの検
出を各々別々に行っている。これは、低次群データ信号
107−16をシリアル信号としてみたとき、フレーム
同期回路103−1のフレーム同期回路の検出点を基準
にして、フレーム同期回路103−2は1ビットシフト
した点、フレーム同期回路103−3は2ビットシフト
した点1.・・、フレーム同期回路103−8は7ビッ
トシフトした点を基準に8ピツト毎特定パターンの検出
を行っていることになるので、結果として、8個のフレ
ーム同期回路は低次群信号107−16のシリアル信号
に対して1ビット毎にフレーム同期パターンの検出を行
うことになり1ビット即時シフト方式と同等の同期特性
が得られる。第7図は本発明のフレーム同期制御方式の
一実施例を示すブロック図である。高次群データ信号入
力線101から第2図の高次群フレーム#Bが入力され
る。第6図と第7図の相違は、第6図では8個のフレー
ム同期回路103−1〜103−8が用いられていたの
に対して、第7図では1個のフレーム同期回路103と
8個の状態監視回路109゜1〜109−8を設けてい
る点にある。分離回路102、バイト同期回路104、
チャネル制御回路105、は同一の動作を行う。
第7図のフレーム同期制御方式の基本原理は第6図のフ
レーム同期制御方式と同じであり、バイト多重同期の確
保、チャネルID検出に基づくチャネル同期の確保の制
御が同時に行われるが、フレーム同期回路103とは別
に8個の状態監視回路109−1〜109−8を設け、
同期保持確認機能とバイト同期状態からみたビット遅れ
量の特定機能を別々に動作させることにより、フレーム
同期回路103の同期保護期間中つまり前方保護モード
中に、ビット遅れ量の特定を完了させ速やかな同期復帰
を可能とする。フレーム同期回路103並びに状態監視
回路109−1〜109−8は、第8図で示したフレー
ム同期回路構成で実現することが可能であり、例えばフ
レーム同期回路103の特定検出パターンはF6F6F
6H(5−1)、状態監視回路109−1の特定検出パ
ターンはF’6F6F6H(5−1)、状態監視回路1
09−2の特定検出パターンはEDEDH(5−2)、
・・・、状態監視回路109−8の特定検出パターンは
7B7BH(5−8)に設定し、フレーム同期回路10
3の前方保護段数FN=4、後方保護段数BN=、1と
し、状態監視回路109−1〜109−8の前方保護段
数FN=1、後方保護段数BN=2とする構成が考えら
れる。この構成例において、同期状態ではフレーム同期
回路103と状態監視回路109−1は特定パターンの
検出を完了し、他の状態監視回路109−2〜109−
8はハンティング状態となる。この同期状態から何らか
の原因でバイト同期は確保されているが低次群フレーム
同期が確保されていない状態に陥った場合、フレーム同
期回路103は前方保護状態となり前方保護回路の計数
を開始する。一方、状態監視回路109−1の前方保護
段数の設定値がFN=1であるので、速やかに特定パタ
ーンのハンティング状態となり特定パターンの補足を完
了する。バイト同期回路104はフレーム同期回路10
4から特定パターン非検出信号が供給されると、8個の
状態監視回路109−1〜109−8出力化号に基づき
ビット遅延量を特定する(この場合の特定ビット遅延量
は0ビット)と共に、チャネル制御回路105でチャネ
ルIDを検出し、バイト同期制御、チャネル同期制御を
一括して行い、同期状態に復帰する。このように、フレ
ーム同期回路103の特定パターン非検出信号供給(非
同期状態判定)を待たずにビット遅延量の特定、さらに
はチャネルID検出が可能となり速やかな同期復帰処理
が可能となる。
レーム同期制御方式と同じであり、バイト多重同期の確
保、チャネルID検出に基づくチャネル同期の確保の制
御が同時に行われるが、フレーム同期回路103とは別
に8個の状態監視回路109−1〜109−8を設け、
同期保持確認機能とバイト同期状態からみたビット遅れ
量の特定機能を別々に動作させることにより、フレーム
同期回路103の同期保護期間中つまり前方保護モード
中に、ビット遅れ量の特定を完了させ速やかな同期復帰
を可能とする。フレーム同期回路103並びに状態監視
回路109−1〜109−8は、第8図で示したフレー
ム同期回路構成で実現することが可能であり、例えばフ
レーム同期回路103の特定検出パターンはF6F6F
6H(5−1)、状態監視回路109−1の特定検出パ
ターンはF’6F6F6H(5−1)、状態監視回路1
09−2の特定検出パターンはEDEDH(5−2)、
・・・、状態監視回路109−8の特定検出パターンは
7B7BH(5−8)に設定し、フレーム同期回路10
3の前方保護段数FN=4、後方保護段数BN=、1と
し、状態監視回路109−1〜109−8の前方保護段
数FN=1、後方保護段数BN=2とする構成が考えら
れる。この構成例において、同期状態ではフレーム同期
回路103と状態監視回路109−1は特定パターンの
検出を完了し、他の状態監視回路109−2〜109−
8はハンティング状態となる。この同期状態から何らか
の原因でバイト同期は確保されているが低次群フレーム
同期が確保されていない状態に陥った場合、フレーム同
期回路103は前方保護状態となり前方保護回路の計数
を開始する。一方、状態監視回路109−1の前方保護
段数の設定値がFN=1であるので、速やかに特定パタ
ーンのハンティング状態となり特定パターンの補足を完
了する。バイト同期回路104はフレーム同期回路10
4から特定パターン非検出信号が供給されると、8個の
状態監視回路109−1〜109−8出力化号に基づき
ビット遅延量を特定する(この場合の特定ビット遅延量
は0ビット)と共に、チャネル制御回路105でチャネ
ルIDを検出し、バイト同期制御、チャネル同期制御を
一括して行い、同期状態に復帰する。このように、フレ
ーム同期回路103の特定パターン非検出信号供給(非
同期状態判定)を待たずにビット遅延量の特定、さらに
はチャネルID検出が可能となり速やかな同期復帰処理
が可能となる。
また、特願昭63−011943号明細書[フレーム同
期方式及び装置]、特願昭63−122555号明細書
[フレーム同期装置]に記載されているように、フレー
ム同期カウンタとハンティング専用カウンタを別々に設
け、同期保護期間中にハンティングカウンタを用いてフ
レーム同期パターンのハンティングを開始し、フレーム
同期カウンタが非同期状態と判定すると同時に、既にフ
レーム同期パターンの補足を完了しているハンティング
カウンタの内部値をフレーム同期カウンタに格納するこ
とで速やかな同期復帰を実現する技術がある。この技術
を用いて、各状態監視回路109−1〜109−8内部
のフレームカウンタをハンティングカウンタとして取扱
い、フレーム同期回路103が非同期状態と判定すると
同時に、特定パターンの検出を完了している状態監視回
路109−j(jは1,2.・・・、8の任意の数)の
フレームカウンタの内部値をフレーム同期回路103内
部のフレームカウンタに格納することにより良好なフレ
ーム同期復帰特性を得ることが可能となる。
期方式及び装置]、特願昭63−122555号明細書
[フレーム同期装置]に記載されているように、フレー
ム同期カウンタとハンティング専用カウンタを別々に設
け、同期保護期間中にハンティングカウンタを用いてフ
レーム同期パターンのハンティングを開始し、フレーム
同期カウンタが非同期状態と判定すると同時に、既にフ
レーム同期パターンの補足を完了しているハンティング
カウンタの内部値をフレーム同期カウンタに格納するこ
とで速やかな同期復帰を実現する技術がある。この技術
を用いて、各状態監視回路109−1〜109−8内部
のフレームカウンタをハンティングカウンタとして取扱
い、フレーム同期回路103が非同期状態と判定すると
同時に、特定パターンの検出を完了している状態監視回
路109−j(jは1,2.・・・、8の任意の数)の
フレームカウンタの内部値をフレーム同期回路103内
部のフレームカウンタに格納することにより良好なフレ
ーム同期復帰特性を得ることが可能となる。
以上、本発明の構成について述べたが、本発明はこれら
の構成に限られるものではなく、たとえば第4図と第7
図に示した実施例の複合形など多様な構成が考えられる
。
の構成に限られるものではなく、たとえば第4図と第7
図に示した実施例の複合形など多様な構成が考えられる
。
(発明の効果)
以上説明したように、本発明は、バイト多重伝送系にお
けるフレーム同期回路の処理速度を低速化することによ
り回路実現性を高めると共に、同期復帰特性を良好なも
のにする効果がある。尚、本発明のフレーム同期制御方
式は、ディジタル伝送系におけるタイミング方式に関す
るものであり、将来より一層の高速・大゛容量化された
ディジタル伝送系にその応用が期待されるものであり、
さらに近年の0MO8に代表される集積化技術を用いる
ことによりIC,LSI化が容易に達成できるものであ
る。
けるフレーム同期回路の処理速度を低速化することによ
り回路実現性を高めると共に、同期復帰特性を良好なも
のにする効果がある。尚、本発明のフレーム同期制御方
式は、ディジタル伝送系におけるタイミング方式に関す
るものであり、将来より一層の高速・大゛容量化された
ディジタル伝送系にその応用が期待されるものであり、
さらに近年の0MO8に代表される集積化技術を用いる
ことによりIC,LSI化が容易に達成できるものであ
る。
第1図、第3図〜第7図は本発明のフレーム同期制御方
式の一実施例を示す図、第2図はフレーム構成を示す図
、第8図は第1図〜第7図のフレーム同期回路の構成例
を示す図、第9図は従来のフレーム同期方式の一例を示
すブロック図である。 図において、 101・・・高次群データ信号入力線、102・・・分
離回路、 103−1〜103−N・・・フレーム同期回路、10
4・・・バイト同期制御回路、 105・・・チャネル制御回路、 106・・・チャネルID検出回路、 107−1〜107−N・・・低次群データ信号出力線
、108・・・フレームパルス出力線、 109−1〜109−8・・・状態監視回路。
式の一実施例を示す図、第2図はフレーム構成を示す図
、第8図は第1図〜第7図のフレーム同期回路の構成例
を示す図、第9図は従来のフレーム同期方式の一例を示
すブロック図である。 図において、 101・・・高次群データ信号入力線、102・・・分
離回路、 103−1〜103−N・・・フレーム同期回路、10
4・・・バイト同期制御回路、 105・・・チャネル制御回路、 106・・・チャネルID検出回路、 107−1〜107−N・・・低次群データ信号出力線
、108・・・フレームパルス出力線、 109−1〜109−8・・・状態監視回路。
Claims (5)
- (1)同一のフレーム同期用パターンが挿入されたN個
の低次群フレームから構成されるディジタル伝送系にお
いて、フレーム位相が同期した該N個の低次群フレーム
がバイト多重されて高次群フレームを構成し、該高次群
フレームを入力とし該入力信号をバイト毎にN個の系列
に展開する展開回路と、前記展開回路の出力から前記フ
レーム同期用パターンを1ビットづつ巡回シフトして得
られる各パターンの検出またハンティングを行なう手段
と、該検出またはハンティング手段の出力であるパター
ン検出/非検出信号に基づき前記展開回路の出力位相を
制御する手段から構成されることを特徴とするフレーム
同期制御方式。 - (2)バイト単位からなる同一のフレーム同期用パター
ン及びフレームを識別する識別番号が挿入されたN個の
低次群フレームから構成されるディジタル伝送系におい
て、フレーム位相が同期した該N個の低次群フレームが
バイト多重された高次群フレームを構成し、該高次群フ
レームを入力とし該入力信号をバイト毎にN個の系列に
展開する展開回路と、前記展開回路出力を入力とするL
個(Lは8以上)のフレーム同期回路と、該L個のフレ
ーム同期回路の出力であるパターン検出/非検出信号に
基づきバイト同期状態を判定し前記展開回路の出力位相
を制御する手段と、前記展開回路の一出力系列から前記
低次群フレームに挿入された識別番号を検出し前記展開
回路の出力位相を制御する手段から構成され、前記L個
のフレーム同期回路は各入力系列から前記フレーム同期
用パターンを1ビットづつ巡回シフトして得られる各々
のパターンの検出またはハンティングを行うことを特徴
とするフレーム同期制御方式。 - (3)バイト単位からなる同一のフレーム同期用パター
ン及びフレームを識別する識別番号が挿入されたN個の
低次群フレームから構成されるディジタル伝送系におい
て、フレーム位相が同期した該N個の低次群フレームが
バイト多重されて高次群フレームを構成し、該高次群フ
レームを入力とし該入力信号をバイト毎にN個の系列に
展開する展開回路と、前記展開回路出力を入力とするL
個(Lは8以上)のフレーム同期回路と、該L個のフレ
ーム同期回路の出力であるパターン検出/非検出信号に
基づきバイト同期状態を判定するバイト同期回路と、該
バイト同期回路出力と前記展開回路の出力である連続す
る2系列を入力とし、前記低次群フレームに挿入された
識別番号を識別すると共に、該検出識別番号と前記バイ
ト同期回路出力に基づいて前記展開回路の出力位相を制
御する手段から構成され、前記L個のフレーム同期回路
は各入力系列から前記フレーム同期用パターンを1ビッ
トづつ巡回シフトして得られる各々のパターンの検出ま
たはハンティングを行うことを特徴とするフレーム同期
制御方式。 - (4)バイト単位からなる同一のフレーム同期用パター
ン及びフレームを識別する識別番号が挿入されたN個の
低次群フレームから構成されるディジタル伝送系におい
て、フレーム位相が同期した該N個の低次群フレームが
バイト多重されて高次群フレームを構成し、該高次群フ
レームを入力とし該入力信号をバイト毎にN個の系列に
展開する展開回路と、前記展開回路出力を入力とし前記
フレーム同期パターンの検出またはハンティングを行い
前記低次群フレーム同期を確保保持するフレーム同期回
路と、前記展開回路出力を入力とし前記フレーム同期用
パターンが1ビットづつ巡回シフトして得られる各パタ
ーンの検出またはハンティングを行いバイト同期からみ
た同期はずれ量を監視するL個(Lは8以上)の状態監
視回路と、該L個の状態監視回路出力に基づきバイト同
期状態を判定するバイト同期回路と、該バイト同期回路
出力と前記展開回路の出力である連続する2系列を入力
とし前記低次群フレームに挿入された識別番号を識別す
ると共に、該検出識別番号と前記バイト同期回路出力に
基づいて前記展開回路の出力位相を制御する手段から構
成されることを特徴とするフレーム同期制御方式。 - (5)バイト単位からなる同一のフレーム同期用パター
ン及びフレームを識別する識別番号が挿入されたN個の
低次群フレームから構成されるディジタル伝送系におい
て、フレーム位相が同期した該N個の低次群フレームが
バイト多重されて高次群フレームを構成し、該高次群フ
レームを入力とし該入力信号をバイト毎にN個の系列に
展開する展開回路と、前記低次群フレーム長を計数する
フレームカウンタを有し前記展開回路出力を入力とし前
記フレーム同期パターンの検出またはハンティングを行
い前記低次群フレーム同期を確保保持するフレーム同期
回路と、前記低次群フレーム長を計数するフレームカウ
ンタを有し前記展開回路出力を入力とし前記フレーム同
期用パターンが1ビットづつ巡回シフトして得られる各
パターンの検出またはハンティングを行いバイト同期か
らみた同期はずれ量を監視するL個(Lは8以上)の状
態監視回路と、該L個の状態監視回路出力に基づきバイ
ト同期状態を判定するバイト同期回路と、該バイト同期
回路出力と前記展開回路の出力である連続する2系列を
入力とし前記低次群フレームに挿入された識別番号を識
別すると共に、該検出識別番号と前記バイト同期回路出
力に基づいて前記展開回路の出力位相を制御する手段か
ら構成され、前記フレーム同期回路が非同期状態判定時
には前記L個の状態監視回路のうち特定パターンの検出
を完了した状態監視回路のフレームカウンタ内部値を前
記フレーム同期回路内部のフレームカウンタに格納する
ことを特徴とするフレーム同期制御方式。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-201598 | 1988-08-11 | ||
JP20159888 | 1988-08-11 | ||
JP31311688 | 1988-12-12 | ||
JP63-313116 | 1988-12-12 | ||
JP63-313115 | 1988-12-12 | ||
JP63-313117 | 1988-12-12 | ||
JP31311788 | 1988-12-12 | ||
JP31311588 | 1988-12-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02256336A true JPH02256336A (ja) | 1990-10-17 |
JP2531272B2 JP2531272B2 (ja) | 1996-09-04 |
Family
ID=27476066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1200603A Expired - Fee Related JP2531272B2 (ja) | 1988-08-11 | 1989-08-01 | フレ―ム同期制御方式 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5014272A (ja) |
JP (1) | JP2531272B2 (ja) |
AU (1) | AU624407B2 (ja) |
CA (1) | CA1318981C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167552A (ja) * | 1991-12-18 | 1993-07-02 | Matsushita Electric Ind Co Ltd | 同期検出装置 |
US6331989B1 (en) | 1997-02-18 | 2001-12-18 | Nec Corporation | Multiplex transmission method and system |
US6477184B1 (en) | 1997-05-20 | 2002-11-05 | Nec Corporation | Time-division multiplexing transmission system |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5064943A (en) * | 1988-12-16 | 1991-11-12 | American Cyanamid Company | Method for solubilization and naturation of somatotropin |
US5081654A (en) * | 1989-05-12 | 1992-01-14 | Alcatel Na Network Systems Corp. | Parallel bit detection circuit for detecting frame synchronization information imbedded within a serial bit stream and method for carrying out same |
JPH0323732A (ja) * | 1989-06-20 | 1991-01-31 | Fujitsu Ltd | フレーム同期処理方式 |
US5226046A (en) * | 1990-01-02 | 1993-07-06 | Sonics Associates, Incorporated | Method and apparatus for synchronizing digital data steams |
ATE154483T1 (de) * | 1990-04-21 | 1997-06-15 | Sel Alcatel Ag | Synchronisationsverfahren für sdh-systeme sowie verfahren und schaltungsanordnung zum erkennen unterschiedlicher datenstrukturen |
US5483539A (en) * | 1990-11-07 | 1996-01-09 | Loral Aerospace Corp. | Programmable PCM/TDM demultiplexer |
JPH04192828A (ja) * | 1990-11-27 | 1992-07-13 | Fujitsu Ltd | ワードインタリーブ方式における同期方式 |
JP2980713B2 (ja) * | 1991-03-15 | 1999-11-22 | 株式会社東芝 | フレーム保護装置 |
FR2674393A1 (fr) * | 1991-03-21 | 1992-09-25 | Bourgart Fabrice | Synchronisation de stations terminales dans un reseau a l'alternat et multidebit. |
US5327433A (en) * | 1991-08-30 | 1994-07-05 | Adtran Corporation | Digital tandem channel unit interface for telecommunications network |
US5293381A (en) * | 1992-03-27 | 1994-03-08 | Advanced Micro Devices | Byte tracking system and method |
GB9312136D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Transmission of messages |
GB9312124D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Encoding digital data |
EP0629067B1 (en) * | 1993-06-11 | 2003-01-22 | STMicroelectronics Limited | 4B6B Coding |
SE501884C2 (sv) * | 1993-10-12 | 1995-06-12 | Ellemtel Utvecklings Ab | Synkroniserande kretsarrangemang fastställer gräns mellan konsekutiva paket |
US5444743A (en) * | 1993-11-18 | 1995-08-22 | Hitachi America, Ltd. | Synchronous pulse generator |
US5442636A (en) * | 1993-12-14 | 1995-08-15 | At&T Corp. | Circuit and method for alignment of digital information packets |
JP3097443B2 (ja) * | 1994-02-28 | 2000-10-10 | ケイディディ株式会社 | ユニークワード検出方法 |
JP3441018B2 (ja) * | 1994-11-02 | 2003-08-25 | 富士通株式会社 | リング型伝送路の遅延制御方法および伝送装置 |
US5809094A (en) * | 1995-05-31 | 1998-09-15 | Sanyo Electric Co., Ltd. | Synchronization regeneration circuit |
US5661763A (en) * | 1995-07-28 | 1997-08-26 | Adtran, Inc. | Apparatus and method for detecting programmable length bit pattern in serial digital data stream |
JP3184083B2 (ja) * | 1995-12-15 | 2001-07-09 | 日本電気株式会社 | チャネル多重分離方法およびチャネル多重分離装置 |
US5883929A (en) * | 1996-04-03 | 1999-03-16 | Ericsson, Inc. | Synchronization method, and associated circuitry, for synchronizing a receiver with a transmitter |
CA2209400A1 (en) * | 1996-07-17 | 1998-01-17 | Roke Manor Research Limited | Improvements in or relating to packet radio systems |
DE19732943A1 (de) * | 1997-07-31 | 1999-02-04 | Alsthom Cge Alcatel | Verfahren und Komponente zum Ausgleich von Frequenz- und Phasenschwankungen |
US6763036B1 (en) * | 1999-03-24 | 2004-07-13 | Cypress Semiconductor Corp. | Framer method architecture and circuit with programmable symbol selection |
KR20000073917A (ko) * | 1999-05-15 | 2000-12-05 | 윤종용 | 비동기식 부호분할다중접속 통신시스템의 동기워드 생성 및 송수신장치 및 방법 |
JP3419379B2 (ja) * | 2000-03-27 | 2003-06-23 | 日本電気株式会社 | Dsrc無線機の受信回路 |
IT1320459B1 (it) * | 2000-06-27 | 2003-11-26 | Cit Alcatel | Metodo di allineamento di fase di flussi di dati appartenenti a tramea divisione di tempo relativo circuito. |
US6792061B1 (en) * | 2000-08-21 | 2004-09-14 | Bitblitz Communications, Inc. | High-speed bit-pattern detector |
US6741615B1 (en) * | 2000-09-14 | 2004-05-25 | Ciena Corporation | Methods and apparatuses for synchronizing data conversion of sonet framed data |
US6898311B2 (en) * | 2001-10-26 | 2005-05-24 | Jeffrey A. Whitehead | Digital image transmission with compression and decompression |
US7372928B1 (en) * | 2002-11-15 | 2008-05-13 | Cypress Semiconductor Corporation | Method and system of cycle slip framing in a deserializer |
US7673084B2 (en) * | 2007-02-20 | 2010-03-02 | Infineon Technologies Ag | Bus system and methods of operation using a combined data and synchronization line to communicate between bus master and slaves |
US8347153B2 (en) * | 2008-10-10 | 2013-01-01 | Teledyne Lecroy, Inc. | Protocol aware error ratio tester |
US8793541B2 (en) | 2008-10-10 | 2014-07-29 | Teledyne Lecroy, Inc. | Link equalization tester |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62220037A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 並列同期回路 |
JPS6360636A (ja) * | 1986-08-30 | 1988-03-16 | Fujitsu Ltd | 多重分離方式 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662114A (en) * | 1970-05-13 | 1972-05-09 | Itt | Frame synchronization system |
US3909541A (en) * | 1974-03-11 | 1975-09-30 | Bell Telephone Labor Inc | Low-speed framing arrangement for a high-speed digital bitstream |
DE3572277D1 (de) * | 1984-08-17 | 1989-09-14 | Cit Alcatel | Frame synchronisation device |
US4602367A (en) * | 1984-08-27 | 1986-07-22 | Rockwell International Corporation | Method and apparatus for framing and demultiplexing multiplexed digital data |
NZ220548A (en) * | 1986-06-18 | 1990-05-28 | Fujitsu Ltd | Tdm frame synchronising circuit |
US4847877A (en) * | 1986-11-28 | 1989-07-11 | International Business Machines Corporation | Method and apparatus for detecting a predetermined bit pattern within a serial bit stream |
DE3719659A1 (de) * | 1987-06-12 | 1988-12-29 | Standard Elektrik Lorenz Ag | Einrichtung zur schnellen rahmen- und phasensynchronisation |
JPH0828691B2 (ja) * | 1988-03-14 | 1996-03-21 | 富士通株式会社 | フレーム同期方式 |
US4835768A (en) * | 1988-04-14 | 1989-05-30 | Bell Communications Research, Inc. | High speed digital signal framer-demultiplexer |
-
1989
- 1989-08-01 JP JP1200603A patent/JP2531272B2/ja not_active Expired - Fee Related
- 1989-08-11 US US07/392,349 patent/US5014272A/en not_active Expired - Lifetime
- 1989-08-11 AU AU39528/89A patent/AU624407B2/en not_active Ceased
- 1989-08-11 CA CA000608173A patent/CA1318981C/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62220037A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 並列同期回路 |
JPS6360636A (ja) * | 1986-08-30 | 1988-03-16 | Fujitsu Ltd | 多重分離方式 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167552A (ja) * | 1991-12-18 | 1993-07-02 | Matsushita Electric Ind Co Ltd | 同期検出装置 |
US6331989B1 (en) | 1997-02-18 | 2001-12-18 | Nec Corporation | Multiplex transmission method and system |
US6477184B1 (en) | 1997-05-20 | 2002-11-05 | Nec Corporation | Time-division multiplexing transmission system |
Also Published As
Publication number | Publication date |
---|---|
AU3952889A (en) | 1990-02-15 |
JP2531272B2 (ja) | 1996-09-04 |
CA1318981C (en) | 1993-06-08 |
AU624407B2 (en) | 1992-06-11 |
US5014272A (en) | 1991-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02256336A (ja) | フレーム同期制御方式 | |
JP2732759B2 (ja) | フレーム同期制御方式 | |
US6760346B1 (en) | Packet switching network | |
US7408878B2 (en) | System packet interface | |
US5651033A (en) | Inter-system data communication channel comprised of parallel electrical conductors that simulates the performance of a bit serial optical communications link | |
EP2140589B1 (en) | Method of synchronising data | |
US4835768A (en) | High speed digital signal framer-demultiplexer | |
US5442636A (en) | Circuit and method for alignment of digital information packets | |
US6754174B1 (en) | Interface for communications among network elements | |
US6256320B1 (en) | Dual clocks for network device | |
US6882661B1 (en) | System for detection of asynchronous packet rates and maintenance of maximum theoretical packet rate | |
CA2297129C (en) | Method and apparatus for recovery of time skewed data on a parallel bus | |
US11474557B2 (en) | Multichip timing synchronization circuits and methods | |
US5946362A (en) | Apparatus for detecting clock failure for use in a synchronous transmission system | |
US6633573B1 (en) | Method and apparatus for generating massive interrupts in random access memory (RAM) | |
US6502197B1 (en) | Method and architecture for synchronizing a transport and path overhead generator and/or extractor to an path overhead transport and path processor | |
US6108352A (en) | Circuit and method for synchronizing outputs of two simultaneously transmitting devices in a multiplexed communication system | |
US6134247A (en) | Broadband line interface circuit | |
US6751232B1 (en) | Method and apparatus for communicating data between first and second pairs of transceivers communicating on a common communications link | |
US7408959B2 (en) | Method and apparatus for ensuring cell ordering in large capacity switching systems and for synchronizing the arrival time of cells to a switch fabric | |
US6785766B1 (en) | Method and apparatus for servicing massive interrupts in random access memory (RAM) | |
KR0126860B1 (ko) | 대용량 비동기 송수신기 정합(g-taxi) 수신 장치 | |
US7180935B2 (en) | System and method for compensating for delay time fluctuations | |
GB2167624A (en) | Subscriber line signalling device for use in a telecommunications system | |
SU1566358A2 (ru) | Устройство дл сопр жени ЭВМ с магнитофоном |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |