JPH02256268A - Cmos output buffer for semiconductor integrated circuit - Google Patents
Cmos output buffer for semiconductor integrated circuitInfo
- Publication number
- JPH02256268A JPH02256268A JP1077368A JP7736889A JPH02256268A JP H02256268 A JPH02256268 A JP H02256268A JP 1077368 A JP1077368 A JP 1077368A JP 7736889 A JP7736889 A JP 7736889A JP H02256268 A JPH02256268 A JP H02256268A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- diode
- mos transistor
- output terminal
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積装置用CMOS出力バッファに関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a CMOS output buffer for a semiconductor integrated device.
従来、この種の半導体集積装置用CMOS出力バッファ
は第4図に示すようにN型基板39上にP型拡散層29
,34,37. N型拡散層30,33.ゲート電極3
2゜36、入力端子31.出力端子35.電源端子38
をもっトランジスタ構造を有しており、この構造を回路
図に書き直すと第3図に示すように、PチャネルMOS
トランジスタ24.NチャネルMOSトランジスタ25
、ダイオード26.27.入力端子22.出力端子28
゜電源端子23からなる回路構成となる。第3図から明
らかなように、従来の半導体集積装置用CMOS出カバ
ツカバッファャネルMOSトランジスタ24のソースと
ドレインに並列に寄生ダイオード26が挿入されていた
。Conventionally, this type of CMOS output buffer for semiconductor integrated devices has a P-type diffusion layer 29 on an N-type substrate 39, as shown in FIG.
, 34, 37. N-type diffusion layers 30, 33. Gate electrode 3
2°36, input terminal 31. Output terminal 35. Power terminal 38
It has a transistor structure with
Transistor 24. N-channel MOS transistor 25
, diodes 26.27. Input terminal 22. Output terminal 28
゜The circuit configuration consists of a power supply terminal 23. As is clear from FIG. 3, a parasitic diode 26 is inserted in parallel to the source and drain of the conventional CMOS output buffer channel MOS transistor 24 for semiconductor integrated devices.
上述した従来の半導体集積装置用CMOS出力バッファ
では、PチャネルMOSトランジスタ24のソースとド
レインに寄生ダイオード26のカソードとアノードがそ
れぞれ接続されているため、電源断時、出力端子がダイ
オードを介して接地短絡された状態になるという欠点が
ある。In the conventional CMOS output buffer for semiconductor integrated devices described above, the cathode and anode of the parasitic diode 26 are connected to the source and drain of the P-channel MOS transistor 24, respectively, so when the power is cut off, the output terminal is grounded via the diode. It has the disadvantage of being short-circuited.
本発明の目的は前記課題を解決した半導体集積装置用C
MO3出力バッファを提供することにある。An object of the present invention is to provide a C for semiconductor integrated device which solves the above-mentioned problems.
The purpose is to provide an MO3 output buffer.
前記目的を達成するため、本発明に係る半専体集積装置
用CMO3出力バッファは半導体集積装置用cxos出
カバソファのPチャネルMOSトランジスタのドレイン
にダイオードのアノードを、またNチャネルMO8トラ
ンジスタのドレインにダイオードのカソードをそれぞれ
接続し、NチャネルMOSトランジスタのドレインに出
力端子を接続したものである6
〔実施例〕
次に本発明について図面を参照して説明する。In order to achieve the above object, the CMO3 output buffer for a semi-dedicated integrated device according to the present invention has a diode anode connected to the drain of a P-channel MOS transistor of a CXOS output buffer sofa for a semiconductor integrated device, and a diode connected to the drain of an N-channel MO8 transistor. The cathodes of the N-channel MOS transistors are connected to each other, and the output terminal is connected to the drain of an N-channel MOS transistor.6 [Embodiment] Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
第1図において、PチャネルMOSトランジスタ3のド
レインにダイオード5のアノードが接続されており、N
チャネルMOSトランジスタ6のドレインにダイオード
5のカソードが接続され、更に出力端子8とNチャネル
MOSトランジスタ6のドレインが接続されている。ま
た、1は入力端子、4.7はダイオードである。第1図
において、電源端子2が接地され出力端子8に正の電圧
が印加されても、ダイオード5によって出力端子8から
電源端子2へ電流は流れない。In FIG. 1, the anode of a diode 5 is connected to the drain of a P-channel MOS transistor 3, and the
The drain of the channel MOS transistor 6 is connected to the cathode of the diode 5, and the output terminal 8 is further connected to the drain of the N-channel MOS transistor 6. Further, 1 is an input terminal, and 4.7 is a diode. In FIG. 1, even if the power supply terminal 2 is grounded and a positive voltage is applied to the output terminal 8, no current flows from the output terminal 8 to the power supply terminal 2 due to the diode 5.
第2図は第1図の回路をトランジスタ構造として示す断
面図である。第2図において、N型拡散層18及びP型
拡散層17がダイオードのカソードとアノードを形成し
、PチャネルMO5トランジスタ3のドレインであるP
型拡散M14がP型拡散層17に接続され、Nチャネル
MOSトランジスタ6のトレインであるN型拡散層11
がN型拡散層18及び出力端子21に接続されている。FIG. 2 is a sectional view showing the circuit of FIG. 1 as a transistor structure. In FIG. 2, the N-type diffusion layer 18 and the P-type diffusion layer 17 form the cathode and anode of the diode, and the drain of the P-channel MO5 transistor 3 is
Type diffusion M14 is connected to P type diffusion layer 17, and N type diffusion layer 11 which is a train of N channel MOS transistor 6
is connected to the N-type diffusion layer 18 and the output terminal 21.
9はN型拡散層、10゜15はゲート電極、12.16
はP型拡散層、13はN型基板、19は入力端子、20
は電源端子である。9 is an N-type diffusion layer, 10°15 is a gate electrode, 12.16
is a P-type diffusion layer, 13 is an N-type substrate, 19 is an input terminal, 20
is the power terminal.
以上説明したように本発明はPチャネルMO5トランジ
スタのドレインにダイオードのアノードを、またNチャ
ネルMO5)−ランジスタのドレインにダイオードのカ
ソードを接続し、NチャネルMOSトランジスタのドレ
インに出力端子を接続することにより、電源端子が接地
短絡した場合に、出力端子から電源端子へ電流が流れる
のを阻止できる効果がある。As explained above, the present invention connects the anode of the diode to the drain of the P-channel MO5 transistor, the cathode of the diode to the drain of the N-channel MO5 transistor, and connects the output terminal to the drain of the N-channel MOS transistor. This has the effect of preventing current from flowing from the output terminal to the power supply terminal when the power supply terminal is short-circuited to ground.
第1図は本発明に係る一実施例を示す回路図、第2図は
第1図の回路をトランジスタ構造として示す断面図、第
3図は従来例を示す回路図、第4図は第3図の回路をト
ランジスタ構造として示す断面図である。
1.19,22.31・・・入力端子 2.20,23
,38・・・電源端子3.24・・・PチャネルMOS
トランジスタ4.5,7,26.27・・・ダイオード
6.25・・・NチャネルMOSトランジスタ8.21
,28.35・・・出力端子
9、H,18,3(1,33・・・N型拡散層10.1
5,32.36・・・ゲート電極12.14,16,1
7,29,34.37・・・P型拡散層1.3,39・
・・N型基板FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a sectional view showing the circuit of FIG. 1 as a transistor structure, FIG. 3 is a circuit diagram showing a conventional example, and FIG. FIG. 2 is a cross-sectional view showing the circuit shown in the figure as a transistor structure. 1.19, 22.31... Input terminal 2.20, 23
, 38...Power supply terminal 3.24...P channel MOS
Transistor 4.5, 7, 26.27...Diode 6.25...N channel MOS transistor 8.21
,28.35...Output terminal 9, H,18,3(1,33...N type diffusion layer 10.1
5, 32.36... Gate electrode 12.14, 16, 1
7,29,34.37...P type diffusion layer 1.3,39.
・N type board
Claims (1)
ネルMOSトランジスタのドレインにダイオードのアノ
ードを、またNチャネルMOSトランジスタのドレイン
にダイオードのカソードをそれぞれ接続し、Nチャネル
MOSトランジスタのドレインに出力端子を接続したこ
とを特徴とする半導体集積装置用CMOS出力バッファ
。(1) Connect the anode of a diode to the drain of the P-channel MOS transistor of the CMOS output buffer for semiconductor integrated devices, connect the cathode of the diode to the drain of the N-channel MOS transistor, and connect the output terminal to the drain of the N-channel MOS transistor. A CMOS output buffer for a semiconductor integrated device, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1077368A JPH02256268A (en) | 1989-03-29 | 1989-03-29 | Cmos output buffer for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1077368A JPH02256268A (en) | 1989-03-29 | 1989-03-29 | Cmos output buffer for semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02256268A true JPH02256268A (en) | 1990-10-17 |
Family
ID=13631959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1077368A Pending JPH02256268A (en) | 1989-03-29 | 1989-03-29 | Cmos output buffer for semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02256268A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105986A (en) * | 1977-02-26 | 1978-09-14 | Handotai Kenkyu Shinkokai | Semiconductor memory |
JPS55132065A (en) * | 1979-04-02 | 1980-10-14 | Sharp Corp | Cmos circuit |
JPS5763861A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Semiconductor device |
-
1989
- 1989-03-29 JP JP1077368A patent/JPH02256268A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105986A (en) * | 1977-02-26 | 1978-09-14 | Handotai Kenkyu Shinkokai | Semiconductor memory |
JPS55132065A (en) * | 1979-04-02 | 1980-10-14 | Sharp Corp | Cmos circuit |
JPS5763861A (en) * | 1980-10-06 | 1982-04-17 | Nec Corp | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2633746B2 (en) | Semiconductor device | |
JPH05335500A (en) | Cmos output circuit | |
JPH0369183B2 (en) | ||
JPH04273716A (en) | Analog switch | |
JPH02256268A (en) | Cmos output buffer for semiconductor integrated circuit | |
JPH09199607A (en) | Cmos semiconductor device | |
JP2001086641A (en) | Input protecting circuit and semiconductor integrated circuit | |
JPS58197870A (en) | Semiconductor device | |
JP2659214B2 (en) | Master slice type semiconductor integrated circuit | |
JPH07130869A (en) | Semiconductor integrated circuit device | |
JP2555046Y2 (en) | Output buffer circuit | |
JP2659215B2 (en) | Master slice type semiconductor integrated circuit | |
JPH0786525A (en) | C-mos output circuit and semiconductor integrated circuit employing the same | |
JP2584500B2 (en) | BI-CMOS semiconductor device | |
JPH03149873A (en) | Semiconductor integrated circuit device | |
JP3106593B2 (en) | Differential amplifier circuit | |
JPH02116157A (en) | Semiconductor integrated circuit device | |
JP2778062B2 (en) | Buffer circuit | |
JPH043974A (en) | Semiconductor integrated circuit | |
JPH0817933A (en) | Diode circuit | |
JP2979716B2 (en) | CMOS integrated circuit | |
JP2821294B2 (en) | Latch-up prevention circuit | |
JPS62285463A (en) | Complementary mos integrated circuit device | |
KR100244287B1 (en) | Cmosfet | |
JPS60137452U (en) | Complementary MOS integrated circuit |