JPH02251772A - クロック信号のデューティー変動検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック信号のデユーティ−（ＤｔＪＴＹ）比
の検出方式に関し、特にクロック信号のＤＵＴＹ変動の
検出方式に関する。

〔従来の技術〕

従来、クロック信号のＤＵＴＹの変動が所定の規格内に
納まっているかどうかを判定する際には、シンクロスコ
ープを用いてクロック信号の波形を目視で観測し、この
観測によって、　ＤＵＴＹの変動を判定している。

〔発明が解決しようとする課題〕

上述したようにクロック信号のＤＵＴＹ変動をシンクロ
スコープで観測する場合、観測者による判断のばらつき
、観測値の誤差が発生するばかしでなぐその都度シンク
ロスコープを用いなければならず測定効率が悪いという
問題点がある。

本発明の目的は、シンクロスコープを用いる必要がなく
、従りて観測値の誤差等が発生することのない検出方式
を提供することにある。

〔課題を解決するための手段〕

本発明によれば、立上りエツジと立下シエッジとを有す
るクロック信号のデユーティ−変動を前記立下りエツジ
が前記立上りエツジを基準とした第１の時間と第２の時
間とで規定された第１の時間幅内にあるかどうかで判定
検出する際に用いられ、前記立上シエッジを検出して、
前記第１の時間幅と予め定められた第２の時間幅とを有
する第１の検出パルスを出力する第１のクロック検出手
段と、前記立下シエッジを検出して、前記第２の時間幅
を有する第２の検出パルスを出力する第２のクロック検
出手段と、前記第２の検出・母ルスを前記第１の時間遅
延させて、遅延検出パルスを出力する遅延手段と、前記
遅延検出パルスの位置と前記第２の検出・ぐルスの位置
とを比較して前記デューティー変動を判定検出する比較
手段とを有することを特徴とするクロック信号のデユー
ティ−変動検出方式が得られる。

〔実施例〕

以下本発明について実施例によって説明する。

まず第１図を参照して２本発明に用いられるＤＵＴＹ変
動検出回路はクロック信号が入力される入力端子５及び
判定信号が出力される出力端子６を備えている。入力端
子５はクロック立上シ検出器１及びクロック立下力検出
器２に接続され、クロック立上）検出器１は後述する所
定の遅延量を有する遅延器３に接続されている。この遅
延器３及びクロック立下）検出器では比較器４に接続さ
れ。

比較器４は出力端子に接続されている。

入力端子５には、第２図に示すように予め定められた同
期（Ｔ）のクロック信号（クロックパルス）が与えられ
る。このクロック／’Ｐルスの立下シエッジは、立上シ
エッジを基準にした場合、立上りエツジから時間Ｔｌか
ら時間Ｔ２の範囲にあることが必要である。つまシ、立
上りエツジを基準とした際、立下シエッジが時間ＴＩか
ら時間Ｔ２の範囲にあるようにＤＵＴＹ変動が規定され
る。

ここで、第３図も参照して、入力端子５には第３図（、
）に示す周期Ｔのクロックパルスが入力される。クロッ
ク信号の立上シェッジはクロック立上シ検出器１で検出
され、クロック立上シ検出器１は第１のノ母ルス幅を有
する第１の検出パルスを出力する。第１のノｅルス幅は
第３図（ｂ）に示すように７２　　　Ｔｔ＋ｔのＡ？ル
ス幅を有している。つｌ。

クロック立上り検出器１は立上りエツジを検出してｌＴ
２　　Ｔｔ＋ｔ（７）パルス幅を有する第１の検出パル
スを生成出力する。一方、クロック信号の立下りエツジ
はクロック立下シ検出器２で検出され。

クロック立下り検出器２は第２の・母ルス幅を有する第
２の検出パルスを出力する。この第２のパルス幅は第３
図（ｃ）に示すようにｔのパルス幅を有している。つま
り、クロック立上シ検出器２は立下シエッジを検出して
、ｔの・ぐルス幅を有する第２の検出パルスを生成出力
する。

第１の検出パルスは遅延器３に与えられ、ここで時間Ｔ
！だけ遅延されて、第３図（ｄ）に示す遅延検出パルス
として出力される。これら遅延検出パルス及び第２の検
出パルスは比較器４に入力される。比較器４は遅延検出
・ぐルスがハイレベルの時。

つまり遅延検出パルスが存在する時、第２の検出ノセル
スがハイレベル（つまり第２の検出パルスが存在）であ
れば、　ＤＵＴＹ変動は規格内にちると判定する。一方
、遅延検出ノ？ルスと第２の検出ノクルスずれると、　
ＤＵＴＹ変動は規格外であると判定する。

そして、比較器４は判定信号を出力する。

〔発明の効果〕

以上説明したように本発明ではＤＵＴＹ変動が規格内で
あるか否かの判定を自動的に行っているから。

人為的な観測の誤差及び判断のばらつきをなくすことが
できさらに測定の効率を上げることができるとい□う効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図はＤＵＴＹ変動の規格を説明するための波形図。 第３図は第１図各部の波形を示す図である。 １・・・クロック立上り検出器、２・・・クロック立下
り検出器。 ３・・・遅延器。 ４・・・比較器 ５・・・入力端 子、　６−・・出力端子。 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. １、立上りエッジと立下りエッジとを有するクロック信
   号のデューティー変動を前記立下りエッジが前記立上り
   エッジを基準とした第１の時間と第２の時間とで規定さ
   れた第１の時間幅内にあるかどうかで判定検出する際に
   用いられ、前記立上りエッジを検出して、前記第１の時
   間幅と予め定められた第２の時間幅とを有する第１の検
   出パルスを出力する第１のクロック検出手段と、前記立
   下りエッジを検出して、前記第２の時間幅を有する第２
   の検出パルスを出力する第２のクロック検出手段と、前
   記第２の検出パルスを前記第１の時間遅延させて、遅延
   検出パルスを出力する遅延手段と、前記遅延検出パルス
   の位置と前記第２の検出パルスの位置とを比較して前記
   デューティ変動を判定検出する比較手段とを有すること
   を特徴とするクロック信号のデューティー変動検出方式
   。