JPH02251179A - Epitaxial wafer - Google Patents
Epitaxial waferInfo
- Publication number
- JPH02251179A JPH02251179A JP1072181A JP7218189A JPH02251179A JP H02251179 A JPH02251179 A JP H02251179A JP 1072181 A JP1072181 A JP 1072181A JP 7218189 A JP7218189 A JP 7218189A JP H02251179 A JPH02251179 A JP H02251179A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- type
- type gaas
- layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 40
- 230000007423 decrease Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009103 reabsorption Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
Abstract
Description
本発明はＧａＡＱＡｓを用いた高出力赤外発光ダイオー
ドの製造に適したエピタキシャルウェハーに関するもの
である。The present invention relates to an epitaxial wafer suitable for manufacturing high-power infrared light emitting diodes using GaAQAs.
赤外発光ダイオード用のエピタキシャルウェハーとして
、通常、第１図に示す構造を持った、ＳｌドープＧａＡ
ｓエピタキシャルウェハーが使用されている。この構造
のエピタキシャルウェハーは、Ｓｉが、Ｇ ａ Ａ ｓ
中において両性不純物として働くのを利用し、１回の液
層成長によりｐ−ｎ接合が形成されている。すなわち、
Ｓｉのドープ量、あるいは、液層成長時の冷却速度によ
って決まる、ｐ−ｎ反転温度より高温で成長された層は
ｎ型層になり、ｐ−ｎ反転温度より低温で成長された層
は、ｎ型層になる。
この構造のエピタキシャルウェハは、１回の成長により
、ｎ型層およびｎ型層が形成されるため、ｐ−’ｎ接合
部の結晶性が良好になり、また成長用融液が１種類しか
必要としないため、製造コスＩ・が低いという利点を有
している。しかしその反面、光の取り出し面として通常
用いられる、ｐ型層表面、および、その近傍の８１不純
物濃度が非常ここ大きいため、そこでの光吸収が大きく
なり、発光出力が低下するという欠点を有している。
そこで、上記構造の欠点を補うため、第２図に示す構造
のエピタキシャルウェハーが開発されてイル（特開昭５
９−１２１８３０号公ｗＬ）。すなわち、この構造のエ
ピタキシャルウェハーは、第１図のｐ型Ｇ ａ Ａ ｓ
層上に、Ｇａ、Ａｓより禁制帯幅の広い「ＧａＡ誌Ａ
ｓ ＮＪを形成したものである。
この構造のエピタキシャルウェハーを使用して製作され
たＬＥＤは、第１図に示す構造のものに比較すると、発
光出力を高くできるが、ｎ型ＧａＡｓエピタキシャル層
での光の吸収が多く、発光出力の改善が要求されている
。
第２図に示す構造のエピタキシャルウェハーの発光原理
は、主として、ｐ型Ｇａ Ａ Ｓエピタキシャル層で発
光させ、ここから出た光を、ｐ型層ａＡ朶Ａｓエピタキ
シャル層に透過させて外部に放射させるものである。こ
のため、この構造のエピタキシャルウェハーは、発光層
である「ｐ型’ＣａＡｓエピタキシャル層」の厚さを１
０〜５０ ／Ｊの範囲に調整している。従来の発光原理
では、ｎ型ＧａＡｓエピタキシャル層は、光の発光層で
あり、また、発光した光を吸収する層でもあるが、薄す
ぎると、光の吸収は少なくなるが、発光出力か著しく低
下するとされていた。As epitaxial wafers for infrared light emitting diodes, Sl-doped GaA is usually used as an epitaxial wafer for infrared light emitting diodes.
s epitaxial wafer is used. In the epitaxial wafer with this structure, Si is Ga As
A pn junction is formed by a single liquid layer growth using the amphoteric impurity acting as an amphoteric impurity. That is,
A layer grown at a temperature higher than the p-n inversion temperature, which is determined by the Si doping amount or the cooling rate during liquid layer growth, becomes an n-type layer, and a layer grown at a temperature lower than the p-n inversion temperature is determined by the following: It becomes an n-type layer. In epitaxial wafers with this structure, an n-type layer and an n-type layer are formed in one growth process, so the crystallinity of the p-'n junction is good, and only one type of growth melt is required. Therefore, it has the advantage of low manufacturing cost I. However, on the other hand, the concentration of 81 impurities on the surface of the p-type layer, which is usually used as a light extraction surface, and in the vicinity thereof is very high, which increases light absorption there and reduces light emission output. ing. Therefore, in order to compensate for the drawbacks of the above structure, an epitaxial wafer with the structure shown in Fig. 2 was developed.
No. 9-121830 wL). That is, the epitaxial wafer with this structure has p-type GaAs shown in FIG.
On the layer, GaA magazine A, which has a wider forbidden band width than Ga and As, is added.
s NJ was formed. LEDs manufactured using epitaxial wafers with this structure can have higher light output than those with the structure shown in Figure 1, but the n-type GaAs epitaxial layer absorbs a lot of light, resulting in a lower light output. Improvement is required. The light emitting principle of the epitaxial wafer with the structure shown in Figure 2 is that the p-type GaAs epitaxial layer emits light, and the light emitted from this is transmitted through the p-type GaAs epitaxial layer and radiated to the outside. It is something. Therefore, in an epitaxial wafer with this structure, the thickness of the "p-type 'CaAs epitaxial layer" which is the light emitting layer is reduced to 1
It is adjusted to a range of 0 to 50/J. According to the conventional light-emitting principle, the n-type GaAs epitaxial layer is both a light-emitting layer and a layer that absorbs the emitted light, but if it is too thin, the light absorption decreases, but the light emission output decreases significantly. It was said that then.
本発明者は、実際に、第２図に示す構造のエピタキシャ
ルウェハーを試作し、膨大な実験と試行錯誤とを繰り返
した結果、この構造に独得の極めて特異な特性を究明し
た。すなわち、第２図に示す構造のエピタキシャルウェ
ハーは、第１図ここ示す構造のエピタキシャルウェハー
で考えられないような形状で、優れた発光出力とするこ
とに成功した。
従って、この発明の重要な目的は、発光出力を向上させ
、さらに高出力な赤外発光ダイオード用エピタキシャル
ウェハーを提供することにある。The present inventor actually produced a prototype epitaxial wafer with the structure shown in FIG. 2, and as a result of extensive experiments and repeated trial and error, discovered extremely unique characteristics unique to this structure. That is, the epitaxial wafer having the structure shown in FIG. 2 has a shape that is unimaginable for the epitaxial wafer having the structure shown in FIG. 1, and has succeeded in providing excellent light emitting output. Therefore, an important object of the present invention is to provide an epitaxial wafer for an infrared light emitting diode that improves the light emission output and has even higher output.
本発明に係るエピタキシャルウェハーは、第２図に示す
構造のものを、極めて簡単な構成で改良したものである
。この発明のエピタキシャルウェハーは、第２図に示す
従来のものに比較すると、構造上の相違は極めて少ない
。しかしながら、著しく特異な発光原理に基づいて改良
されたものである。
この発明のエピタキシャルウェハーは、基板として（に
ａ Ａ ｓ単結晶ウェハーを用いている。基板上に、
Ｓｌをドープしたｎ型ＧａＡｓエピタキシャル層が設け
られている。この層の上に、極めて薄膜のｎ型ＧａＡｓ
エピタキシャル層が設けられている。さらに、この層の
上に、ｐ型ＧａＡＡＡＳエピタキシャル層が設けられて
いる。
薄膜のｎ型ＧａＡｓエピタキシャル層の厚さは、１．０
μ以上で１０μ未満と極めて薄く調整されている。
ｐ型Ｇ ａ、 ｋＱ Ａ ｓエピタキシャル層は、Ｇ
ａ （１ｘ＋Ａ、１ｘＡｓの組成式で示され、Ｘの範囲
が、０〈Ｘ〈０゜４に調整されている。The epitaxial wafer according to the present invention is an improved version of the structure shown in FIG. 2 with an extremely simple structure. The epitaxial wafer of this invention has very few structural differences compared to the conventional epitaxial wafer shown in FIG. However, it has been improved based on a very unique light emission principle. The epitaxial wafer of this invention uses an aAs single crystal wafer as a substrate.On the substrate,
An n-type GaAs epitaxial layer doped with Sl is provided. On top of this layer is an extremely thin film of n-type GaAs.
An epitaxial layer is provided. Furthermore, a p-type GaAAAS epitaxial layer is provided on this layer. The thickness of the thin n-type GaAs epitaxial layer is 1.0
It is adjusted to be extremely thin, with a thickness of μ or more and less than 10 μ. The p-type Ga, kQ A s epitaxial layer is G
a (It is shown by the composition formula of 1x+A, 1xAs, and the range of X is adjusted to 0〈X〈0゜4.
【作用効果］
この発明のエピタキシャルウェハーは、第２図に示す構
造を有する。この構造のエピタキシャルウェハーは、発
光ダイオードに使用される。この構造の発光ダイオード
に順方向に電圧が印加されると、ｎ型ＧａＡｓエピタキ
シャル層の電子はｎ型ＧａＡｓエピタキシャル層に注入
される。ここに注入された電子は、ポテンシャル障壁に
さえぎられてｐ型ＧａＡｌＡｓエピタキシャル層には到
達しない。即ち、この構造のエピタキシャルウェハーも
、ｐ型ＣａＡｓエピタキシャル層が発光層となる。
発光層であるｎ型ＧａＡｓエピタキシャル層は、厚さが
１〜１０μと極めて薄く調整されている。
薄膜のｐ型Ｇ ａ Ａ、 ｓエピタキシャル層は、従来
の発光原理からずれは、光の再吸収は低下するが、総発
光量が低下するので、発光ダイオードとすれは発光出力
が低下するとされていた。ところが、極めて特異なこと
に、ｐ型Ｇ ａ Ａ、 ｓエピタキシャル層の上にｐ型
Ｃａ Ａ Ｑ Ａ ｓエピタキシャル層を設けたこの発
明のエピタキシャルウェハーは、ｐ型Ｇ ａ Ａ、 ｓ
エピタキシャル層を数μと極めて薄くするにもかかわら
ず、発光ダイオードとした状態で発光出力を高くするこ
とに成功した。
第３図に、ｐ型Ｇ ａ Ａ ｓエピタキシャル層の厚さ
に刻する、発光ダイオードの発光出力を示している。こ
の図に示されるように、この発明のエピタキシャルウェ
ハーは、ｐ型ＧａＡｓエピタキシャル層の厚さを１〜１
０ Ｉｔとして、発光出力を５％以上も改善している。
ｐ型Ｇ ａ Ａ ｓエピタキシャル層の厚さを１〜６μ
として、約１０％も改善している。
さらに、この発明のエピタキシャルウェハーは、一定の
電流を流す状態で、１１ｍ方向電圧を低くてきる特長も
ある。■）型ＧａＡｓエピタキシャル層が薄いので、こ
の層の抵抗か低くなることか理由である。順方向電圧の
低下は、低電圧の電池駆動に多用される発光ダイオード
ζことって極めて大切な特性である。
【好ましい実施例】
第２図に示すこの発明のエピタキシャルウェハーは、液
相エピタキシャル法（徐冷法）により形成できる。Ｓｉ
ドープｎ型ＧａＡｓエピタキシャル層と、Ｓ１ド一プｐ
型ＧａＡＳエピタキシヤル層とは、第１図に示す、通常
の５ＩＦ−ブＧａＡＳエピタキシャルウェハーの場合と
同様に、同一の融液により連続に成長を行ってｎ型Ｃａ
Ａｓ単結晶基板の上に作られる。
ただし、第１図に示すエピタキシャルウェハーの製造工
程においては、■）−ｎ反転後、ｐ型ＧａＡｓエピタキ
シャル層５０〜Ｉ ００ ／ｌと厚く成長させるが、こ
の発明のエピタキシャルウェハーは、ｐ−ｎ反転後、ｐ
型Ｇ ａ Ａ ｓエピタキシャル層を、１．０μ〜ＩＯ
μ未満と極めて薄い膜として成長させる。Ｓ１ドーピン
グ量は、要求される発光波長によって決定される。
５ｉＦ−プル型Ｇａ（１−ｘ＋Ａ、ＱｘＡｓＮのキャリ
ア濃度は、高い程伝導率が上がり、また、オーミック接
触も良くなるため、順方向電圧が低くなる。
しかしながら、Ｓｉのドーピング量が多すぎると、結晶
性か低下し、発光出力か低下する。この層の成長温度は
ｐ−ｎ反転温度以下で行われる。ｐ −ｎ反転温度に近
い温度で成長を行った場合、逆導伝層および低キヤリア
濃度層を生じ、発光ダイオードの電流−電圧特性に異當
をきたすことがある。
そのため、ｐ−ｎ反転温度より充分に低い温度で成長す
るのが望ましい。
また、ｐ型Ｇ ａ ＋ｔ−ｘ＋Ａｊｌ ｘ Ａ、 ｓエ
ピタキシャル層の１１混晶比Ｘが大きい程、ＧａＡｓに
比べ禁制帯幅が大きくなり、ｎ型Ｇ ａ Ａ、 ｓ Ｎ
で得られた赤外光を効率よく外部へ放出できる。ところ
が、Ｘが大きくになる程、キャリア移動度が低下し、ま
た電極付けを行った時のオーミック接触が悪くなるため
、発光ダイオードとして刊んた時の順方向電圧が高くな
る。以上のことを考慮して、混晶比Ｘは、０＜ｘ＜０．
４の範囲で選択するのが良次に、本発明の実施例のエピ
タキシャルウェハーの製造工程を説明する。
■ Ｇａ融液槽を２つ持つ液相エピタキシャル成長用カ
ーボンボートを用意する。カーホンボートの第１の槽に
、第り融液として、Ｃａ Ａ ｓ多結晶と、Ｓｉとを仕
込む。仕込量は、Ｇａ１ｇ当りに、ＧａＡｓ多結晶１６
０ｍｇ、 Ｓ ｉ ２． ５ｍｇ相当分とする。
カーボンボートの第２の槽に、第２融液として、ＧａＡ
ｓ多結晶と、Ａαと、Ｓｉとを仕込む。仕込量は、Ｇａ
１ｇ当り、Ｇ ａ Ａ ｓ多結晶を４０ｍｇ、ＡＭを０
．４２ｍｇ、Ｓｉを４．０ｍｇとする。
■ さらに、基板として、ｎ型ＣａＡｓ基板を仕込んた
後、カーボンボートを水素気流中で９１０℃まで加熱す
る。各融液が充分に解けた後、基板と第１融液な接触さ
せる。その後、降温レート０．５℃／分として、８８０
℃まで温度を下げて成長させて、基板と第１融漬とを分
離する。
■ 次乙こ温度を８００℃まで降下させ、基板と第２融
液を接触させる。その後、降温レート０゜５℃／分で７
５０°Ｃまで温度を下げた後、基板と第２融液を分離し
、室温まで冷却する。
以上の工程により第２図に示すエピタキシャルウェハー
が得られた。得られたエピタキシャルウェハーのｐ型Ｃ
ａＡｓエピタキシャル層の厚みは約５μであった。
比較のため、上記工程中、基板と第り融液を分離する温
度を８６０℃に変更し、他は上記の実施例と同様な工程
を行い、ｐ型Ｇ ａ Ａ ｓエピタキシャル層が約３０
μであるエピタキシャルウェハーも作製した。
次に得られた２種類のエピタキシャルウェハーを使用し
て発光ダイオードを試作した。発光ダイオードは、得ら
れたエピタキシャルウェハーに、ｐ型層ａＡαＡ ｓ
Ｆ！裏表面基板側表面にオーミック電極を作成し、５０
０μ×５００μのペレットとして、ｐサイドアップとし
た。
発光ダイオードの発光出力を積分球を用いて測定した結
果、上記の工程で得られたエピタキシャルウェハーは、
ｐ型ＣａＡｓエピタキシャル層が約３０μである従来の
エピタキシャルウェハーを使用した発光ダイオードに対
し、約１０％も発光出力が高くなった。[Operations and Effects] The epitaxial wafer of the present invention has a structure shown in FIG. 2. Epitaxial wafers with this structure are used for light emitting diodes. When a forward voltage is applied to the light emitting diode having this structure, electrons in the n-type GaAs epitaxial layer are injected into the n-type GaAs epitaxial layer. The electrons injected here are blocked by the potential barrier and do not reach the p-type GaAlAs epitaxial layer. That is, in the epitaxial wafer having this structure, the p-type CaAs epitaxial layer also serves as the light emitting layer. The n-type GaAs epitaxial layer, which is the light emitting layer, is adjusted to have a very thin thickness of 1 to 10 μm. When a thin p-type GaA,S epitaxial layer deviates from the conventional light emission principle, the reabsorption of light decreases, but the total amount of light emission decreases, so it is said that the light output of light emitting diodes and other devices decreases. Ta. However, very uniquely, the epitaxial wafer of the present invention in which a p-type Ca Q A s epitaxial layer is provided on a p-type Ga A, s epitaxial layer has a p-type Ga A, s epitaxial layer.
Despite making the epitaxial layer extremely thin, only a few microns, they succeeded in increasing the light emitting output when used as a light emitting diode. FIG. 3 shows the light emitting output of a light emitting diode across the thickness of a p-type GaAs epitaxial layer. As shown in this figure, the epitaxial wafer of the present invention has a p-type GaAs epitaxial layer with a thickness of 1 to 1
0 It, the light emission output is improved by more than 5%. The thickness of the p-type GaAs epitaxial layer is 1 to 6μ.
This is an improvement of about 10%. Furthermore, the epitaxial wafer of the present invention has the feature that the voltage in the 11 m direction can be lowered while a constant current is flowing. This is because the type (2) type GaAs epitaxial layer is thin, so the resistance of this layer is low. A reduction in forward voltage is an extremely important characteristic of light-emitting diodes, which are often used for low-voltage battery drive. Preferred Embodiment The epitaxial wafer of the present invention shown in FIG. 2 can be formed by a liquid phase epitaxial method (slow cooling method). Si
Doped n-type GaAs epitaxial layer and S1 doped p
The type GaAS epitaxial layer is an n-type Ca epitaxial layer that is grown continuously using the same melt as in the case of a normal 5IF-type GaAS epitaxial wafer, as shown in FIG.
Manufactured on an As single crystal substrate. However, in the manufacturing process of the epitaxial wafer shown in FIG. After, p
Type G a As epitaxial layer, 1.0 μ~IO
It is grown as an extremely thin film, less than μ. The amount of S1 doping is determined by the required emission wavelength. The higher the carrier concentration of 5iF-pull type Ga (1-x+A, QxAsN, the higher the conductivity and the better the ohmic contact, which lowers the forward voltage. However, if the amount of Si doping is too large, The crystallinity decreases and the light emitting output decreases.The growth temperature of this layer is below the p-n inversion temperature.When grown at a temperature close to the p-n inversion temperature, a reverse conduction layer and a low carrier This may cause a concentration layer and cause abnormalities in the current-voltage characteristics of the light emitting diode. Therefore, it is desirable to grow at a temperature sufficiently lower than the p-n inversion temperature. The larger the 11 mixed crystal ratio
The infrared light obtained can be efficiently emitted to the outside. However, as X becomes larger, the carrier mobility decreases and the ohmic contact when electrodes are attached becomes worse, resulting in a higher forward voltage when used as a light emitting diode. Considering the above, the mixed crystal ratio X is set to 0<x<0.
Since it is preferable to select within the range of 4, the manufacturing process of an epitaxial wafer according to an embodiment of the present invention will be explained. ■ Prepare a carbon boat for liquid phase epitaxial growth that has two Ga melt tanks. Ca As polycrystal and Si are charged as a first melt into the first tank of a car phone boat. The charging amount is 16 GaAs polycrystals per 1 g of Ga.
0mg, S i 2. The amount is equivalent to 5 mg. GaA is added as a second melt to the second tank of the carbon boat.
Charge the s-polycrystal, Aα, and Si. The amount of preparation is Ga
Per 1g, 40mg of Ga As polycrystal, 0 of AM
．． 42 mg, and Si is 4.0 mg. (2) Furthermore, after preparing an n-type CaAs substrate as a substrate, the carbon boat is heated to 910° C. in a hydrogen stream. After each melt is sufficiently melted, the first melt is brought into contact with the substrate. After that, the temperature decrease rate was set to 0.5℃/min, and the temperature was increased to 880℃.
The temperature is lowered to 0.degree. C. for growth, and the substrate and the first melt are separated. ■ Next, lower the temperature to 800°C and bring the substrate into contact with the second melt. After that, the temperature decrease rate is 0°5°C/min.
After lowering the temperature to 50°C, the substrate and the second melt are separated and cooled to room temperature. Through the above steps, an epitaxial wafer shown in FIG. 2 was obtained. The p-type C of the obtained epitaxial wafer
The thickness of the aAs epitaxial layer was approximately 5μ. For comparison, the temperature at which the substrate and the first melt are separated during the above process was changed to 860°C, and the other steps were the same as those in the above example, and the p-type GaAs epitaxial layer was approximately 30°C.
Epitaxial wafers of μ were also fabricated. Next, light emitting diodes were prototyped using the two types of epitaxial wafers obtained. The light emitting diode is formed by adding a p-type layer aAαA s to the obtained epitaxial wafer.
F! An ohmic electrode was created on the back surface of the substrate, and 50
P-side up was prepared as a 0μ×500μ pellet. As a result of measuring the light emitting output of the light emitting diode using an integrating sphere, the epitaxial wafer obtained in the above process was
Compared to a light emitting diode using a conventional epitaxial wafer with a p-type CaAs epitaxial layer of about 30 μm, the light emitting output was increased by about 10%.
第１図は従来のエピタキシャルウェハーを示す断面図、
第２図は従来の改良されたエピタキシャルウェハーとこ
の発明のエピタキシャルウェハーとの構造を示す断面図
、第３図はｐ型Ｇａ、 Ａ ｓエピタキシャル層の厚さ
ここ対する相対発光出方を示すグラフである。Figure 1 is a cross-sectional view of a conventional epitaxial wafer.
FIG. 2 is a cross-sectional view showing the structure of a conventional improved epitaxial wafer and an epitaxial wafer of the present invention, and FIG. 3 is a graph showing the relative light emission with respect to the thickness of the p-type Ga, As epitaxial layer. be.
Claims (1)
ＧａＡｓエピタキシャル層と、ｐ型ＧａＡｓエピタキシ
ャル層と、ｐ型ＧａＡｌＡｓエピタキシャル層とが設け
られている。 （ｂ）ｎ型ＧａＡｓエピタキシャル層は、ｎ型ＧａＡｓ
単結晶基板にＳｉをドープして設けられている。 （ｃ）ｐ型ＧａＡｓエピタキシャル層は、厚さが１．０
μ以上１０μ未満である。 （ｄ）ｐ型ＧａＡｓエピタキシャル層は、Ｓｉがドープ
されている。 （ｅ）ｐ型ＧａＡｌＡｓエピタキシャル層は、Ｓｉがド
ープされており、組成式が、 Ｇａ＿（＿１＿−＿ｘ＿）Ａｌ＿ｘＡｓで表される。 但し、ｘは、０＜ｘ＜０．４の範囲にある。[Claims] The epitaxial wafer includes the following layers. (a) An n-type GaAs epitaxial layer, a p-type GaAs epitaxial layer, and a p-type GaAlAs epitaxial layer are provided in this order on the surface of an n-type GaAs single crystal substrate. (b) The n-type GaAs epitaxial layer is made of n-type GaAs.
It is provided by doping a single crystal substrate with Si. (c) The p-type GaAs epitaxial layer has a thickness of 1.0
μ or more and less than 10 μ. (d) The p-type GaAs epitaxial layer is doped with Si. (e) The p-type GaAlAs epitaxial layer is doped with Si and has a compositional formula of Ga_(_1_-_x_)Al_xAs. However, x is in the range of 0<x<0.4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218189A JPH0712095B2 (en) | 1989-03-24 | 1989-03-24 | Epitaxial wafer for infrared light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218189A JPH0712095B2 (en) | 1989-03-24 | 1989-03-24 | Epitaxial wafer for infrared light emitting diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02251179A true JPH02251179A (en) | 1990-10-08 |
| JPH0712095B2 JPH0712095B2 (en) | 1995-02-08 |
Family
ID=13481796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7218189A Expired - Fee Related JPH0712095B2 (en) | 1989-03-24 | 1989-03-24 | Epitaxial wafer for infrared light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712095B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359395A (en) * | 2001-05-31 | 2002-12-13 | Showa Denko Kk | Light emitting diode epitaxial wafer therefor light emitting diode, and method of manufacturing the wafer |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4876482A (en) * | 1972-01-14 | 1973-10-15 | ||
| JPS55162223A (en) * | 1979-06-04 | 1980-12-17 | Mitsubishi Electric Corp | Semiconductor device and its preparation |
| JPS5624987A (en) * | 1979-08-08 | 1981-03-10 | Mitsubishi Electric Corp | Gaas infrared ray emitting diode and manufacture thereof |
| JPS59121830A (en) * | 1982-12-27 | 1984-07-14 | Mitsubishi Monsanto Chem Co | Epitaxial wafer |
| JPS59171116A (en) * | 1983-03-17 | 1984-09-27 | Mitsubishi Monsanto Chem Co | Epitaxial wafer |
| US4575742A (en) * | 1982-12-27 | 1986-03-11 | Mitsubishi Monsanto Chemical Co., Ltd. | Epitaxial wafer for use in the production of an infrared LED |
-
1989
- 1989-03-24 JP JP7218189A patent/JPH0712095B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4876482A (en) * | 1972-01-14 | 1973-10-15 | ||
| JPS55162223A (en) * | 1979-06-04 | 1980-12-17 | Mitsubishi Electric Corp | Semiconductor device and its preparation |
| JPS5624987A (en) * | 1979-08-08 | 1981-03-10 | Mitsubishi Electric Corp | Gaas infrared ray emitting diode and manufacture thereof |
| JPS59121830A (en) * | 1982-12-27 | 1984-07-14 | Mitsubishi Monsanto Chem Co | Epitaxial wafer |
| US4575742A (en) * | 1982-12-27 | 1986-03-11 | Mitsubishi Monsanto Chemical Co., Ltd. | Epitaxial wafer for use in the production of an infrared LED |
| US4575742B1 (en) * | 1982-12-27 | 1993-10-26 | Mitsubishi Kasei Polytec Company | Epitaxial wafer for use in the production of an infrared led |
| JPS59171116A (en) * | 1983-03-17 | 1984-09-27 | Mitsubishi Monsanto Chem Co | Epitaxial wafer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359395A (en) * | 2001-05-31 | 2002-12-13 | Showa Denko Kk | Light emitting diode epitaxial wafer therefor light emitting diode, and method of manufacturing the wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0712095B2 (en) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7315050B2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
| JP3700609B2 (en) | COMPOUND SEMICONDUCTOR LIGHT EMITTING DEVICE, ITS MANUFACTURING METHOD, LAMP AND LIGHT SOURCE | |
| US5313078A (en) | Multi-layer silicon carbide light emitting diode having a PN junction | |
| US7786550B2 (en) | P-type semiconductor and semiconductor hetero material and manufacturing methods thereof | |
| JP2579326B2 (en) | Epitaxial wafer and light emitting diode | |
| JPH055191B2 (en) | ||
| JPH02251179A (en) | Epitaxial wafer | |
| JP4401843B2 (en) | Hole injection electrode and semiconductor device | |
| JP3916361B2 (en) | Low resistance p-type single crystal ZnS thin film and method for producing the same | |
| JP3260001B2 (en) | Semiconductor element | |
| JPS59225580A (en) | Semiconductor light emitting diode and manufacture thereof | |
| JP2817577B2 (en) | GaP pure green light emitting element substrate | |
| JPH0897466A (en) | Light emitting device | |
| JPH0982995A (en) | Compound semiconductor wafer and solar cell | |
| JP4799769B2 (en) | GaP light emitting diode | |
| JPS63213378A (en) | Manufacture of semiconductor light emitting element | |
| JPS5918877B2 (en) | optical semiconductor device | |
| JPH02251180A (en) | Epitaxial wafer for light-emitting diode | |
| JP2783580B2 (en) | Double hetero-type infrared light emitting device | |
| JP2545212B2 (en) | Blue light emitting element | |
| JPS62186576A (en) | Manufacture of gallium arsenide diode emitting infrared rays | |
| JP2804093B2 (en) | Optical semiconductor device | |
| JPS63193546A (en) | Composite semiconductor device | |
| JP2841849B2 (en) | Manufacturing method of epitaxial wafer | |
| JPS61156727A (en) | Compound semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |