JP4401843B2 - Hole injection electrode and semiconductor device - Google Patents

Hole injection electrode and semiconductor device Download PDF

Info

Publication number
JP4401843B2
JP4401843B2 JP2004105125A JP2004105125A JP4401843B2 JP 4401843 B2 JP4401843 B2 JP 4401843B2 JP 2004105125 A JP2004105125 A JP 2004105125A JP 2004105125 A JP2004105125 A JP 2004105125A JP 4401843 B2 JP4401843 B2 JP 4401843B2
Authority
JP
Japan
Prior art keywords
znse
layer
semiconductor
electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004105125A
Other languages
Japanese (ja)
Other versions
JP2005294415A (en
Inventor
美砂紀 初田
裕昭 柳田
政寛 折田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2004105125A priority Critical patent/JP4401843B2/en
Publication of JP2005294415A publication Critical patent/JP2005294415A/en
Application granted granted Critical
Publication of JP4401843B2 publication Critical patent/JP4401843B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、化合物半導体の結晶上に形成して用いるための正孔注入電極及び半導体素子に関する。   The present invention relates to a hole injection electrode and a semiconductor device for use on a compound semiconductor crystal.

ZnSe化合物半導体は、バンドギャップが約2.7eVと大きく、青色LD、LEDなどオプトエレクトロニクス材料として有望視されている。しかし、ZnSeの価電子帯上端が真空準位から深いため、ZnSe化合物半導体の特性を充分に発揮するような実用的な正孔注入電極を得るのが困難であるという問題がある。従来は、この問題を克服するために、   ZnSe compound semiconductors have a large band gap of about 2.7 eV, and are promising as optoelectronic materials such as blue LDs and LEDs. However, since the top of the valence band of ZnSe is deep from the vacuum level, there is a problem that it is difficult to obtain a practical hole injection electrode that sufficiently exhibits the characteristics of the ZnSe compound semiconductor. Traditionally, to overcome this problem,

(1)正孔注入電極の材料に、仕事関数の大きな金属(例えばAu、Ptなど)材料を使用する(特許文献1)、   (1) A material having a high work function (for example, Au, Pt, etc.) is used as a material for the hole injection electrode (Patent Document 1).

(2)ZnSe化合物半導体と正孔注入電極との界面に、高濃度にドーピングされた薄膜層を形成する(非特許文献1)、   (2) forming a highly doped thin film layer at the interface between the ZnSe compound semiconductor and the hole injection electrode (Non-Patent Document 1);

(3)ZnSe化合物半導体と正孔注入電極の材料との合金化反応によって、ショットキー障壁を小さくする(非特許文献2)、
などの手法が採用されている。
特開平6−104421号公報 J. Crystal Growth 214/215、1064 (2000) Solid−State Electronics、vol.42、No.1、pp.139−144 (1998)
(3) The Schottky barrier is reduced by an alloying reaction between the ZnSe compound semiconductor and the material of the hole injection electrode (Non-Patent Document 2).
Such a method is adopted.
JP-A-6-104421 J. et al. Crystal Growth 214/215, 1064 (2000) Solid-State Electronics, vol. 42, no. 1, pp. 139-144 (1998)

(1)は従来広範な半導体材料に対して一般的に使われている手法であり、仕事関数の大きな金属(Au、Ptなど)の膜を、真空蒸着やスパッタなどにより半導体上に形成するというものである。しかし、p型ZnSeの価電子帯上端エネルギーは、例えばGaAsやSiなどの通常の半導体に比べて特に深いので、ZnSeに対して充分に大きな仕事関数を有する金属は存在しない。このため(1)の手法を用いた場合、無視できない程度の閾電圧が生じてしまい、その結果、動作電圧が高くなってしまうため、実用上、問題となる場合がある。また、AuやPtは、ZnSeに対して密着性が悪く、ワイヤボンディングなどの後工程で電極がはがれやすくなる場合がある。そのため、AuやPtを電極材料として用いた半導体素子は、必要な信頼性が得られない場合がある。   (1) is a technique generally used for a wide range of semiconductor materials in the past, and a film of a metal (Au, Pt, etc.) having a large work function is formed on a semiconductor by vacuum deposition or sputtering. Is. However, since the valence band top energy of p-type ZnSe is particularly deep as compared with a normal semiconductor such as GaAs or Si, there is no metal having a sufficiently large work function with respect to ZnSe. For this reason, when the method (1) is used, a threshold voltage that cannot be ignored is generated, and as a result, the operating voltage becomes high, which may cause a problem in practice. Further, Au and Pt have poor adhesion to ZnSe, and the electrode may be easily peeled off in a subsequent process such as wire bonding. For this reason, a semiconductor element using Au or Pt as an electrode material may not have the required reliability.

(2)も、従来半導体材料全般に対して用いられてきた方法であり、例えば非特許文献1に示されている。これは、半導体と正孔注入電極との間に、キャリア濃度の大きい層を挿入する手法である。   (2) is also a method that has been used for conventional semiconductor materials in general, and is disclosed in Non-Patent Document 1, for example. This is a method of inserting a layer having a high carrier concentration between a semiconductor and a hole injection electrode.

非特許文献1の半導体素子は、半導体としてのp−ZnSeと、正孔注入電極としてのAuとの間に、キャリア濃度の大きい層としてのp−ZnTe層と、p−ZnTe/p−ZnSeのMQW(多量子井戸)構造の層とが挿入された構造となっている。この構造では、半導体と正孔注入電極との間に生じるエネルギーの不連続を無くすことにより、ショットキー障壁を低減し、Au電極からp−ZnSeへのスムーズなキャリヤ(正孔)注入を実現している。   The semiconductor element of Non-Patent Document 1 includes a p-ZnTe layer as a layer having a high carrier concentration between p-ZnSe as a semiconductor and Au as a hole injection electrode, and p-ZnTe / p-ZnSe. It has a structure in which an MQW (multi-quantum well) structure layer is inserted. This structure eliminates the energy discontinuity between the semiconductor and the hole injection electrode, thereby reducing the Schottky barrier and realizing smooth carrier (hole) injection from the Au electrode to p-ZnSe. ing.

ここで、キャリア濃度の大きい層としては、ZnTeやHgSeが用いられるが、これは、これらが容易にp型で低抵抗化が可能な材料であり、かつ、AuやPtなどの金属電極とオーミック接触が得られるからである。   Here, ZnTe or HgSe is used as the layer having a high carrier concentration, which is a material that can be easily reduced in p-type and can be reduced in resistance, and is ohmic with a metal electrode such as Au or Pt. This is because contact is obtained.

しかしこの場合、ZnTeやHgSeは、ZnSeとの間に約7〜8%もの格子定数の不整合があるため、ZnSe上にZnTeやHgSeの結晶を成長させる時に欠陥が発生し、さらに、動作時の発熱によりさらに欠陥が増殖してしまう場合がある。非特許文献1においては、これを用いたLED(発光ダイオード)が、動作条件20℃、電流値20mAのとき、800時間の駆動で発光強度が初期強度の約50%まで減少すると記載されている。しかし、半導体素子の寿命は5000時間から10000時間以上が必要と考えられるため、欠陥の発生を抑制しなければならない場合が生じ得る。   However, in this case, ZnTe and HgSe have a lattice constant mismatch of about 7 to 8% with ZnSe, so that defects occur when ZnTe or HgSe crystals are grown on ZnSe, and further, during operation In some cases, defects may further grow due to heat generation. Non-Patent Document 1 describes that when an LED (light emitting diode) using the same is operated at 20 ° C. and a current value of 20 mA, the light emission intensity decreases to about 50% of the initial intensity after driving for 800 hours. . However, since it is considered that the lifetime of the semiconductor element is required to be 5000 hours to 10,000 hours or more, it may occur that the generation of defects must be suppressed.

(3)の手法は、化合物半導体上に、化合物半導体と合金化可能な金属材料を形成し、これを短時間熱処理することにより、p型化合物半導体/金属材料の界面に合金層からなる電極を形成するものである。例えば、非特許文献2によると、p型ZnSe半導体上にスパッタ法にてPd金属膜を成膜した後、250℃で2分間アニールを行うと、半導体−金属間の接触抵抗が小さくなるため、閾電圧が小さくすることができると報告されている。   In the method (3), a metal material that can be alloyed with a compound semiconductor is formed on the compound semiconductor, and this is heat-treated for a short time, thereby forming an electrode made of an alloy layer at the interface of the p-type compound semiconductor / metal material. To form. For example, according to Non-Patent Document 2, if a Pd metal film is formed on a p-type ZnSe semiconductor by sputtering and then annealed at 250 ° C. for 2 minutes, the contact resistance between the semiconductor and the metal becomes small. It has been reported that the threshold voltage can be reduced.

しかし、半導体基板を、このような短時間で急速に温度変化させ、かつ、半導体基板全体の温度を均一かつ精密に制御することは、製造上、適用しにくい。また、厚さや大きさなどの異なる個々の基板の形状に応じて、加熱条件を微調整する必要がある。このため、半導体基板の加熱処理装置に、これらの要求を満たすための高い性能と、高精度な温度制御技術が求められ、アニール処理の条件設定が煩雑になる。   However, it is difficult to apply in manufacturing because it is possible to rapidly change the temperature of the semiconductor substrate in such a short time and to control the temperature of the entire semiconductor substrate uniformly and precisely. In addition, it is necessary to finely adjust the heating conditions according to the shapes of individual substrates having different thicknesses and sizes. For this reason, the semiconductor substrate heat treatment apparatus is required to have high performance and high-accuracy temperature control technology for satisfying these requirements, and the setting of annealing treatment conditions becomes complicated.

さらに、化合物半導体と金属材料との界面には、種々の合金相が生じてしまうという問題もある。たとえば、非特許文献2によれば、アニール処理時間によってPdとZnSeとの界面にPdZnSe、PdZn32SeやPd17Se15などといった複数の相が形成されると記載されており、PdZn32Se相とPd17Se15相が、電極層としての特性が良いことが示唆されている。 Furthermore, there is also a problem that various alloy phases are generated at the interface between the compound semiconductor and the metal material. For example, Non-Patent Document 2 describes that a plurality of phases such as Pd 5 ZnSe, Pd 6 Zn 32 Se 6 and Pd 17 Se 15 are formed at the interface between Pd and ZnSe depending on the annealing time. It is suggested that the Pd 6 Zn 32 Se 6 phase and the Pd 17 Se 15 phase have good characteristics as an electrode layer.

しかし、複数の相が生じている電極層では、多種の反応相の形成を厳密に制御しなければ、性能にばらつきが生じてしまう。これら多種の反応相の厚さを制御することや、一種のみの相を形成するのは非常に困難であり、また、このような多種の反応相の存在により生じてしまう電極層性能のばらつきは、半導体素子の電気特性を精密に制御するのを妨げやすいため問題となる。   However, in an electrode layer in which a plurality of phases are generated, the performance will vary unless the formation of various reaction phases is strictly controlled. It is very difficult to control the thickness of these various reaction phases or to form only one kind of phase, and there is no variation in electrode layer performance caused by the presence of such various reaction phases. This is problematic because it tends to hinder precise control of the electrical characteristics of the semiconductor element.

本発明は、このような技術的背景のもとでなされたものであり、半導体との密着性が高く、長期安定性に優れた正孔注入電極を提供することを目的とする。また、本発明は、化学的に安定で、電気特性の制御性の高い、正孔注入電極を提供することを目的とする。さらに、これらの特性を有する正孔注入電極を備えた半導体素子を提供することを目的とする。   The present invention has been made under such a technical background, and an object thereof is to provide a hole injection electrode having high adhesion to a semiconductor and excellent long-term stability. Another object of the present invention is to provide a hole injection electrode that is chemically stable and has high controllability of electrical characteristics. Furthermore, it aims at providing the semiconductor element provided with the hole injection electrode which has these characteristics.

本発明の第1の態様は、組成式(PdPtNiZnSe(uは4≦u≦6の実数であり、x、y、zはx+y+z=1、1>x≧0、1>y≧0、1>z≧0の実数)で示される材料からなる電極層を有する正孔注入電極である。すなわち、少なくともPt又はNiを含む材料からなる正孔注入電極である。 In the first aspect of the present invention, the composition formula (Pd x Pt y Ni z ) u ZnSe (u is a real number of 4 ≦ u ≦ 6, and x, y, and z are x + y + z = 1, 1> x ≧ 0, 1> y ≧ 0, 1> z ≧ 0, a hole injection electrode having an electrode layer made of a material represented by the following formula. That is, it is a hole injection electrode made of a material containing at least Pt or Ni.

本発明の第1の態様により、半導体との密着性が高く、寿命が長く、長期安定性に優れた正孔注入電極を提供することが可能である。   According to the first aspect of the present invention, it is possible to provide a hole injection electrode having high adhesion to a semiconductor, long life, and excellent long-term stability.

本発明の正孔注入電極の材料、(PdPtNiZnSeは、PdTlAsと同じ結晶構造を有している。PdTlAs型の結晶構造は、例えばZ.Metallkde. BD.61(1970) H.8 p.579に報告されており、この結晶の有する空間群は、P4/mmmで表される。このPdTlAs型の結晶構造は、ZnSe系の半導体層との格子の不整合が小さく、低欠陥の正孔注入電極を形成させるのに有効である。なお、非特許文献2において多相の形成が確認されたうちの一種であるPdZnSeは、このPdTlAs型の結晶構造であることが知られている。 The material of the hole injection electrode of the present invention, (Pd x Pt y Ni z ) u ZnSe, has the same crystal structure as Pd 5 TlAs. The crystal structure of the Pd 5 TlAs type is, for example, Z. Metallkde. BD. 61 (1970) H.R. 8 p. 579, and this crystal has a space group represented by P4 / mmm. This Pd 5 TlAs type crystal structure has a small lattice mismatch with the ZnSe-based semiconductor layer and is effective in forming a low-defect hole injection electrode. In addition, it is known that Pd 5 ZnSe, which is one of the types in which the formation of multiphases is confirmed in Non-Patent Document 2, has this Pd 5 TlAs type crystal structure.

また、非特許文献2においては、Pd−ZnSe合金相のなかでは、PdZnSe単相の正孔注入電極の材料としての特性について触れられてはいなかったが、本発明者らは、PdZnSe相の結晶構造が、ZnSe結晶と、エピタキシャル関係を持たせて形成することが可能であることに着目し、正孔注入電極の材料としてPdZnSe相の使用を試みた。 In Non-Patent Document 2, the Pd 5 ZnSe alloy phase does not mention the characteristics as a material of a Pd 5 ZnSe single-phase hole injection electrode, but the present inventors have disclosed Pd 5 Focusing on the fact that the crystal structure of the ZnSe phase can be formed to have an epitaxial relationship with the ZnSe crystal, an attempt was made to use the Pd 5 ZnSe phase as a material for the hole injection electrode.

尚、本発明における「エピタキシャル関係」とは、通常用いられる単結晶同士の結晶軸関係を含むのは勿論であるが、多結晶同士における、単一の結晶子とその上の結晶子との結晶軸関係をも含むものとする。すなわち、上下の結晶が多結晶である多結晶同士において、下の結晶中の単一の結晶子と、その結晶子の上にある、上の結晶中の単一の結晶子が、エピタキシャル関係を有し、この関係を、多結晶のほぼ全体に亘って有している場合には、エピタキシャル関係を有する。   The “epitaxial relationship” in the present invention includes a crystal axis relationship between single crystals that are usually used, but a crystal of a single crystallite and a crystallite on the polycrystal. It shall include the axial relationship. That is, in a polycrystal where the upper and lower crystals are polycrystals, a single crystallite in the lower crystal and a single crystallite in the upper crystal above the crystallite have an epitaxial relationship. And having this relationship over substantially the entire polycrystal has an epitaxial relationship.

しかし、PdZnSeを正孔注入電極の材料として用いたところ、経時的に特性が悪化し、実用化のための寿命が不十分となる場合があることが判明した。この原因として、発明者らはPd元素特有の性質に問題があると推定した。すなわち、第1の原因として、Pdは発熱的に水素を吸収する金属として知られており、例えば空気中に存在する水素を吸収した際の発熱により、結晶内に欠陥が生じたり、欠陥の増殖が生じたためであると考えた。第2の原因として、吸収した水素の拡散によって、PdZnSe電極とp型ZnSeとの界面に水素が生じ、それによりZnSe終端に表面準位ができる、アクセプタを不活性化する、などの悪影響を及ぼしているからであると考えた。 However, it was found that when Pd 5 ZnSe was used as the material for the hole injection electrode, the characteristics deteriorated with time, and the lifetime for practical use might become insufficient. As a cause of this, the inventors estimated that there was a problem in the properties peculiar to Pd element. That is, as a first cause, Pd is known as a metal that exothermically absorbs hydrogen. For example, defects are generated in the crystal due to heat generated when hydrogen present in the air is absorbed, or the growth of defects. It was thought that this was caused. As a second cause, hydrogen is generated at the interface between the Pd 5 ZnSe electrode and the p-type ZnSe due to the diffusion of absorbed hydrogen, thereby creating a surface state at the ZnSe termination, and detrimental to the acceptor. I thought it was because

そこで、本発明者らは、Pdの代わりに、Pt、Niを含有させることを試みたところ、格子の不整合を生じることなくエピタキシャル成長をさせることが出来、さらに、Pdの含有量を小さくすることで、寿命が長くすることが可能であることを見出した。   Therefore, the present inventors tried to contain Pt and Ni in place of Pd. As a result, epitaxial growth can be achieved without causing lattice mismatch, and the Pd content can be reduced. Thus, it was found that the lifetime can be extended.

本発明では、x、yおよびzは、x+y+z=1の関係を有しており、Pd、Pt及びNiは、いずれも、PdTlAs構造のPdサイトを占有していると考えられる。x、y、z、uの範囲が4≦u≦6、x+y+z=1、1>x≧0、1>y≧0、1>z≧0であれば、PdTlAs型の結晶構造を形成可能であり、格子定数の変化はほとんどない。uが4未満、もしくは、6を超えると、PdTlAs構造が不安定化し、別の相が析出してしまうため、欠陥が生じたり、多相が存在するために性能のばらつきが生じてしまうため、有効な正孔注入電極を得ることが出来ない。 In the present invention, x, y and z have a relationship of x + y + z = 1, and it is considered that Pd, Pt and Ni all occupy the Pd site of the Pd 5 TlAs structure. If the range of x, y, z, u is 4 ≦ u ≦ 6, x + y + z = 1, 1> x ≧ 0, 1> y ≧ 0, 1> z ≧ 0, a Pd 5 TlAs type crystal structure is formed. It is possible and there is almost no change in the lattice constant. When u is less than 4 or more than 6, the Pd 5 TlAs structure becomes unstable and another phase precipitates, resulting in defects or performance variations due to the presence of multiple phases. Therefore, an effective hole injection electrode cannot be obtained.

尚、値xは、(PdPtNiZnSeが固溶域の組成となる値であってよい。値xは、Pt、又はNiが別の相とならない範囲であってよい。値xは、例えば0.5以上、より好ましくは0.7以上、更に好ましくは0.8以上であってよい。この場合、電極層の組成を、安定に保つことができる。値xは、例えば0.5〜0.95、より好ましくは0.8〜0.9であってよい。 Note that the value x may be a value at which (Pd x Pt y Ni z ) u ZnSe has a composition in a solid solution region. The value x may be a range where Pt or Ni does not become another phase. The value x may be 0.5 or more, more preferably 0.7 or more, and even more preferably 0.8 or more, for example. In this case, the composition of the electrode layer can be kept stable. The value x may be, for example, 0.5 to 0.95, more preferably 0.8 to 0.9.

なお、非特許文献2では、あらかじめZnSe上にPdを形成した後、熱処理により多種のPd−Zn−Se系合金相を形成しているが、本発明は、熱処理などの面倒な工程を経る必要がなく、分子線エピタキシャル成長法(MBE法)、真空蒸着法、CVD法、スパッタ法などの方法で成膜することにより形成することが可能である。   In Non-Patent Document 2, Pd is formed in advance on ZnSe, and then various Pd—Zn—Se alloy phases are formed by heat treatment. However, the present invention needs to go through troublesome processes such as heat treatment. However, it can be formed by forming a film by a method such as a molecular beam epitaxial growth method (MBE method), a vacuum deposition method, a CVD method, or a sputtering method.

また、本発明の正孔注入電極は、電極の全体が上記の組成式(PdPtNiZnSeで形成されている必要は無く、この組成式で形成された電極層を有していれば良い。この組成式で形成された電極層が、半導体層と接して形成されていることが、半導体との密着性が高く、寿命が長く、長期安定性に優れた正孔注入電極を形成する上で特に有効である。 In addition, the hole injection electrode of the present invention does not need to be entirely formed of the above composition formula (Pd x Pt y Ni z ) u ZnSe, and has an electrode layer formed by this composition formula. It should be. The electrode layer formed by this composition formula is formed in contact with the semiconductor layer, in order to form a hole injection electrode having high adhesion to the semiconductor, long life, and excellent long-term stability. It is particularly effective.

本発明の第2の態様は、組成式(Zn1−α−βMgαCdβ)(Se1−m−nTe)(ただし、モル比m、nおよびα、βは、m+n≦1、0≦m≦1、0≦n≦0.2、0≦α≦0.2、0≦β≦0.2)で示される材料からなる半導体層と、態様1の正孔注入電極であって電極層が半導体層と接するように形成された正孔注入電極と、を有する半導体素子である(態様2)。 A second aspect of the present invention, the composition formula (Zn 1-α-β Mg α Cd β) (Se 1-m-n S m Te n) ( where the mole ratio m, n and alpha, beta is m + n ≦ 1, 0 ≦ m ≦ 1, 0 ≦ n ≦ 0.2, 0 ≦ α ≦ 0.2, 0 ≦ β ≦ 0.2), and the hole injection electrode of aspect 1 And a hole injection electrode formed so that the electrode layer is in contact with the semiconductor layer (mode 2).

従来、ZnSeの荷電子帯上端が真空準位から深いために、ZnSe系化合物半導体の特性を充分に発揮するような正孔注入電極を得るのが困難であったが、本発明の正孔注入電極を用いれば、上記化合物半導体の特性を充分に発揮することが可能である。   Conventionally, since the top of the ZnSe valence band is deep from the vacuum level, it has been difficult to obtain a hole injection electrode that sufficiently exhibits the characteristics of a ZnSe-based compound semiconductor. If the electrode is used, the characteristics of the compound semiconductor can be sufficiently exhibited.

また、上述のように、本発明の正孔注入電極は、PdTlAs型の結晶構造を有しているため、上記化合物半導体との格子定数の整合性が良い。ZnS0.3Se0.7(すなわち、α=0、β=0、m=0.3、n=0)の場合は、本発明の正孔注入電極との格子定数の整合性が最も良いので、密着性がよくなり、また、寿命が長くなるため好ましい。尚、電極層と半導体層とが接していれば、格子の整合性が得られるので、電極層と半導体層の上下関係によらず、本発明の効果が得られる。 Further, as described above, since the hole injection electrode of the present invention has a Pd 5 TlAs type crystal structure, it has good lattice constant matching with the compound semiconductor. In the case of ZnS 0.3 Se 0.7 (that is, α = 0, β = 0, m = 0.3, n = 0), the lattice constant matching with the hole injection electrode of the present invention is the best. Therefore, it is preferable because the adhesion is improved and the life is extended. Note that if the electrode layer and the semiconductor layer are in contact with each other, lattice matching can be obtained, so that the effects of the present invention can be obtained regardless of the vertical relationship between the electrode layer and the semiconductor layer.

態様2のZnSe系半導体は、閃亜鉛鉱型結晶構造を有する直接遷移型のワイドギャップ半導体であり、発光ダイオードやレーザーダイオード用の半導体材料として適している。禁制帯幅を調整する目的等により、Znサイトの一部をMgやCdで置換してもよく、Seサイトの一部を、SやTeにより置換してもよい。ただし、MgやCdのモル比α、βが0.2を超えると結晶が閃亜鉛鉱型構造ではなくなってしまうため適さない。またTeのモル比nが0.2を超えると可視域の吸収が起こり、発光した光を吸収してしまうため不向きである。   The ZnSe-based semiconductor of aspect 2 is a direct transition type wide gap semiconductor having a zinc blende type crystal structure, and is suitable as a semiconductor material for a light emitting diode or a laser diode. Depending on the purpose of adjusting the forbidden band width, a part of the Zn site may be replaced with Mg or Cd, and a part of the Se site may be replaced with S or Te. However, if the molar ratios α and β of Mg and Cd exceed 0.2, the crystal is no longer a zinc blende structure, which is not suitable. On the other hand, when the molar ratio n of Te exceeds 0.2, absorption in the visible region occurs and the emitted light is absorbed, which is not suitable.

また、本発明の態様2の半導体素子において、半導体層が[001]軸配向した単結晶からなり、かつ、電極層の[001]軸が半導体層の[001]軸と略平行であることが好ましい(態様3)また、半導体層が[001]軸配向した閃亜鉛鉱型単結晶からなり、かつ、電極層が[001]軸配向したヘテロエピタキシャル成長層であることが好ましい。   In the semiconductor element according to aspect 2 of the present invention, the semiconductor layer is made of a single crystal with [001] axis orientation, and the [001] axis of the electrode layer is substantially parallel to the [001] axis of the semiconductor layer. Preferable (Aspect 3) Further, it is preferable that the semiconductor layer is a zinc-blende-type single crystal with [001] axis orientation and the electrode layer is a heteroepitaxial growth layer with [001] axis orientation.

本発明の正孔注入電極は、態様2のZnSe系半導体層の(001)面上に、エピタキシャル成長させることができる。すなわち、ZnSe系半導体層の(001)面上に、(PdPtNiZnSeを成長させる際、図26、27に示すように、ZnSe[001]//(PdPtNiZnSe[001]、ZnSe[110]//(PdPtNiZnSe[100]、ZnSe[−110]//(PdPtNiZnSe[010]の軸関係を持って成長させることが出来る。たとえば、ZnSe系半導体がZnSeの場合、ZnSeは閃亜鉛鉱型結晶構造を有し、立方晶系で格子定数は5.7[Å]、ZnSe(110)面の面間隔は4.0[Å]である。(PdPtNiZnSe(100)の面間隔は、約4.0[Å]である。すなわち、(PdPtNiZnSeとZnSeに生じる格子不整合は約1%程度である。また、例えば、ZnSe系ZnS0.3Se0.7(α=0、β=0、m=0.3、n=0)の場合は、(PdPtNiZnSe電極ともっとも格子定数の整合性があり、格子不整合は、約0%である。これらの値は、ZnTeやHgSeがZnSeとの間にある格子不整合7〜8%に比べると、はるかに小さい。このため、(PdPtNiZnSeとZnSeの界面には欠陥が生じにくく、また、両層の密着性が高い。さらに、界面を通して電流を流したとき、欠陥が増殖しにくく、半導体の寿命が長いため、好ましい。 The hole injection electrode of the present invention can be epitaxially grown on the (001) plane of the ZnSe-based semiconductor layer according to Aspect 2. That is, on the (001) plane of the ZnSe-based semiconductor layer, (Pd x Pt y Ni z ) when growing the u ZnSe, as shown in FIG 26,27, ZnSe [001] // ( Pd x Pt y Ni z) u ZnSe [001], the axis of the ZnSe [110] // (Pd x Pt y Ni z) u ZnSe [100], ZnSe [-110] // (Pd x Pt y Ni z) u ZnSe [010] You can grow with a relationship. For example, when the ZnSe-based semiconductor is ZnSe, ZnSe has a zinc blende type crystal structure, is cubic, has a lattice constant of 5.7 [Å], and has a ZnSe (110) plane spacing of 4.0 [Å. ]. The interplanar spacing of (Pd x Pt y Ni z ) u ZnSe (100) is about 4.0 [Å]. That is, the lattice mismatch that occurs in (Pd x Pt y Ni z ) u ZnSe and ZnSe is about 1%. Further, for example, ZnSe-based ZnS 0.3 Se 0.7 For (α = 0, β = 0 , m = 0.3, n = 0), the most and (Pd x Pt y Ni z) u ZnSe electrode There is lattice constant matching, and the lattice mismatch is about 0%. These values are much smaller than the lattice mismatch of 7-8% where ZnTe or HgSe is between ZnSe. For this reason, it is difficult for defects to occur at the interface between (Pd x Pt y Ni z ) u ZnSe and ZnSe, and the adhesion between both layers is high. Furthermore, when a current is passed through the interface, defects are difficult to grow and the semiconductor has a long lifetime, which is preferable.

また、本発明の正孔注入電極における電極層と、ZnSe系半導体層とを、両層の(001)面を介して、エピタキシャル関係を形成させる場合には、従来法のようなアニール処理が不要である。このため加熱処理装置の高い性能や高度な制御技術も不要になり、短時間かつ容易に製造可能である。また、(PdPtNiZnSe相を制御性良く形成することは比較的容易であるので、好ましくない複数の結晶相が複製することが無く、電極層の性能にばらつきが生じることもなく、電気特性を精密に制御することが可能である。尚、上記のエピタキシャル関係においては、例えば半導体層上へのエピタキシャル成長により電極層が形成されてもよく、電極層上へのエピタキシャル成長により半導体層が形成されてもよい。 Further, when an epitaxial relationship is formed between the electrode layer in the hole injection electrode of the present invention and the ZnSe-based semiconductor layer via the (001) planes of both layers, an annealing process as in the conventional method is not required. It is. For this reason, the high performance of a heat processing apparatus and the advanced control technique become unnecessary, and it can manufacture easily in a short time. In addition, since it is relatively easy to form the (Pd x Pty y N z ) u ZnSe phase with good controllability, a plurality of undesired crystal phases are not duplicated, resulting in variations in electrode layer performance. In addition, the electrical characteristics can be precisely controlled. In the above epitaxial relationship, for example, the electrode layer may be formed by epitaxial growth on the semiconductor layer, or the semiconductor layer may be formed by epitaxial growth on the electrode layer.

また、本発明の態様2の半導体素子において、半導体層が[001]軸優先配向した多結晶体からなり、かつ、電極層の[001]軸が半導体層の[001]軸と略平行であることが好ましい(態様4)。   In the semiconductor element of aspect 2 of the present invention, the semiconductor layer is made of a polycrystal having [001] axis preferential orientation, and the [001] axis of the electrode layer is substantially parallel to the [001] axis of the semiconductor layer. It is preferable (Aspect 4).

従来、半導体素子には単結晶からなるp型半導体層が用いられてきた。これは、多結晶ではp型半導体層に必要とされる電気伝導性が得られないためである。また、p型半導体層を単結晶とするために、基板として単結晶基板を用いる必要があった。   Conventionally, a p-type semiconductor layer made of a single crystal has been used for a semiconductor element. This is because the polyconductivity cannot provide the electrical conductivity required for the p-type semiconductor layer. In addition, in order to make the p-type semiconductor layer a single crystal, it is necessary to use a single crystal substrate as a substrate.

しかし、本発明は、多結晶からなるp型半導体層をも用いることができるものである。すなわち、前記p型ZnSe系半導体層は、多結晶体でもよい。また、本発明の正孔注入電極は、多結晶p型ZnSe系半導体層上にも成長させることができる。特に、p型ZnSe系半導体層中にCuをドープした場合、正孔濃度を高くすることが可能となり、多結晶からなるp型半導体層として好ましい。Cuドープp型ZnSeは多結晶でも十分に導電性があり、(PdPtNiZnSeを接合させた場合、閾電圧はなくオーミックに接合する。 However, the present invention can also use a p-type semiconductor layer made of polycrystal. That is, the p-type ZnSe-based semiconductor layer may be a polycrystal. The hole injection electrode of the present invention can also be grown on a polycrystalline p-type ZnSe-based semiconductor layer. In particular, when Cu is doped in the p-type ZnSe-based semiconductor layer, the hole concentration can be increased, which is preferable as a polycrystalline p-type semiconductor layer. Cu-doped p-type ZnSe is sufficiently conductive even if it is polycrystalline, and when (Pd x Pt y Ni z ) u ZnSe is joined, there is no threshold voltage and it is joined ohmicly.

このように、p型半導体層として多結晶体を用いることができるので、基板に単結晶基板を用いる必要がなく、多結晶基板やガラス基板等、基板の選択性を広げることが可能となる。また、生産効率やコストの面からも好ましい。半導体層、電極層のうち、下側の層が[001]軸配向して形成できる基板であればよく、これにより、半導体層と電極層とが、両層の(001)面を介してエピタキシャル関係を形成することが可能となる。   As described above, since a polycrystalline body can be used as the p-type semiconductor layer, it is not necessary to use a single crystal substrate as a substrate, and the selectivity of a substrate such as a polycrystalline substrate or a glass substrate can be expanded. Moreover, it is preferable also in terms of production efficiency and cost. Of the semiconductor layer and the electrode layer, any substrate can be used as long as the lower layer can be formed with the [001] axis orientation. Thus, the semiconductor layer and the electrode layer are epitaxially formed via the (001) planes of both layers. A relationship can be formed.

なお、基板として多結晶基板を用いる場合には、[001]軸優先配向した基板を用い、この基板の(001)面上に半導体層や電極層を形成するのが好ましい。これにより、態様4の構成を得やすいからである。   When a polycrystalline substrate is used as the substrate, it is preferable to use a substrate with [001] axis preferential orientation and form a semiconductor layer or an electrode layer on the (001) plane of this substrate. This is because the configuration of aspect 4 can be easily obtained.

また、本発明の態様4の半導体素子において、半導体層及び電極層は、ガラス基板上に形成されていてもよい(態様5)。   Moreover, in the semiconductor element of Aspect 4 of the present invention, the semiconductor layer and the electrode layer may be formed on a glass substrate (Aspect 5).

また、本発明の態様2〜5のいずれかの半導体素子において、電極層の厚みが、10nm以上10μm以下であることが好ましい(態様6)。   In the semiconductor element according to any one of aspects 2 to 5 of the present invention, the thickness of the electrode layer is preferably 10 nm or more and 10 μm or less (Aspect 6).

本発明の正孔注入電極における電極層の厚みは、10nm以上10μm以下が好ましい.10μm以上であると、半導体層との密着性が低下し、はがれやすくなり、また、10nm以下では電極としての性能(寿命、動作安定性)に支障をきたす.電極層の厚みは、20nm以上1μm以下であると、半導体層との密着性が良く、電極としての性能(寿命、動作安定性)も良いため、さらに好ましい。   The thickness of the electrode layer in the hole injection electrode of the present invention is preferably 10 nm or more and 10 μm or less. If it is 10 μm or more, the adhesion to the semiconductor layer is lowered and it is easy to peel off, and if it is 10 nm or less, the performance (lifetime, operational stability) as an electrode is hindered. The thickness of the electrode layer is more preferably 20 nm or more and 1 μm or less because the adhesion with the semiconductor layer is good and the performance (life and operational stability) as an electrode is good.

また、本発明の態様2〜6のいずれかの半導体素子において、半導体層が、1×1018cm−3以上1×1022cm−3以下の正孔濃度を有することが好ましい(態様7)。また、本発明の態様2〜7のいずれかの半導体素子において、半導体層が、Cuドーパントを含むp型半導体層であることがさらに好ましい(態様8)。 In the semiconductor element according to any one of aspects 2 to 6 of the present invention, the semiconductor layer preferably has a hole concentration of 1 × 10 18 cm −3 or more and 1 × 10 22 cm −3 or less (aspect 7). . In the semiconductor element according to any one of aspects 2 to 7 of the present invention, it is more preferable that the semiconductor layer is a p-type semiconductor layer containing a Cu dopant (aspect 8).

本発明の正孔注入電極は、ZnSe系半導体の中でも、特にp型ZnSe系半導体に接合し、半導体中に正孔を注入するのに用いると効果的である。p型ZnSe半導体は、半導体層の一例である。p型ZnSe半導体は、ドーパントによりp型特性を与えたZnSe系半導体であってよい。ここで、ZnSe系半導体にp型の極性を与えるドーパントとして、LiやNが知られている。Liを用いる場合には、ZnSe系半導体中の正孔濃度は1×1017cm−3程度まで高めることができる。一方、Nを用いる場合には、正孔濃度は、1×1018cm−3程度まで高めることができる。これらのドーパントによりp型特性を与えたZnSe系半導体に、本発明の(PdPtNiZnSe電極を接合することにより、半導体中に正孔を注入できる。 The hole injection electrode of the present invention is particularly effective when used for bonding holes to a p-type ZnSe semiconductor and injecting holes into the semiconductor among ZnSe semiconductors. A p-type ZnSe semiconductor is an example of a semiconductor layer. The p-type ZnSe semiconductor may be a ZnSe-based semiconductor given p-type characteristics with a dopant. Here, Li or N is known as a dopant that imparts p-type polarity to a ZnSe-based semiconductor. When Li is used, the hole concentration in the ZnSe-based semiconductor can be increased to about 1 × 10 17 cm −3 . On the other hand, when N is used, the hole concentration can be increased to about 1 × 10 18 cm −3 . The ZnSe-based semiconductor gave p-type characteristics by these dopants, by joining (Pd x Pt y Ni z) u ZnSe electrode of the present invention can inject holes into the semiconductor.

ZnSe系半導体中の正孔濃度(正孔のキャリア密度)をより高くした場合、一例として、ドーパントとして数mol%のCuを与えた場合には、(PdPtNiZnSeはp型ZnSe系半導体とオーミックに接合する.正孔濃度が高いほど、オーミックに接合され、効率が上がるので好ましい。ドーパントとしてCuを用いる場合には、高濃度の正孔(例えば1×1016〜1×1023cm−3)を注入できるので好ましい。 When the hole concentration (hole carrier density) in the ZnSe-based semiconductor is further increased, for example, when several mol% of Cu is given as a dopant, (Pd x Pt y Ni z ) u ZnSe is p It is ohmicly bonded to a type ZnSe-based semiconductor. A higher hole concentration is preferable because ohmic contact is achieved and efficiency increases. When Cu is used as the dopant, it is preferable because high-concentration holes (for example, 1 × 10 16 to 1 × 10 23 cm −3 ) can be injected.

尚、従来検討されていたCuドープZnSe半導体の正孔濃度は、せいぜい1014cm−3であり、本願の添加濃度よりも格段と低いものである。これは、従来、Cuが深いアクセプタ準位を形成することが知られていたため、低抵抗化が困難であると考えられたいたこと、Cuドープ量をそれ以上増やすと、発光効率が著しく劣化することが知られていたこと、等により、オプトエレクトロニクス材料として興味が持たれなかったという背景による。 In addition, the hole concentration of the Cu-doped ZnSe semiconductor which has been conventionally studied is at most 10 14 cm −3 , which is much lower than the additive concentration of the present application. This is because Cu has conventionally been known to form a deep acceptor level, so it is difficult to reduce the resistance, and when the Cu doping amount is increased further, the luminous efficiency is remarkably deteriorated. This is due to the fact that it was not interested as an optoelectronic material due to the fact that it was known.

このような状況で、本発明では、従来検討されることの無かった高いCuドープ量について初めて検討したものであり、その検討の結果、低抵抗で、高い正孔濃度を有するCuドープZnSe半導体を見出したものである。   Under such circumstances, in the present invention, a high Cu doping amount that has not been studied in the past has been studied for the first time. As a result of the investigation, a Cu doped ZnSe semiconductor having a low resistance and a high hole concentration is obtained. It is what I found.

本発明の正孔注入電極の仕事関数は、5〜6eVの範囲にあり、ZnSeの価電子帯上端エネルギー6.3eVに近い。このため、p型ZnSeに接合したとき、ZnSeの価電子帯内に正孔を注入することが可能であるだけでなく、界面の接触抵抗が低いため、効率が良い。たとえば、Nドープp型ZnSeに接合した場合には約2Vの電圧を加えた場合に、正孔を注入できる。また特に、Nドープp型ZnSe系半導体よりも高濃度の正孔濃度を有するp型ZnSe系半導体、例えば、Cuドープp型ZnSe系半導体(例えば1×1016〜1×1023cm−3)に本発明の正孔注入電極を接合した場合には、オーミック接合が実現し、効率よく正孔を注入できる。 The work function of the hole injection electrode of the present invention is in the range of 5 to 6 eV, and is close to the valence band top energy of ZnSe of 6.3 eV. For this reason, when bonded to p-type ZnSe, not only can holes be injected into the valence band of ZnSe, but also the contact resistance at the interface is low, so the efficiency is good. For example, when it is joined to N-doped p-type ZnSe, holes can be injected when a voltage of about 2 V is applied. In particular, a p-type ZnSe semiconductor having a higher hole concentration than an N-doped p-type ZnSe semiconductor, for example, a Cu-doped p-type ZnSe semiconductor (for example, 1 × 10 16 to 1 × 10 23 cm −3 ). When the hole injection electrode of the present invention is bonded to the substrate, ohmic junction is realized, and holes can be injected efficiently.

また、本発明の態様2〜8のいずれかの半導体素子は、発光ダイオード(LED)、ダイオード、レーザダイオード、フォトダイオード、もしくは、太陽電池とすることが可能である(態様9)。   Further, the semiconductor element according to any one of aspects 2 to 8 of the present invention can be a light emitting diode (LED), a diode, a laser diode, a photodiode, or a solar cell (aspect 9).

本発明によれば、ZnSe化合物半導体のような荷電子帯上端が真空準位から深い材料にも適用可能であり、電気特性の制御性の高く、該半導体との密着性が良く、長期安定性に優れた、正孔注入電極を得ることができる.またこれらの特性を備えた半導体素子を得ることができる。   According to the present invention, the top of the valence band, such as a ZnSe compound semiconductor, can be applied to a material deep from the vacuum level, has high controllability of electrical characteristics, good adhesion to the semiconductor, and long-term stability. Can be obtained. In addition, a semiconductor element having these characteristics can be obtained.

本発明の代表的な形態として、(PdPtNiZnSe電極層を用いた半導体素子の例を説明する.図1は、本発明の代表的な発光ダイオードの断面図である。この発光ダイオードは、基板11上に順にn型用電極12、n型半導体13、p型半導体14、p型用電極15で形成されている。ここで、p型用電極15は、本発明の正孔注入電極に相当し、p型半導体14と接している電極層を含む。 As a typical embodiment of the present invention, an example of a semiconductor element using a (Pd x Pt y Ni z ) u ZnSe electrode layer will be described. FIG. 1 is a cross-sectional view of a typical light emitting diode of the present invention. This light emitting diode is formed on a substrate 11 in order by an n-type electrode 12, an n-type semiconductor 13, a p-type semiconductor 14, and a p-type electrode 15. Here, the p-type electrode 15 corresponds to the hole injection electrode of the present invention, and includes an electrode layer in contact with the p-type semiconductor 14.

詳しくは、基板として用いたガラス基板11上に、順にn型用電極としてのITO層12(0.5μm厚)、n型半導体としてのClドープZnS0.3Se0.7層13(1μm厚)、p型半導体としてのCuドープZnS0.3Se0.7層14(1μm厚)、p型用電極としての組成式(Pd0.8Pt0.1Ni0.1ZnSeの正孔注入電極15(0.1μm厚)を積層した。積層された(Pd0.8Pt0.1Ni0.1ZnSeは、電極層の一例である。ここで、形成されたCuドープZnSe半導体層は、[001]軸優先配向した多結晶体であり、この上に形成された(Pd0.8Pt0.1Ni0.1ZnSe電極層は、半導体層の[001]軸に関してエピタキシャル関係を有するように形成され、すなわち、半導体層の[001]軸と電極層の[001]軸とは略平行となるように形成されていた。ZnSe系化合物半導体を用いたのは、バンドギャップが2.7eVと大きいため、本発明の効果が顕著となるからである.ガラス基板やITO層を用いたのは、透明なため、発光した光を透過し見やすくできるからである。 Specifically, on a glass substrate 11 used as a substrate, an ITO layer 12 (0.5 μm thickness) as an n-type electrode and a Cl-doped ZnS 0.3 Se 0.7 layer 13 (1 μm thickness) as an n-type semiconductor in order. ), Cu-doped ZnS 0.3 Se 0.7 layer 14 (1 μm thickness) as a p-type semiconductor, compositional formula (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe as a p-type electrode A hole injection electrode 15 (0.1 μm thick) was laminated. The laminated (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe is an example of an electrode layer. Here, the formed Cu-doped ZnSe semiconductor layer is a [001] axis preferentially oriented polycrystalline body, and a (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe electrode layer formed thereon. Was formed so as to have an epitaxial relationship with respect to the [001] axis of the semiconductor layer, that is, the [001] axis of the semiconductor layer and the [001] axis of the electrode layer were formed substantially parallel to each other. The reason why the ZnSe-based compound semiconductor is used is that the effect of the present invention becomes remarkable because the band gap is as large as 2.7 eV. The reason why the glass substrate or the ITO layer is used is that it is transparent, so that the emitted light can be transmitted and easily seen.

この半導体素子において、(Pd0.8Pt0.1Ni0.1ZnSe電極に電源の正極を接続し、ITO層12上に電源の負極を接続して、両電極間に3V以上の電位差を与えると、(Pd0.8Pt0.1Ni0.1ZnSe電極層15からCuドープZnS0.3Se0.7層14の価電子帯内に正孔が注入されるとともに、ITO12からClドープZnS0.3Se0.7層13の伝導帯内に電子が注入される。正孔と電子は、両ZnS0.3Se0.7層の界面で再結合して可視光を放ち、透明なITO膜12とガラス基板11とを透過して図の下方に放出され、発光ダイオードとして機能する。 In this semiconductor element, the positive electrode of the power source is connected to the (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe electrode, the negative electrode of the power source is connected to the ITO layer 12, and a voltage of 3 V or more is applied between both electrodes. When a potential difference is applied, holes are injected from the (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe electrode layer 15 into the valence band of the Cu-doped ZnS 0.3 Se 0.7 layer 14. Electrons are injected from the ITO 12 into the conduction band of the Cl-doped ZnS 0.3 Se 0.7 layer 13. Holes and electrons recombine at the interface of both ZnS 0.3 Se 0.7 layers to emit visible light, pass through the transparent ITO film 12 and the glass substrate 11, and are emitted downward in the figure to emit light. Functions as a diode.

尚、正孔注入電極とは、例えば、半導体素子等において、電源の正極と接続される部分である。正孔注入電極は、例えば半導体素子におけるp型半導体層と電気的に接続されることにより、電源から受け取る電力に応じて、このp型半導体層に、正孔を供給する。正孔注入電極は、例えば金属層等の、本発明に係る電極層以外の層を、更に有してもよい。電極層は、例えばAl、Au、又はPt等で形成された金属層を介して、電源と接続されてもよい。また、電極層とは、正孔注入電極に含まれる、所定の層状部分である。電極層は、外部の電源と、例えばこの半導体素子とを、電気的に接続する。   The hole injection electrode is a portion connected to the positive electrode of the power source in, for example, a semiconductor element. The hole injection electrode is electrically connected to, for example, a p-type semiconductor layer in a semiconductor element, and supplies holes to the p-type semiconductor layer according to electric power received from a power source. The hole injection electrode may further include a layer other than the electrode layer according to the present invention, such as a metal layer. The electrode layer may be connected to a power source through a metal layer formed of, for example, Al, Au, or Pt. The electrode layer is a predetermined layered portion included in the hole injection electrode. The electrode layer electrically connects an external power source and, for example, this semiconductor element.

以下、実施例を示して、本発明をさらに詳細に説明する.   Hereinafter, the present invention will be described in more detail with reference to examples.

図2を用いて、p型半導体層としての多結晶Cuドープp型ZnSe上に、電極(PdPtNiZnSeを用いた例を説明する。 With reference to FIG. 2, the polycrystalline Cu doped p-type on ZnSe as a p-type semiconductor layer, an example of using the electrodes (Pd x Pt y Ni z) u ZnSe.

ガラス基板21に、ルツボ加熱式の真空蒸着法を用いて、p型半導体層として多結晶Cuドープp型ZnSe層22を約1μm成膜した。このとき、蒸着は、基板温度を200℃に保持し、Zn、Se、Cu各原料の加熱設定温度をそれぞれ250℃、150℃、1000℃として行った。このときの各原料の分圧比はZn:Se:Cu≒25:80:1であり、正孔のキャリア濃度は約2×1021cm−3であった。この上に、正孔注入電極として(PdPtNiZnSe膜23をおよそ300nm成膜した。(PdPtNiZnSe膜23は、電極層の一例である。蒸着はルツボ加熱式の真空蒸着法を用い、Pd、Pt、Ni各原料の分圧比を変えてx、y、z、uの各パラメータを変えて行った。基板温度を200℃に保持し、Zn、Se各原料の加熱設定温度をそれぞれ250℃、150℃として行った。このようにして直径0.5mm、電極間間隔5mmの形状で電極として形成し、半導体素子を得た。 A polycrystalline Cu-doped p-type ZnSe layer 22 having a thickness of about 1 μm was formed as a p-type semiconductor layer on the glass substrate 21 using a crucible heating type vacuum deposition method. At this time, the vapor deposition was performed with the substrate temperature maintained at 200 ° C. and the heating set temperatures of the respective Zn, Se, and Cu raw materials being 250 ° C., 150 ° C., and 1000 ° C., respectively. The partial pressure ratio of each raw material at this time was Zn: Se: Cu≈25: 80: 1, and the hole carrier concentration was about 2 × 10 21 cm −3 . On top of this, a (Pd x Pt y Ni z ) u ZnSe film 23 was formed to a thickness of about 300 nm as a hole injection electrode. (Pd x Pt y Ni z) u ZnSe film 23 is an example of the electrode layer. Vapor deposition was performed using a crucible heating type vacuum vapor deposition method, changing the partial pressure ratios of the Pd, Pt, and Ni raw materials and changing the x, y, z, and u parameters. The substrate temperature was maintained at 200 ° C., and the heating set temperatures of the Zn and Se raw materials were 250 ° C. and 150 ° C., respectively. In this manner, electrodes were formed in a shape having a diameter of 0.5 mm and an inter-electrode spacing of 5 mm to obtain a semiconductor element.

得られた半導体素子のI−V測定を行い、各々のパラメータにおいての閾電圧を求めた。測定においては、パラメータx、y、zのそれぞれを、0.1〜0.9の範囲で、0.1刻みで変化させた。x、y、z、uの各パラメータについて、測定を行った点を、図24に黒塗りの丸印で示す。   The obtained semiconductor element was subjected to IV measurement, and a threshold voltage in each parameter was obtained. In the measurement, each of the parameters x, y, and z was changed in increments of 0.1 in the range of 0.1 to 0.9. The points where the x, y, z, and u parameters were measured are indicated by black circles in FIG.

測定を行った結果、いずれの条件においても閾電圧が消失し、良好にオーミック接合していることが確認された。uの値が5以外の4〜6の範囲においても閾電圧はu=5のときと同様な傾向が示され、p型CuドープZnSeと良好なオーミック接合が得られることを確認した。尚、uの値は、例えば5程度(例えば4.8〜5.2)であるのが好ましい。この場合、特に良好なオーミック接合が得られる。   As a result of the measurement, it was confirmed that the threshold voltage disappeared under any condition and the ohmic junction was satisfactorily performed. Even when the value of u is in the range of 4 to 6 other than 5, the threshold voltage showed the same tendency as when u = 5, and it was confirmed that a good ohmic junction with p-type Cu-doped ZnSe was obtained. Note that the value of u is preferably about 5 (for example, 4.8 to 5.2). In this case, a particularly good ohmic junction can be obtained.

図3を用いて、p型半導体層としての単結晶Nドープp型ZnSe上に、正孔注入電極(PdPtNiZnSeを用いた例を説明する。 With reference to FIG. 3, the single-crystal N-doped p-type on ZnSe as a p-type semiconductor layer, an example of using the hole injection electrode (Pd x Pt y Ni z) u ZnSe.

高抵抗の[001]軸に配向したZnSe単結晶基板31に酸エッチングを施し、さらに真空度10−5Pa以上のMBE真空チャンバー内で500℃−15分の熱エッチングを施した。高抵抗のZnSe単結晶基板とは、例えば、不純物をドープしていないZnSe単結晶基板である。この基板の(001)面上に、Nドープのp型ZnSe層32をMBE法により約1μmエピタキシャル成長させた。p型ZnSe層32は、半導体層の一例である。基板温度を250℃とし、フラックス比(分子線の分圧比)Zn:Seはおよそ1:2として行った。Nのドーピングには高周波励起式のラジカルビーム源を用い、高周波出力250W、窒素ガスの流量0.05sccmとした。このp型ZnSeのキャリア濃度は約1×1018cm−3であった。この上に正孔注入電極として(PdPtNiZnSe層33をおよそ300nm成膜した。(PdPtNiZnSe層33は、電極層の一例である。ルツボ加熱式の真空蒸着法を用い、Pd、Pt、Ni各原料の分圧比を変えてx、y、z、uの各パラメータを変えて行った。基板温度を200℃に保持し、Zn、Se各原料の加熱設定温度をそれぞれ250℃、150℃とした。1組は均一に成膜し、もう一方は、直径0.5mm、電極間間隔5mmの形状で電極として形成し、均一に成膜した各試料の仕事関数を求めた。仕事関数は光電子分光装置を用いた。一方、I−V測定を行うことにより、電極として形成した各試料の閾電圧を求めた。 The ZnSe single crystal substrate 31 oriented with a high resistance [001] axis was subjected to acid etching, and further subjected to thermal etching at 500 ° C. for 15 minutes in an MBE vacuum chamber having a degree of vacuum of 10 −5 Pa or higher. The high-resistance ZnSe single crystal substrate is, for example, a ZnSe single crystal substrate that is not doped with impurities. On the (001) plane of this substrate, an N-doped p-type ZnSe layer 32 was epitaxially grown by about 1 μm by MBE. The p-type ZnSe layer 32 is an example of a semiconductor layer. The substrate temperature was 250 ° C., and the flux ratio (molecular beam partial pressure ratio) Zn: Se was approximately 1: 2. A high-frequency excitation type radical beam source was used for N doping, with a high-frequency output of 250 W and a nitrogen gas flow rate of 0.05 sccm. The carrier concentration of this p-type ZnSe was about 1 × 10 18 cm −3 . As the hole injection electrode on the (Pd x Pt y Ni z) for approximately 300nm deposited u ZnSe layer 33. (Pd x Pt y Ni z) u ZnSe layer 33 is an example of the electrode layer. Using a crucible heating type vacuum deposition method, the partial pressure ratios of the Pd, Pt, and Ni raw materials were changed, and the x, y, z, and u parameters were changed. The substrate temperature was maintained at 200 ° C., and the heating set temperatures of the Zn and Se raw materials were 250 ° C. and 150 ° C., respectively. One set was uniformly formed, and the other was formed as an electrode having a diameter of 0.5 mm and a distance between electrodes of 5 mm, and the work function of each sample formed uniformly was determined. For the work function, a photoelectron spectrometer was used. On the other hand, the threshold voltage of each sample formed as an electrode was determined by performing IV measurement.

表1から3に、各々のパラメータにおいて得られた仕事関数を示した。また、図25に、パラメータの各点において測定した閾電圧を示した。図25において、黒塗りの丸印は、閾電圧が1.1〜1.5Vとなったパラメータ、黒塗りの四角印は、閾電圧が1.5〜2.0Vとなったパラメータ、黒塗りの三角印は、閾電圧が2.0〜2.4Vとなったパラメータを示す。(PdPtNiZnSeの仕事関数は、5〜6eVの範囲になった。Nドープ上に成膜した場合、閾電圧は約2V程度残った。しかし、表4に示したような金属電極を用いた場合よりも閾電圧が低くなった。uの値が5以外の4〜6の範囲においても仕事関数や閾電圧はu=5のときと同様な傾向の結果が得られ、金属電極を用いたときよりも閾電圧が小さいことを確認した。

Figure 0004401843

Figure 0004401843

Figure 0004401843

Figure 0004401843
Tables 1 to 3 show the work functions obtained for each parameter. FIG. 25 shows the threshold voltage measured at each parameter point. In FIG. 25, black circles indicate parameters with a threshold voltage of 1.1 to 1.5 V, black squares indicate parameters with a threshold voltage of 1.5 to 2.0 V, black The triangle mark indicates a parameter whose threshold voltage is 2.0 to 2.4V. (Pd x Pt y Ni z) 5 ZnSe work function became range 5~6EV. When the film was formed on N-dope, the threshold voltage remained about 2V. However, the threshold voltage was lower than when the metal electrodes as shown in Table 4 were used. Even when the value of u is in the range of 4 to 6 other than 5, the work function and the threshold voltage show the same tendency results as when u = 5, and it is confirmed that the threshold voltage is smaller than when using a metal electrode. did.
Figure 0004401843

Figure 0004401843

Figure 0004401843

Figure 0004401843

さらに、uの値が4未満、もしくは、6を超えると、閾電圧が大きくなった。例として、x=0.8、y=0.2、z=0のときuの条件を変えたときの閾電圧の変化を図4に示した。uが4未満、もしくは、6を超えると、閾電圧が大きくなるのは、PdTlAs構造が不安定化し、別の相が析出してしまうためと考えられる。 Furthermore, when the value of u was less than 4 or exceeded 6, the threshold voltage increased. As an example, when x = 0.8, y = 0.2, and z = 0, the change in threshold voltage when the condition of u is changed is shown in FIG. When u is less than 4 or exceeds 6, it is considered that the threshold voltage increases because the Pd 5 TlAs structure becomes unstable and another phase precipitates.

図5には、正孔注入電極(PdPtNiZnSe膜の厚さを種々に変え、0.1Vの電圧をかけたときの電流値の(PdPtNiZnSe膜厚依存性を示した。図5に示すように、10nm以下では電極としての性能に支障をきたしたが、10nm以上であれば大きく電流値が変わることはなく良好である。しかし10μm以上になると超音波ワイヤーボンディング時にはがれやすくなり、好ましくない。 In FIG. 5, the thickness of the hole injection electrode (Pd x Pt y Ni z ) u ZnSe film is changed variously, and the current value (Pd x Pty y Ni z ) u when a voltage of 0.1 V is applied. The ZnSe film thickness dependency was shown. As shown in FIG. 5, when the thickness was 10 nm or less, the performance as an electrode was hindered. However, when the thickness was 10 nm or more, the current value was not greatly changed and it was good. However, if it is 10 μm or more, it tends to peel off at the time of ultrasonic wire bonding, which is not preferable.

多結晶Cuドープp型ZnSe上に正孔注入電極(PdPtNiZnSeを用い、ボンディングした例について、図6、図7を用いて説明する。 An example of bonding using a hole injection electrode (Pd x Pt y Ni z ) u ZnSe on polycrystalline Cu-doped p-type ZnSe will be described with reference to FIGS.

ガラス基板61上に、ルツボ加熱式の真空蒸着法を用いて、多結晶Cuドープp型ZnSe層62を約1μm成膜した。多結晶Cuドープp型ZnSe層62は、Cuドーパントを含むp型半導体層の一例である。また、多結晶Cuドープp型ZnSe層62は、ガラス基板上に形成された多結晶体の一例でもある。蒸着は、基板温度を200℃に保持し、Zn、Se、Cu各原料の加熱設定温度をそれぞれ250℃、150℃、1000℃として行った。このときの各原料の分圧比はZn:Se:Cu≒25:80:1であった。この上に2種類の電極を作製した。ひとつは、(PdPtNiZnSe層63をおよそ300nm成膜して作製した。(PdPtNiZnSe層63は、電極層の一例である。この成膜は、ルツボ加熱式の真空蒸着法を用い、基板温度を200℃に保持し、Zn、Se各原料の加熱設定温度をそれぞれ250℃、150℃として行い、直径0.5mmの形状で電極として形成した。さらにその上にスパッタ法によって、Al膜64を約50nm成膜しこれをパッドとした。これを図6に示した。(PdPtNiZnSe層63と、Al膜64とは、正孔注入電極を構成してよい。もう一方の電極は、ルツボ加熱式の真空蒸着法を用いて直径0.5mmの同様な形状でAu膜65を300nm成膜した。これを図7に示した。さらにその上にスパッタ法によって、Al膜64を約50nm成膜しこれをパッドとした。この2種類の電極に直径50μmのAlワイヤーを用いて超音波ボンディングを行った。 A polycrystalline Cu-doped p-type ZnSe layer 62 was formed on the glass substrate 61 with a thickness of about 1 μm using a crucible heating vacuum deposition method. The polycrystalline Cu-doped p-type ZnSe layer 62 is an example of a p-type semiconductor layer containing a Cu dopant. The polycrystalline Cu-doped p-type ZnSe layer 62 is also an example of a polycrystalline body formed on a glass substrate. Vapor deposition was performed with the substrate temperature maintained at 200 ° C. and the heating set temperatures of the respective Zn, Se, and Cu raw materials being 250 ° C., 150 ° C., and 1000 ° C., respectively. The partial pressure ratio of each raw material at this time was Zn: Se: Cu≈25: 80: 1. Two types of electrodes were produced on this. One was prepared by approximately 300nm deposited (Pd x Pt y Ni z) u ZnSe layer 63. (Pd x Pt y Ni z) u ZnSe layer 63 is an example of the electrode layer. This film formation is performed using a crucible heating-type vacuum deposition method, the substrate temperature is maintained at 200 ° C., the heating set temperatures of the respective Zn and Se raw materials are 250 ° C. and 150 ° C., respectively, and the diameter is 0.5 mm. It was formed as an electrode. Further, an Al film 64 having a thickness of about 50 nm was formed thereon by sputtering, and this was used as a pad. This is shown in FIG. The (Pd x Pt y Ni z ) u ZnSe layer 63 and the Al film 64 may constitute a hole injection electrode. The other electrode was formed by depositing an Au film 65 of 300 nm in a similar shape with a diameter of 0.5 mm by using a crucible heating type vacuum deposition method. This is shown in FIG. Further, an Al film 64 having a thickness of about 50 nm was formed thereon by sputtering, and this was used as a pad. Ultrasonic bonding was performed on these two types of electrodes using an Al wire having a diameter of 50 μm.

これら接合の評価として、プル・テスト法を用いた。図8のようにテンション・ゲージ先端の針をボンディングされたワイヤーに引っ掛けて真上にあげた。テンション・ゲージが2.5gfのとき、Al/Au上にボンディングしたAlワイヤーの接合部からはがれてしまった。しかし、Al/(PdPtNiZnSe上にボンディングしたAlワイヤーは接合部からはがれたり破断したりということはなかった。よって、ZnSe上に電極(PdPtNiZnSeを用いた方が、密着性が高いことを確認した。 The pull test method was used for evaluating these junctions. As shown in FIG. 8, the needle at the tip of the tension gauge was hooked on the bonded wire and raised directly above. When the tension gauge was 2.5 gf, it was peeled off from the joint portion of the Al wire bonded on the Al / Au. However, Al / (Pd x Pt y Ni z) Al wires were bonded onto u ZnSe was not that or broken or peeled off from the junction. Therefore, it was confirmed that the adhesiveness was higher when the electrode (Pd x Pt y Ni z ) u ZnSe was used on ZnSe.

多結晶Cuドープp型ZnSe上に正孔注入電極(PdPtNiZnSeを用い、通電試験を行った。図9、図10を用いて説明する。 Using a hole injection electrode (Pd x Pt y Ni z) u ZnSe polycrystalline Cu doped p-type on ZnSe, was subjected to a current test. This will be described with reference to FIGS.

ガラス基板21上に、ルツボ加熱式の真空蒸着法を用いて、多結晶Cuドープp型ZnSe層22を約1μm成膜した。多結晶Cuドープp型ZnSeは、Cuドーパントを含むp型半導体層、及びガラス基板上に形成された多結晶体の一例である。
蒸着は、基板温度を200℃に保持し、Zn、Se、Cu各原料の加熱設定温度をそれぞれ250℃、150℃、1000℃として行った。このときの各原料の分圧比はZn:Se:Cu≒25:80:1であった。
A polycrystalline Cu-doped p-type ZnSe layer 22 was formed on the glass substrate 21 with a thickness of about 1 μm by using a crucible heating vacuum deposition method. Polycrystalline Cu-doped p-type ZnSe is an example of a polycrystalline body formed on a p-type semiconductor layer containing a Cu dopant and a glass substrate.
Vapor deposition was performed with the substrate temperature maintained at 200 ° C. and the heating set temperatures of the respective Zn, Se, and Cu raw materials being 250 ° C., 150 ° C., and 1000 ° C., respectively. The partial pressure ratio of each raw material at this time was Zn: Se: Cu≈25: 80: 1.

次に、この上に2種類の電極を作製した。ひとつは、ルツボ加熱式の真空蒸着法を用い、(PdPtNiZnSe層23をおよそ300nm成膜し、直径0.5mm、電極間間隔5mmの形状で電極として形成した。(図9)。(PdPtNiZnSe層23は、電極層の一例である。もう一方の電極は、ルツボ加熱式の真空蒸着法を用いて直径0.5mm、電極間間隔5mmの同様な形状でAu膜65を300nm成膜した(図10)。これにより、Cuドーパントを含むp型半導体層に、金属電極の一例であるAu電極を形成した。他の例において、金属電極は、Auに代えて、例えばPt、又はAl等により形成されてもよい。 Next, two types of electrodes were produced on this. One was a crucible heating type vacuum vapor deposition method, in which a (Pd x Pt y Ni z ) u ZnSe layer 23 was formed to a thickness of about 300 nm, and formed as an electrode having a diameter of 0.5 mm and an interelectrode distance of 5 mm. (FIG. 9). (Pd x Pt y Ni z) u ZnSe layer 23 is an example of the electrode layer. For the other electrode, a 300 nm Au film 65 having a diameter of 0.5 mm and an interelectrode spacing of 5 mm was formed using a crucible heating vacuum deposition method (FIG. 10). As a result, an Au electrode as an example of a metal electrode was formed on the p-type semiconductor layer containing Cu dopant. In another example, the metal electrode may be formed of, for example, Pt or Al instead of Au.

これらの電極にプローブを用いて20mAの定電流で通電試験を行い、比較をした。その結果、Au電極の寿命は、200時間であった。また、(PdPtNiZnSe電極は、1000時間以上安定して動作した。これにより、(PdPtNiZnSe電極について、電極としての信頼性が高いことを確認した。 The electrodes were subjected to an energization test at a constant current of 20 mA using probes and compared. As a result, the lifetime of the Au electrode was 200 hours. In addition, the (Pd x Pt y Ni z ) u ZnSe electrode operated stably for 1000 hours or more. As a result, it was confirmed that the (Pd x Pt y Ni z ) u ZnSe electrode has high reliability as an electrode.

また、さらに通電試験を続けることにより、(PdPtNiZnSe電極の中でもPdの含有量の少ない電極ほど、寿命が長いことを確認した。Pdの含有量を減らしNi、Ptを混ぜることによって、さらに寿命が長くなることが示された。 Further, by continuing the energization test, it was confirmed that among the (Pd x Pt y Ni z ) u ZnSe electrodes, the electrode having a lower Pd content has a longer lifetime. It was shown that the lifetime was further increased by reducing the Pd content and mixing Ni and Pt.

図11を用いて、ガラス基板上に作製した発光ダイオードに適用した例を説明する。   An example applied to a light-emitting diode manufactured over a glass substrate will be described with reference to FIG.

ガラス基板41上にn型用電極としてITO膜42を500nm、スパッタリング法を用いて成膜した。この上にルツボ加熱式の真空蒸着法を用い、n型半導体としてClドープのn型ZnSe層43を成膜した。ここで、Cl源としてZnClを用い、設定温度は210℃とした。形成されたn型ZnS0.3Se0.7膜43上に、p型半導体としてCuドープのp型ZnS0.3Se0.7層44を成膜した。Cuドープのp型ZnS0.3Se0.7層44は、Cuドーパントを含むp型半導体層の一例である。成長時のCuの設定温度は1000℃とした。この一連の成長は基板温度を250℃とした。このときの正孔濃度は1×1021cm−3であった。続けてp型ZnSe(p型ZnS0.3Se0.7層44)上に、正孔注入電極として(Pd0.8Pt0.1Ni0.1ZnSe層45を積層させた。(Pd0.8Pt0.1Ni0.1ZnSe層45は、電極層の一例である。このとき、基板温度を200℃とし、各原料の仕込んだ質量比はPd:Pt:Ni:ZnSe≒4:0.5:0.5:1として行った。さらにその上にスパッタリング法によって、Al膜46を成膜し、直径0.5mmの電極を形成した。この上に直径50μmのAlワイヤーを用いて超音波ボンディングを行った。最後にITO膜42上にIn膜47をつけて電極とした。これの電気特性は図12に示すように、閾電圧3Vの整流性を示した。5V印加すると発光をし、波長480nmをピークとするスペクトルが得られ、これを図13に示した。 An ITO film 42 having a thickness of 500 nm was formed on the glass substrate 41 as an n-type electrode by sputtering. A Cl-doped n-type ZnSe layer 43 was formed thereon as an n-type semiconductor by using a crucible heating type vacuum vapor deposition method. Here, ZnCl 2 was used as the Cl source, and the set temperature was 210 ° C. On the formed n-type ZnS 0.3 Se 0.7 film 43, a Cu-doped p-type ZnS 0.3 Se 0.7 layer 44 was formed as a p-type semiconductor. The Cu-doped p-type ZnS 0.3 Se 0.7 layer 44 is an example of a p-type semiconductor layer containing a Cu dopant. The set temperature of Cu during growth was 1000 ° C. In this series of growth, the substrate temperature was 250 ° C. The hole concentration at this time was 1 × 10 21 cm −3 . Subsequently, a (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe layer 45 was laminated on the p-type ZnSe (p-type ZnS 0.3 Se 0.7 layer 44) as a hole injection electrode. The (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe layer 45 is an example of an electrode layer. At this time, the substrate temperature was set to 200 ° C., and the mass ratio of each raw material was set to Pd: Pt: Ni: ZnSe≈4: 0.5: 0.5: 1. Further, an Al film 46 was formed thereon by sputtering to form an electrode having a diameter of 0.5 mm. On this, ultrasonic bonding was performed using an Al wire having a diameter of 50 μm. Finally, an In film 47 was formed on the ITO film 42 to form an electrode. As shown in FIG. 12, the electrical characteristics of the device showed rectification with a threshold voltage of 3V. When 5 V was applied, light was emitted and a spectrum having a peak at a wavelength of 480 nm was obtained. This is shown in FIG.

次に、本発明をダイオードでの発光に適用した例を説明する。図14に示すような発光ダイオードを作製した。   Next, an example in which the present invention is applied to light emission by a diode will be described. A light emitting diode as shown in FIG. 14 was produced.

基板として、[001]軸に配向したn型ZnSe単結晶71を用いた。この基板に酸エッチングを施し、さらに真空度10−5Pa以上のMBEの真空チャンバー内で500℃−15分の熱エッチングを施した。この基板上にMBE法により、n型半導体としてClドープのn型ZnSe層72を成膜した。ここで、Cl源としてZnClを用い、設定温度は210℃とした。得られたn型ZnSeのキャリア濃度は約1×1018cm−3であった。このn型ZnSe層上に、p型半導体としてCuドープのp型ZnSe層73をエピタキシャル成長させた。Cuドープのp型ZnSe層73は、Cuドーパントを含むp型半導体層の一例である。ここで、成長時のCuの設定温度は1000℃とした。この一連の成長は基板温度を250℃とし、フラックス比Zn:Seをおよそ1:2として行った。得られたp型ZnSeの正孔濃度は2×1021cm−3であった。 As the substrate, n-type ZnSe single crystal 71 oriented in the [001] axis was used. This substrate was subjected to acid etching, and further subjected to thermal etching at 500 ° C. for 15 minutes in an MBE vacuum chamber having a degree of vacuum of 10 −5 Pa or higher. A Cl-doped n-type ZnSe layer 72 was formed as an n-type semiconductor on the substrate by MBE. Here, ZnCl 2 was used as the Cl source, and the set temperature was 210 ° C. The carrier concentration of the obtained n-type ZnSe was about 1 × 10 18 cm −3 . On this n-type ZnSe layer, a Cu-doped p-type ZnSe layer 73 was epitaxially grown as a p-type semiconductor. The Cu-doped p-type ZnSe layer 73 is an example of a p-type semiconductor layer containing a Cu dopant. Here, the set temperature of Cu during growth was set to 1000 ° C. In this series of growth, the substrate temperature was set to 250 ° C., and the flux ratio Zn: Se was set to about 1: 2. The hole concentration of the obtained p-type ZnSe was 2 × 10 21 cm −3 .

続けて、p型ZnSe上に正孔注入電極として(Pd0.8Pt0.1Ni0。1ZnSe層74を積層させた。(Pd0.8Pt0.1Ni0.1ZnSe層74は、電極層の一例である。ここで、正孔注入電極の電極層である(Pd0.8Pt0.1Ni0。1ZnSe層のX線回折解析を行った結果を、図15に示した。尚、ZnSeの回折強度が強いため、30〜35、62〜70、109〜110[deg]を省いて測定した。観測された回折はPd5.1ZnSeとして報告されている結晶構造と同一の構造を有することがわかった。 Subsequently, a (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe layer 74 was laminated on the p-type ZnSe as a hole injection electrode. The (Pd 0.8 Pt 0.1 Ni 0.1 ) 5 ZnSe layer 74 is an example of an electrode layer. Here, an electrode layer of a hole injection electrode (Pd 0.8 Pt 0.1 Ni 0.1) 5 result of X-ray diffraction analysis of the ZnSe layer, shown in FIG. 15. In addition, since the diffraction intensity of ZnSe is strong, it measured by omitting 30-35, 62-70, 109-110 [deg]. The observed diffraction was found to have the same structure as that reported for Pd 5.1 ZnSe.

最後にn型基板にIn層75をつけ電極とし、電気特性を得た。その結果、p−n接合の順バイアス閾値電圧約3Vの整流性を示した。5Vの電圧印加ではピーク波長470nmの発光が得られた。図16に示すように、20mAでの連続動作を行ったところ、1000時間でもその発光強度は初期強度の90%までしか減衰せず、長時間の安定動作を確認することができた。   Finally, an In layer 75 was applied to the n-type substrate as an electrode to obtain electrical characteristics. As a result, the rectifying property of a forward bias threshold voltage of about 3 V at the pn junction was shown. When a voltage of 5 V was applied, light emission with a peak wavelength of 470 nm was obtained. As shown in FIG. 16, when continuous operation was performed at 20 mA, the emission intensity was attenuated to 90% of the initial intensity even after 1000 hours, and stable operation for a long time could be confirmed.

次に、この発明を多結晶基板上に適用したダイオードの例について、図17を用いて説明する。   Next, an example of a diode in which the present invention is applied to a polycrystalline substrate will be described with reference to FIG.

基板として高抵抗の、[001]軸に優先配向したZnSe多結晶101を用いた。この基板に酸エッチングを施し、さらに真空度10−5Pa以上のMBEの真空チャンバー内で500℃−15分の熱エッチングを施した。この基板の(001)面上にMBE法を用いて正孔注入電極として(Pd0.9Pt0.1NiZnSe層102を積層させた。(Pd0.9Pt0.1NiZnSe層102は、電極層の一例である。次に、MBE法により、p型半導体層としてCuドープのp型ZnSe層103を積層させた。これにより、本例において、p型半導体層は、[001]軸に優先配向しながら、電極層の上に形成される。このときのCuの設定温度は1000℃とした。得られたp型ZnSeの正孔濃度は2×1021cm−3であった。次に、n型半導体層としてClドープのn型ZnSe層104を成膜した。このときCl源としてZnClを用い、設定温度は210℃とした。このn型ZnSeのキャリア濃度は約1×1018cm−3であった。この一連の成長は基板温度を250℃とし、フラックス比Zn:Seをおよそ1:2として行った。 A high-resistance ZnSe polycrystal 101 preferentially oriented on the [001] axis was used as the substrate. This substrate was subjected to acid etching, and further subjected to thermal etching at 500 ° C. for 15 minutes in an MBE vacuum chamber having a degree of vacuum of 10 −5 Pa or higher. A (Pd 0.9 Pt 0.1 Ni 0 ) 5 ZnSe layer 102 was laminated as a hole injection electrode on the (001) plane of this substrate by using the MBE method. The (Pd 0.9 Pt 0.1 Ni 0 ) 5 ZnSe layer 102 is an example of an electrode layer. Next, a Cu-doped p-type ZnSe layer 103 was stacked as a p-type semiconductor layer by MBE. Thereby, in this example, the p-type semiconductor layer is formed on the electrode layer while preferentially orientating in the [001] axis. The set temperature of Cu at this time was 1000 ° C. The hole concentration of the obtained p-type ZnSe was 2 × 10 21 cm −3 . Next, a Cl-doped n-type ZnSe layer 104 was formed as an n-type semiconductor layer. At this time, ZnCl 2 was used as the Cl source, and the set temperature was 210 ° C. The carrier concentration of this n-type ZnSe was about 1 × 10 18 cm −3 . In this series of growth, the substrate temperature was set to 250 ° C., and the flux ratio Zn: Se was set to about 1: 2.

さらにn型ZnSe層104上と(Pd0.9Pt0.1NiZnSe層102上に、スパッタリング法によって、Al膜105、106を成膜し、直径0.5mmの電極を形成した。この上に直径50μmのAlワイヤーを用いて超音波ボンディングを行った。 Further, Al films 105 and 106 were formed by sputtering on the n-type ZnSe layer 104 and the (Pd 0.9 Pt 0.1 Ni 0 ) 5 ZnSe layer 102 to form an electrode having a diameter of 0.5 mm. . On this, ultrasonic bonding was performed using an Al wire having a diameter of 50 μm.

こうして作製したダイオードは、図18に示すように、p−n接合の順バイアス閾値電圧約4Vの整流性を示した。   As shown in FIG. 18, the diode thus fabricated exhibited a rectifying property with a forward bias threshold voltage of about 4 V at the pn junction.

次に、この発明を単結晶基板上に適用したレーザダイオードの例について、図19を用いて説明する。   Next, an example of a laser diode in which the present invention is applied to a single crystal substrate will be described with reference to FIG.

基板として、[001]軸に配向したn型GaAs基板81を用いた。この基板に酸エッチングを施し、さらに真空度10−5Pa以上のMBEの真空チャンバー内で500℃−15分の熱エッチングを施した。この基板の(001)面上に、クラッド層としてGaAs基板と整合性のあるn型ClドープZnS0.06Se0.94層82を用い、1μm成膜した。この上に、Zn0.8Cd0.2Seの量子井戸層83を活性層とし、7nm成膜した。さらに、p型CuドープZnS0.06Se0.94層84クラッド層に用い、1μm成膜した。その上に積む層の格子同士にひずみが生じないよう、ZnSSe系の層85をバッファ層として成膜し、最上層のコンタクト層がCuドープしたZnS0.3Se0.7層86となるようにした。CuドープしたZnS0.3Se0.7層86は、Cuドーパントを含むp型半導体層の一例である。さらにその上に電極として(Pd0.9Pt0.1NiZnSe層87を積層し、これをp型電極とした。このp型電極は、正孔注入電極の一例である。また、(Pd0.9Pt0.1NiZnSe層87は、電極層の一例である。n型電極にはIn層88を用いた。 As the substrate, an n-type GaAs substrate 81 oriented in the [001] axis was used. This substrate was subjected to acid etching, and further subjected to thermal etching at 500 ° C. for 15 minutes in an MBE vacuum chamber having a degree of vacuum of 10 −5 Pa or higher. On the (001) plane of this substrate, an n-type Cl-doped ZnS 0.06 Se 0.94 layer 82 having consistency with the GaAs substrate was used as a cladding layer, and a 1 μm film was formed. On top of this, a Zn 0.8 Cd 0.2 Se quantum well layer 83 was used as an active layer, and a film of 7 nm was formed. Furthermore, it was used for the p-type Cu-doped ZnS 0.06 Se 0.94 layer 84 clad layer, and was formed to 1 μm. A ZnSSe-based layer 85 is formed as a buffer layer so that the lattices of the layers stacked thereon are not distorted, and the uppermost contact layer is a Cu-doped ZnS 0.3 Se 0.7 layer 86. I made it. The Cu-doped ZnS 0.3 Se 0.7 layer 86 is an example of a p-type semiconductor layer containing a Cu dopant. Further, a (Pd 0.9 Pt 0.1 Ni 0 ) 5 ZnSe layer 87 was stacked thereon as an electrode, and this was used as a p-type electrode. This p-type electrode is an example of a hole injection electrode. The (Pd 0.9 Pt 0.1 Ni 0 ) 5 ZnSe layer 87 is an example of an electrode layer. An In layer 88 was used for the n-type electrode.

図20に、77Kにおいてパルス幅1μs、繰り返し周波数1kHzのパルス駆動下で測定したL−I特性を示した。光出力は電流値200mAで立ち上がった。しきい値電流密度は0.8kA/cmであった。また、発光スペクトルを図21に示した。 FIG. 20 shows the LI characteristics measured under a pulse drive with a pulse width of 1 μs and a repetition frequency of 1 kHz at 77K. The optical output rose at a current value of 200 mA. The threshold current density was 0.8 kA / cm 2 . The emission spectrum is shown in FIG.

本発明を単結晶基板上に適用したフォトダイオードの例について、図22を用いて説明する。   An example of a photodiode in which the present invention is applied to a single crystal substrate will be described with reference to FIGS.

基板として、[001]軸に配向したn型ZnSe単結晶91を用いた。この基板に酸エッチングを施し、さらに真空度10−5Pa以上のMBEの真空チャンバー内で500℃−15分の熱エッチングを施した。この基板の(001)面上にMBE法により、Clドープのn型ZnSe層92を成膜した。ここで、Cl源としてZnClを用い、設定温度は210℃とした。このn型ZnSeのキャリア濃度は約1×1018cm−3であった。このn型ZnSe膜上にノンドープのZnSe膜93を積層した。さらにその上にCuドープのp型ZnSe層94をエピタキシャル成長させた。Cuドープのp型ZnSe層94は、Cuドーパントを含むp型半導体層の一例である。成長時のCuの設定温度は1000℃とした。この一連の成長は基板温度を250℃とし、フラックス比Zn:Seをおよそ1:2として行った。得られたp型ZnSeの正孔濃度は2×1021cm−3であった。 As the substrate, n-type ZnSe single crystal 91 oriented in the [001] axis was used. This substrate was subjected to acid etching, and further subjected to thermal etching at 500 ° C. for 15 minutes in an MBE vacuum chamber having a degree of vacuum of 10 −5 Pa or higher. A Cl-doped n-type ZnSe layer 92 was formed on the (001) plane of this substrate by MBE. Here, ZnCl 2 was used as the Cl source, and the set temperature was 210 ° C. The carrier concentration of this n-type ZnSe was about 1 × 10 18 cm −3 . A non-doped ZnSe film 93 was laminated on the n-type ZnSe film. Further, a Cu-doped p-type ZnSe layer 94 was epitaxially grown thereon. The Cu-doped p-type ZnSe layer 94 is an example of a p-type semiconductor layer containing a Cu dopant. The set temperature of Cu during growth was 1000 ° C. In this series of growth, the substrate temperature was set to 250 ° C., and the flux ratio Zn: Se was set to about 1: 2. The hole concentration of the obtained p-type ZnSe was 2 × 10 21 cm −3 .

続けて、p型ZnSe層94上に(Pd0.9Pt0.1Ni5.1ZnSe層95を積層させた。(Pd0.9Pt0.1Ni5.1ZnSe層95は、電極層の一例である。最後にn型基板にIn層96をつけて電極とした。 Subsequently, a (Pd 0.9 Pt 0.1 Ni 0 ) 5.1 ZnSe layer 95 was laminated on the p-type ZnSe layer 94. (Pd 0.9 Pt 0.1 Ni 0 ) 5.1 The ZnSe layer 95 is an example of an electrode layer. Finally, an In layer 96 was attached to the n-type substrate to form an electrode.

その結果、約470nmにピークを持つような分光感度特性が得られた。   As a result, spectral sensitivity characteristics having a peak at about 470 nm were obtained.

この発明をガラス基板上に適用した太陽電池の例について、図23を用いて説明する。   An example of a solar cell in which the present invention is applied to a glass substrate will be described with reference to FIG.

ガラス基板201上に、ITO層202を500nm、スパッタリング法を用いて成膜した。この上にルツボ加熱式の真空蒸着法を用い、Clドープのn型ZnSe層203を成膜した。ここで、Cl源としてZnClを用い、設定温度は210℃とした。このn型ZnSe層203上にノンドープのZnSe膜204を積層した。さらにその上にCuドープのp型ZnSe層205を積層した。Cuドープのp型ZnSe層205は、Cuドーパントを含むp型半導体層の一例である。この時のCuの設定温度は1000℃とした。この一連の成長は基板温度を250℃とし、分圧比Zn:Seをおよそ1:2として行った。続けてp型ZnSe層205上に正孔注入電極(Pd0.9Pt0.1NiZnSe層206を積層させた。(Pd0.9Pt0.1Ni5.1ZnSe層206は、電極層の一例である。さらにその上にスパッタリング法によって、Al膜207を成膜し、直径0.5mmの電極を形成した。この上に直径50μmのAlワイヤーを用いて超音波ボンディングを行った。最後にn型基板にIn層208をつけ電極とした。約480nmにピークを持つような分光感度特性が得られた。 An ITO layer 202 was formed to a thickness of 500 nm on the glass substrate 201 by a sputtering method. A Cl-doped n-type ZnSe layer 203 was formed thereon using a crucible heating type vacuum deposition method. Here, ZnCl 2 was used as the Cl source, and the set temperature was 210 ° C. A non-doped ZnSe film 204 was laminated on the n-type ZnSe layer 203. Further, a Cu-doped p-type ZnSe layer 205 was laminated thereon. The Cu-doped p-type ZnSe layer 205 is an example of a p-type semiconductor layer containing a Cu dopant. The set temperature of Cu at this time was 1000 ° C. In this series of growth, the substrate temperature was 250 ° C., and the partial pressure ratio Zn: Se was about 1: 2. Subsequently, a hole injection electrode (Pd 0.9 Pt 0.1 Ni 0 ) 5 ZnSe layer 206 was laminated on the p-type ZnSe layer 205. (Pd 0.9 Pt 0.1 Ni 0 ) 5.1 ZnSe layer 206 is an example of an electrode layer. Further, an Al film 207 was formed thereon by sputtering to form an electrode having a diameter of 0.5 mm. On this, ultrasonic bonding was performed using an Al wire having a diameter of 50 μm. Finally, an In layer 208 was attached to the n-type substrate to form an electrode. A spectral sensitivity characteristic having a peak at about 480 nm was obtained.

分光感度特性はその半導体の禁止帯幅によって決まる。太陽の光をより効率よく発電するためには、現在、太陽電池に使われているシリコンなどの半導体よりも高波長側の感度特性を持った太陽電池を組み合わせて使い、太陽光のスペクトルをすべて網羅する必要がある。さらに、容易に大型化できる必要がある。この実施例における太陽電池は、高波長側の波長感度特性をもち、さらにガラス基板上への作製が容易なので大型化がしやすい。   Spectral sensitivity characteristics are determined by the band gap of the semiconductor. In order to generate solar light more efficiently, it is necessary to combine solar cells with sensitivity characteristics on the higher wavelength side than semiconductors such as silicon currently used in solar cells, and to fully utilize the sunlight spectrum. It is necessary to cover. Furthermore, it is necessary to easily increase the size. The solar cell in this example has a wavelength sensitivity characteristic on the high wavelength side, and is easy to make on a glass substrate, so that it is easy to increase the size.

本発明に係る正孔注入電極及び半導体素子は、例えば発光ダイオード、ダイオード、レーザダイオード、フォトダイオード、又は太陽電池等に、好適に利用できる。   The hole injection electrode and the semiconductor element according to the present invention can be suitably used for, for example, a light emitting diode, a diode, a laser diode, a photodiode, or a solar cell.

本発明の代表的な形態を示す断面図である。It is sectional drawing which shows the typical form of this invention. 本発明の実施例1に係る半導体素子を示す断面図である。It is sectional drawing which shows the semiconductor element which concerns on Example 1 of this invention. 本発明の実施例2に係る半導体素子を示す断面図である。It is sectional drawing which shows the semiconductor element which concerns on Example 2 of this invention. 本発明の実施例2における、電極層のu値の特性依存性を示す図である。It is a figure which shows the characteristic dependence of u value of an electrode layer in Example 2 of this invention. 本発明の実施例2における、電極層の膜厚依存性を示す図である。It is a figure which shows the film thickness dependence of the electrode layer in Example 2 of this invention. 本発明の実施例3に係る半導体素子を示す断面図である。It is sectional drawing which shows the semiconductor element which concerns on Example 3 of this invention. 本発明の実施例3に係る半導体素子の従来例を示す断面図である。It is sectional drawing which shows the prior art example of the semiconductor element which concerns on Example 3 of this invention. 本発明の実施例3に係る半導体素子の評価方法を示す断面図である。It is sectional drawing which shows the evaluation method of the semiconductor element which concerns on Example 3 of this invention. 本発明の実施例4に係る半導体素子を示す断面図である。It is sectional drawing which shows the semiconductor element which concerns on Example 4 of this invention. 本発明の実施例4に係る半導体素子の従来例を示す断面図である。It is sectional drawing which shows the prior art example of the semiconductor element which concerns on Example 4 of this invention. 本発明の実施例5に係る半導体素子(発光ダイオード)を示す断面図である。It is sectional drawing which shows the semiconductor element (light emitting diode) which concerns on Example 5 of this invention. 本発明の実施例5に係る半導体素子(発光ダイオード)の電気特性を示す図である。It is a figure which shows the electrical property of the semiconductor element (light emitting diode) which concerns on Example 5 of this invention. 本発明の実施例5に係る半導体素子(発光ダイオード)の発光特性を示す図である。It is a figure which shows the light emission characteristic of the semiconductor element (light emitting diode) which concerns on Example 5 of this invention. 本発明の実施例6に係る半導体素子(発光ダイオード)を示す断面図である。It is sectional drawing which shows the semiconductor element (light emitting diode) which concerns on Example 6 of this invention. 本発明の実施例6に係る半導体素子(発光ダイオード)のX線回折を示す図である。It is a figure which shows the X-ray diffraction of the semiconductor element (light emitting diode) which concerns on Example 6 of this invention. 本発明の実施例6に係る半導体素子(発光ダイオード)の電気特性を示す図である。It is a figure which shows the electrical property of the semiconductor element (light emitting diode) which concerns on Example 6 of this invention. 本発明の実施例7に係る半導体素子(ダイオード)を示す断面図である。It is sectional drawing which shows the semiconductor element (diode) which concerns on Example 7 of this invention. 本発明の実施例7に係る半導体素子(ダイオード)の電気特性を示す図である。It is a figure which shows the electrical property of the semiconductor element (diode) which concerns on Example 7 of this invention. 本発明の実施例8に係る半導体素子(レーザダイオード)を示す断面図である。It is sectional drawing which shows the semiconductor element (laser diode) based on Example 8 of this invention. 本発明の実施例8に係る半導体素子(レーザダイオード)のL−I特性を示す図である。It is a figure which shows the LI characteristic of the semiconductor element (laser diode) which concerns on Example 8 of this invention. 本発明の実施例8に係る半導体素子(レーザダイオード)の発光特性を示す図である。It is a figure which shows the light emission characteristic of the semiconductor element (laser diode) based on Example 8 of this invention. 本発明の実施例9に係る半導体素子(フォトダイオード)を示す断面図である。It is sectional drawing which shows the semiconductor element (photodiode) based on Example 9 of this invention. 本発明の実施例10に係る半導体素子(太陽電池)を示す断面図である。It is sectional drawing which shows the semiconductor element (solar cell) which concerns on Example 10 of this invention. 本発明の実施例1において、測定を行ったパラメータの値を示す。In Example 1 of this invention, the value of the parameter which measured is shown. 本発明の実施例2において、パラメータの各点において測定した閾電圧を示す。In Example 2 of this invention, the threshold voltage measured in each point of a parameter is shown. 本発明の電極層の結晶構造の模式図である。It is a schematic diagram of the crystal structure of the electrode layer of this invention. ZnSe閃亜鉛鉱型結晶構造の模式図である。It is a schematic diagram of a ZnSe zinc blende type crystal structure.

符号の説明Explanation of symbols

11 基板
12 n型用電極
13 n型半導体
14 p型半導体
15 正孔注入電極(電極層を含む)
11 substrate 12 n-type electrode 13 n-type semiconductor 14 p-type semiconductor 15 hole injection electrode (including electrode layer)

Claims (9)

組成式(PdPtNiZnSe(ただし、uは4≦u≦6の実数であり、x、y、zはx+y+z=1、1>x≧0、1>y≧0、1>z≧0の実数)で示される材料からなる電極層を有する正孔注入電極と、
前記電極層と接するように形成された、組成式(Zn 1−α−β Mg α Cd β )(Se 1−m−n Te )(ただし、モル比m、nおよびα、βは、m+n≦1、0≦m≦1、0≦n≦0.2、0≦α≦0.2、0≦β≦0.2)で示される材料からなる半導体層と
を有することを特徴とする半導体素子
Composition formula (Pd x Pt y Ni z ) u ZnSe (where u is a real number of 4 ≦ u ≦ 6, x, y, z are x + y + z = 1, 1> x ≧ 0, 1> y ≧ 0, 1 Hole injection electrode having an electrode layer made of a material represented by
Was formed in contact with the electrode layer, the composition formula (Zn 1-α-β Mg α Cd β) (Se 1-m-n S m Te n) ( where the mole ratio m, n and alpha, beta is M + n ≦ 1, 0 ≦ m ≦ 1, 0 ≦ n ≦ 0.2, 0 ≦ α ≦ 0.2, 0 ≦ β ≦ 0.2)
A semiconductor device comprising:
前記半導体層が、ドーパントによりp型特性を与えた半導体であることを特徴とする請求項1記載の半導体素子 The semiconductor element according to claim 1, wherein the semiconductor layer is a semiconductor provided with p-type characteristics by a dopant . 前記半導体層が[001]軸配向した単結晶からなり、かつ、前記電極層の[001]軸が前記半導体層の[001]軸と略平行であることを特徴とする請求項1または2に記載の半導体素子。 Said semiconductor layer is made of a single crystal oriented [001] axis, and, to claim 1 or 2 [001] axis of the electrode layer is equal to or [001] axis and is substantially parallel to said semiconductor layer The semiconductor element as described. 前記半導体層が[001]軸優先配向した多結晶体からなり、かつ、前記電極層の[001]軸が前記半導体層の[001]軸と略平行であることを特徴とする請求項1または2に記載の半導体素子。 It said semiconductor layer is made of [001] axis preferentially oriented polycrystal, and claim 1 [001] axis of the electrode layer is equal to or [001] axis and is substantially parallel to the semiconductor layer or 2. The semiconductor element according to 2 . 前記半導体層及び前記電極層は、ガラス基板上に形成されていることを特徴とする請求項4に記載の半導体素子。 The semiconductor element according to claim 4, wherein the semiconductor layer and the electrode layer are formed on a glass substrate. 前記電極層の厚みが、10nm以上10μm以下であることを特徴とする請求項1乃至5
のいずれかに記載の半導体素子。
Claims 1 to 5 the thickness of the electrode layer, characterized in that at 10nm or more 10μm or less
The semiconductor element in any one of.
前記半導体層が、1×1018cm−3以上1×1022cm−3以下の正孔濃度を有することを特徴とする請求項1乃至6のいずれかに記載の半導体素子。 The semiconductor element according to claim 1 , wherein the semiconductor layer has a hole concentration of 1 × 10 18 cm −3 or more and 1 × 10 22 cm −3 or less. 前記半導体層が、Cuドーパントを含むp型半導体層であることを特徴とする請求項2乃至7のいずれかに記載の半導体素子。 The semiconductor element according to claim 2 , wherein the semiconductor layer is a p-type semiconductor layer containing a Cu dopant. 前記半導体素子が発光ダイオード、ダイオード、レーザダイオード、フォトダイオード、
もしくは、太陽電池であることを特徴とする請求項1乃至8のいずれかに記載の半導体素
子。
The semiconductor element is a light emitting diode, a diode, a laser diode, a photodiode,
Or it is a solar cell, The semiconductor element in any one of the Claims 1 thru | or 8 characterized by the above-mentioned.
JP2004105125A 2004-03-31 2004-03-31 Hole injection electrode and semiconductor device Expired - Fee Related JP4401843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004105125A JP4401843B2 (en) 2004-03-31 2004-03-31 Hole injection electrode and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105125A JP4401843B2 (en) 2004-03-31 2004-03-31 Hole injection electrode and semiconductor device

Publications (2)

Publication Number Publication Date
JP2005294415A JP2005294415A (en) 2005-10-20
JP4401843B2 true JP4401843B2 (en) 2010-01-20

Family

ID=35327034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105125A Expired - Fee Related JP4401843B2 (en) 2004-03-31 2004-03-31 Hole injection electrode and semiconductor device

Country Status (1)

Country Link
JP (1) JP4401843B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944522B2 (en) * 2006-07-07 2012-06-06 住友電気工業株式会社 Laser optical component made of polycrystalline zinc selenide and method for producing the same
JP4974667B2 (en) * 2006-12-27 2012-07-11 パナソニック株式会社 Linear light emitting device
US8330177B2 (en) 2007-02-27 2012-12-11 Panasonic Corporation Display device
JP2008255444A (en) * 2007-04-06 2008-10-23 Hoya Corp SUBSTRATES WITH ZnCuSe THIN FILM, AND ITS MANUFACTURING METHOD
JP4805887B2 (en) * 2007-09-05 2011-11-02 株式会社東芝 Semiconductor laser device
US7737458B2 (en) 2008-02-25 2010-06-15 Panasonic Corporation Light emitting device having a straight-line shape

Also Published As

Publication number Publication date
JP2005294415A (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP4787496B2 (en) Hybrid beam deposition system and method and semiconductor device made thereby
KR100582250B1 (en) Light emitting diode and laser diode having n-type ZnO layer and p-type semiconductor laser
JP2004056098A (en) Light emitting device and method of manufacture the same
JP4270885B2 (en) Oxide semiconductor light emitting device
JP4504309B2 (en) Light emitting diode
US6730941B2 (en) Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode
JPH0268968A (en) Compound semiconductor light-emitting device
JP4233570B2 (en) Semiconductor material and semiconductor element using the same
KR100827993B1 (en) Gallium nitride-based semiconductor device
KR101030823B1 (en) Transparent thin film, light emitting device comprising the same, and methods for preparing the same
JP4401843B2 (en) Hole injection electrode and semiconductor device
JP4285837B2 (en) AlGaInP light emitting device with window layer
JP2001015852A (en) Electrode structure of p-type group iii nitride semiconductor layer and method for forming the same
JP4705384B2 (en) Gallium nitride semiconductor device
JP2003060235A (en) Ii-vi compound semiconductor crystal and photoelectric conversion functional element
JP2004349584A (en) Oxide semiconductor light emitting element
US20100123129A1 (en) ZnO-CONTAINING SEMICONDUCTOR LAYER AND DEVICE USING THE SAME
JP3577463B2 (en) III-nitride semiconductor light emitting diode
JPH09219539A (en) Nitride semiconductor device and manufacture thereof
JP2011096902A (en) ZuO-BASED COMPOUND SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME
JP2001226200A (en) LOW RESISTANCE p-TYPE SINGLE CRYSTAL ZnS AND ITS PRODUCING METHOD
JP4278394B2 (en) Oxide semiconductor light emitting device
JP2003110142A (en) Oxide semiconductor light-emitting device and its manufacturing method
KR100389738B1 (en) SHORT WAVELENGTH ZnO LED AND METHOD FOR PRODUCING OF THE SAME
Liu et al. Light-Emitting Diodes Based on p-GaN/i-ZnO/n-ZnO Heterojunctions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees