JPH0225033A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0225033A JPH0225033A JP63175941A JP17594188A JPH0225033A JP H0225033 A JPH0225033 A JP H0225033A JP 63175941 A JP63175941 A JP 63175941A JP 17594188 A JP17594188 A JP 17594188A JP H0225033 A JPH0225033 A JP H0225033A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- bump
- resist
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000007747 plating Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 7
- 239000010953 base metal Substances 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 4
- 229910052804 chromium Inorganic materials 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ギヤングボンディング等に使用されるバンプ
付半導体の製造方法に関する。
付半導体の製造方法に関する。
本発明は半導体基板上にバンプ電極を、電気めつき、無
電解めっきなどの湿式めっきで製造する方法において、
特に製造工程に特徴を有するもので、パッド電極より小
さめのレジストパターンを施した後、基部めっきを行い
、この後レジストを剥離してからパッド電極と所定形状
のレジストを施してめっきパターンとし、この後バンプ
めっきを通してバンプ型電極上面がほぼ平坦になるバン
プを製造しようというものである。
電解めっきなどの湿式めっきで製造する方法において、
特に製造工程に特徴を有するもので、パッド電極より小
さめのレジストパターンを施した後、基部めっきを行い
、この後レジストを剥離してからパッド電極と所定形状
のレジストを施してめっきパターンとし、この後バンプ
めっきを通してバンプ型電極上面がほぼ平坦になるバン
プを製造しようというものである。
従来、湿式めっきによるバンプを製造する方法としては
、第２図に示すように半導体基板上に集積回路を形成し
、パッド部のみＡＪ電極２を露出し、表面をＰＳＧ膜、
窒化膜等のパシベーション膜３を施した上に下地との密
着性の高いクロムなどのバリヤ被膜４、銅などのめっき
性の良いめっき用導電膜５を形成した後、膜厚数ミクロ
ン程度のレジスト６によりバンプ形成部以外をマスキン
グした後（第２図＋ａｌ）、バンプめっきを施し、バン
プめっきＭ８を形成しく第２図ｆｂｌ）、レジスト８、
バリヤ被膜４及びめっき用導電膜５を剥離してバンプ型
電極を得る（第２図（Ｃ））バンプめっきする方法が一
般的であった。また特公昭５４−３４１４１に見られる
ように膜厚の厚いフォトレジストを使用しバンプを製造
する方法も提案されている。
、第２図に示すように半導体基板上に集積回路を形成し
、パッド部のみＡＪ電極２を露出し、表面をＰＳＧ膜、
窒化膜等のパシベーション膜３を施した上に下地との密
着性の高いクロムなどのバリヤ被膜４、銅などのめっき
性の良いめっき用導電膜５を形成した後、膜厚数ミクロ
ン程度のレジスト６によりバンプ形成部以外をマスキン
グした後（第２図＋ａｌ）、バンプめっきを施し、バン
プめっきＭ８を形成しく第２図ｆｂｌ）、レジスト８、
バリヤ被膜４及びめっき用導電膜５を剥離してバンプ型
電極を得る（第２図（Ｃ））バンプめっきする方法が一
般的であった。また特公昭５４−３４１４１に見られる
ように膜厚の厚いフォトレジストを使用しバンプを製造
する方法も提案されている。
しかしながら、従来の方法には次のような問題点があっ
た。
た。
バンプ付半導体は、ギヤングボンディングのような実装
方式により使用されるが、その方式の優位性（低コスト
な実装、不良ＩＣの取替の容易さ）から種々の半導体（
以下ＩＣと呼ぶ）に応用されている。これらのＩＣはそ
の性格上電極端子数が多く、またコスト上５実装上チツ
プサイズを小さくし、集積度を上げる傾向にあり、バン
プも高密度になり、バンプ内のピッチが小さくなる傾向
にある。このような状況からすると従来の方法には、種
々問題がある。
方式により使用されるが、その方式の優位性（低コスト
な実装、不良ＩＣの取替の容易さ）から種々の半導体（
以下ＩＣと呼ぶ）に応用されている。これらのＩＣはそ
の性格上電極端子数が多く、またコスト上５実装上チツ
プサイズを小さくし、集積度を上げる傾向にあり、バン
プも高密度になり、バンプ内のピッチが小さくなる傾向
にある。このような状況からすると従来の方法には、種
々問題がある。
数ミクロン程度のレジストでマスキング層を形成しバン
プめっきする方法では、バンプめっきを厚（していくと
めっき面の中央部分は平坦であるがレジスト境界ではめ
っきがふ（れてめっきされる傾向にあり、これが数十ミ
クロンの厚いめっきになればなるほどレジスト境界面で
のめっき面がふくれバンプ上面の平坦度がなくなるとい
う問題がある。
プめっきする方法では、バンプめっきを厚（していくと
めっき面の中央部分は平坦であるがレジスト境界ではめ
っきがふ（れてめっきされる傾向にあり、これが数十ミ
クロンの厚いめっきになればなるほどレジスト境界面で
のめっき面がふくれバンプ上面の平坦度がなくなるとい
う問題がある。
本発明は、このような欠点を除去した高密度も可能なバ
ンプ付半導体（ＩＣ）の製造方法を提供することにある
。
ンプ付半導体（ＩＣ）の製造方法を提供することにある
。
本発明は上記問題点を解決するため、バンプを製造する
ための製造方法を下記のようにした。
ための製造方法を下記のようにした。
バンプの上面の平坦度のベースとなる金属層を得るため
のレジストをパッド電極より小さい形状で形成、バンプ
上面を平坦にするためのベース金属のめっきを行い、そ
の後上記レジストを剥離した後、再度レジストをバンド
電極形状と同形状に形成してからバンプめっきを所定厚
みめっき、その後レジストを剥離、めっき用導電膜及び
バリヤ被膜のエツチングを通してバンプを製造するよう
にした。
のレジストをパッド電極より小さい形状で形成、バンプ
上面を平坦にするためのベース金属のめっきを行い、そ
の後上記レジストを剥離した後、再度レジストをバンド
電極形状と同形状に形成してからバンプめっきを所定厚
みめっき、その後レジストを剥離、めっき用導電膜及び
バリヤ被膜のエツチングを通してバンプを製造するよう
にした。
上記のような製造方法をとることにより、基部めっきを
することによってバンプ上面の平坦度が確保され、二度
目のバンプめっきと基部めっき間に間隙をあけることに
より、１／シスト境界面でのふくれがこの間隙を設ける
ことにより防がれ、基部めっきに上積みされたバンプめ
っきは平坦度を低下させることなく安定した品質のバン
プを効率的に製造できるようにした。
することによってバンプ上面の平坦度が確保され、二度
目のバンプめっきと基部めっき間に間隙をあけることに
より、１／シスト境界面でのふくれがこの間隙を設ける
ことにより防がれ、基部めっきに上積みされたバンプめ
っきは平坦度を低下させることなく安定した品質のバン
プを効率的に製造できるようにした。
以下、実施例により本発明を説明する。
第１図ｆａｔ〜（ｅ）は、本発明の方法によるバンプ製
造工程図である。
造工程図である。
第１図ｆａ＋に示すように、集積回路を形成し、Ａｌ電
極２以外にＰＳＧ膜、窒化膜のようなパシヘーション膜
３を形成した■Ｃウェハ１上に下地と接着性の良いクロ
ムあるいはニクロム合金のようなバリヤ被膜４、銅など
に代表されるめっき性の良い金属よりなるめっき用導電
膜５を形成する。
極２以外にＰＳＧ膜、窒化膜のようなパシヘーション膜
３を形成した■Ｃウェハ１上に下地と接着性の良いクロ
ムあるいはニクロム合金のようなバリヤ被膜４、銅など
に代表されるめっき性の良い金属よりなるめっき用導電
膜５を形成する。
なお、ここにおいて、バリヤ被膜４はあらかじめパッド
状にパターン形成してめっき用導電膜を形成してもよい
。
状にパターン形成してめっき用導電膜を形成してもよい
。
次にドライフィルムと総称される厚膜フィルム状フォト
レジストあるいはフォトレジストインキをドライフィル
ムの場合はラミネータ法により、フォトレジストインキ
の場合はスクリーン印刷法、ロマルコーター法によりレ
ジスト膜を塗布した後、フォトマスクを使用して、露光
、現像しバンプの上面の平坦度のベースとなる金属層を
得るためのレジスト６をパッド電極より小さい形状で形
成し、その後世）に示すようにバンプの上面を平坦にす
るためのベース金属Ｎ７として硫酸銅めっき浴、シアン
系又は非シアン基金めっき浴等の電気めっき浴、あるい
は無電解銅めっき浴や無電解金めっき等の無電解めっき
浴によりめっきし、次にｆＣ）に示すように上記レジス
ト６を剥離し、次に＋ｄ＋に示すようにパッド電極形状
と同形状のレジスト８を形成し、次にバンプ厚み分のバ
ンプめっきとしてシアン系又は非シアン基金めっき浴や
有機酸系はんだめっき浴等の電気めっき浴あるいは無電
解はんだめっき浴や無電解金めっき浴により必要とされ
るバンプ厚みにめっきしバンプめっきＮ９を得る。
レジストあるいはフォトレジストインキをドライフィル
ムの場合はラミネータ法により、フォトレジストインキ
の場合はスクリーン印刷法、ロマルコーター法によりレ
ジスト膜を塗布した後、フォトマスクを使用して、露光
、現像しバンプの上面の平坦度のベースとなる金属層を
得るためのレジスト６をパッド電極より小さい形状で形
成し、その後世）に示すようにバンプの上面を平坦にす
るためのベース金属Ｎ７として硫酸銅めっき浴、シアン
系又は非シアン基金めっき浴等の電気めっき浴、あるい
は無電解銅めっき浴や無電解金めっき等の無電解めっき
浴によりめっきし、次にｆＣ）に示すように上記レジス
ト６を剥離し、次に＋ｄ＋に示すようにパッド電極形状
と同形状のレジスト８を形成し、次にバンプ厚み分のバ
ンプめっきとしてシアン系又は非シアン基金めっき浴や
有機酸系はんだめっき浴等の電気めっき浴あるいは無電
解はんだめっき浴や無電解金めっき浴により必要とされ
るバンプ厚みにめっきしバンプめっきＮ９を得る。
次にｆｅｌに示すように前記レジスト８の剥離を行い、
その後めっき用導電膜５及びバリヤ被膜４をエツチング
処理してバンプ型電極を得た。
その後めっき用導電膜５及びバリヤ被膜４をエツチング
処理してバンプ型電極を得た。
この時のバンプめっき層８は、−船釣に行われている薄
いレジストでのバンプめっきや厚いレジストでのバンプ
めっきによるめっき上面でのレジスト境界面でのふくら
みの異常発生がほとんどなく、製造能率低下が軽減でき
た。
いレジストでのバンプめっきや厚いレジストでのバンプ
めっきによるめっき上面でのレジスト境界面でのふくら
みの異常発生がほとんどなく、製造能率低下が軽減でき
た。
以上述べてきたように、本発明によるバンプはバンプＬ
面に平坦性があるので、ＴＬＢにおけるバンプ型電極の
圧力の均一化がはかれ、バンド型電極の圧力が均一にか
けられるようになり１．パッド電極下の酸化膜シリコン
基板へのダメージが緩和されてＩＣの品質を低下させる
ことがなくなった。また、ボンディング性、ボンディン
グ強度などの実装上の品質においても満足すべきもので
あった。以上述べてきたように本発明によれば、工程が
簡単でめっき液、めっき設備も一種で可能なバンプ形成
が可能になるものである。
面に平坦性があるので、ＴＬＢにおけるバンプ型電極の
圧力の均一化がはかれ、バンド型電極の圧力が均一にか
けられるようになり１．パッド電極下の酸化膜シリコン
基板へのダメージが緩和されてＩＣの品質を低下させる
ことがなくなった。また、ボンディング性、ボンディン
グ強度などの実装上の品質においても満足すべきもので
あった。以上述べてきたように本発明によれば、工程が
簡単でめっき液、めっき設備も一種で可能なバンプ形成
が可能になるものである。
第１図（ａｌ〜ｆｅ）は本発明の方法によるバンプ製造
工程を示す断面図、第２図（ａｔ〜（ｃ）は従来のバン
プ製造工程を示す断面図で示したものである。 １ ・ ・ ２ ・ ・ ３ ・ ・ ４ ・ ・ ５ ・ ・ ６ ・ ・ ７ ・ ・ ８ ・ ・ ９ ・ ・ ＩＣウェハ Ａ１電極 パシベーション膜 バリヤ被膜 めっき用導電膜 レジスト ベース金属層 レジスト バンプめっき層 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助第２図 第１図
工程を示す断面図、第２図（ａｔ〜（ｃ）は従来のバン
プ製造工程を示す断面図で示したものである。 １ ・ ・ ２ ・ ・ ３ ・ ・ ４ ・ ・ ５ ・ ・ ６ ・ ・ ７ ・ ・ ８ ・ ・ ９ ・ ・ ＩＣウェハ Ａ１電極 パシベーション膜 バリヤ被膜 めっき用導電膜 レジスト ベース金属層 レジスト バンプめっき層 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助第２図 第１図
Claims (1)
- 半導体基板上にパッド電極より小さめのレジストパター
ンを施した後、基部めっきを行い、この後レジストを剥
離してからパッド電極の形状と同じ形状のレジストを施
してめっきパターンとし、この後バンプめっきをしてバ
ンプ型電極上面をほぼ平坦にしたことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175941A JPH0225033A (ja) | 1988-07-13 | 1988-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63175941A JPH0225033A (ja) | 1988-07-13 | 1988-07-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0225033A true JPH0225033A (ja) | 1990-01-26 |
Family
ID=16004935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63175941A Pending JPH0225033A (ja) | 1988-07-13 | 1988-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0225033A (ja) |
-
1988
- 1988-07-13 JP JP63175941A patent/JPH0225033A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4209178B2 (ja) | 電子部品実装構造及びその製造方法 | |
| KR100714818B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6433427B1 (en) | Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication | |
| KR0166967B1 (ko) | 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법 | |
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| JPH0982834A (ja) | 半導体パッケージの製造方法 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| US20050142836A1 (en) | Method of forming bump pad of flip chip and structure thereof | |
| KR20110038457A (ko) | 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법 | |
| US6077727A (en) | Method for manufacturing lead frame | |
| US6306751B1 (en) | Apparatus and method for improving ball joints in semiconductor packages | |
| JPH07211836A (ja) | リードフレームとその製造方法 | |
| JPH0936084A (ja) | パターン形成方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JP3422144B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0225033A (ja) | 半導体装置の製造方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| KR19990005679A (ko) | 플립칩 실장용 패키지의 제조방법 | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| JPH02114644A (ja) | はんだバンプ製造方法 | |
| JPH0575238A (ja) | 回路基板とその製造方法 | |
| JPS62282449A (ja) | はんだバンプの製造方法 | |
| JPH01289144A (ja) | はんだバンプの製造方法 | |
| US6677229B2 (en) | Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board | |
| JP2000349190A (ja) | 半導体装置の製造方法 |