JPH02250030A - 表示駆動方法 - Google Patents
表示駆動方法Info
- Publication number
- JPH02250030A JPH02250030A JP1073063A JP7306389A JPH02250030A JP H02250030 A JPH02250030 A JP H02250030A JP 1073063 A JP1073063 A JP 1073063A JP 7306389 A JP7306389 A JP 7306389A JP H02250030 A JPH02250030 A JP H02250030A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- waveform
- electrode
- output switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000010586 diagram Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、単純マトリクス駆動方式が適用される液晶表
示装置などの表示駆動方法に関する。
示装置などの表示駆動方法に関する。
従来の技術
第6図は単純マトリクス駆動方式の液晶表示装置におけ
る表示画面の構成を示す模式図である。
る表示画面の構成を示す模式図である。
この表示画面は16本のデータ側電1(以下、セグメン
ト電極と呼ぶ)と、10本の走査側電極(以下、コモン
電極と呼ぶ)とを液晶層を介して縦横に立体交差させる
ことによって16X10ドツトの画素をマトリクス状に
配列させて構成されている。
ト電極と呼ぶ)と、10本の走査側電極(以下、コモン
電極と呼ぶ)とを液晶層を介して縦横に立体交差させる
ことによって16X10ドツトの画素をマトリクス状に
配列させて構成されている。
第6図において、3列目のセグメント電極上の画素では
、1行おきのコモン電極に対応する画素がオン(発光)
、残りの画素がオフ(非発光)となっているのに対して
、4列目のセグメント電極上の画素では、すべての画素
つまり全行のコモン電極に対応する画素がオフ(非発光
)となっている、この場合の3列目のセグメント電極と
F行目のコモン電極とが交差する位置の画素(オフ)を
a、4列目のセグメント電極とF行目のコモン電極とが
交差する位置の画素(オン〉をbとするとき、従来の表
示駆動方法でのこれらの画素a、bへの印加電圧の波形
は第7図に示すようになる。
、1行おきのコモン電極に対応する画素がオン(発光)
、残りの画素がオフ(非発光)となっているのに対して
、4列目のセグメント電極上の画素では、すべての画素
つまり全行のコモン電極に対応する画素がオフ(非発光
)となっている、この場合の3列目のセグメント電極と
F行目のコモン電極とが交差する位置の画素(オフ)を
a、4列目のセグメント電極とF行目のコモン電極とが
交差する位置の画素(オン〉をbとするとき、従来の表
示駆動方法でのこれらの画素a、bへの印加電圧の波形
は第7図に示すようになる。
第7図において波形(A)は、各フィールドごとに画素
への印加電圧の極性を反転させるための目安になる交流
化反転信号Mを示す、波形(B)は、書込み電圧を印加
するコモン電極を切替選択するタイミングつまり走査ラ
インが切り替えられるたびに出力されて1本のコモン電
極上の全画素に対応するデータを保持するためのラッチ
パルスLPを示し、10本のコモン電極に対応して1フ
イールドの期間中に10個分のパルスが出力される。波
形(C)はF行目のコモン電極に印加される書込み電圧
CFを示し、その極性は第1フイールドと第2フイール
ドとで逆になるように設定されている。波形(D)は4
列目のセグメント電極に印加される変T14電圧S4を
示し、この極性も第1フイールドと第2フイールドとで
逆になるように設定されている。波形(F)は3列目の
セグメント電極に印加される変調電圧S3を示し、この
極性も第1フイールドと第2フイールドとで逆になるよ
うに設定されている。波形(E)は画素すに印加される
電圧つまり書込み電圧CFと変調電圧S4の差電圧vb
をセグメント電極を基準として示したものであり、第1
フイールドと第2フイールドとでは極性が反転する。波
形(G)は画素aに印加される電圧つまり書込み電圧C
Fと変調電圧S3の差電圧Vaを同じくセグメント電極
を基準として示したものであり、第1フイールドと第2
フイールドとで極性が反転するのは波形(F)の場合と
同じである。
への印加電圧の極性を反転させるための目安になる交流
化反転信号Mを示す、波形(B)は、書込み電圧を印加
するコモン電極を切替選択するタイミングつまり走査ラ
インが切り替えられるたびに出力されて1本のコモン電
極上の全画素に対応するデータを保持するためのラッチ
パルスLPを示し、10本のコモン電極に対応して1フ
イールドの期間中に10個分のパルスが出力される。波
形(C)はF行目のコモン電極に印加される書込み電圧
CFを示し、その極性は第1フイールドと第2フイール
ドとで逆になるように設定されている。波形(D)は4
列目のセグメント電極に印加される変T14電圧S4を
示し、この極性も第1フイールドと第2フイールドとで
逆になるように設定されている。波形(F)は3列目の
セグメント電極に印加される変調電圧S3を示し、この
極性も第1フイールドと第2フイールドとで逆になるよ
うに設定されている。波形(E)は画素すに印加される
電圧つまり書込み電圧CFと変調電圧S4の差電圧vb
をセグメント電極を基準として示したものであり、第1
フイールドと第2フイールドとでは極性が反転する。波
形(G)は画素aに印加される電圧つまり書込み電圧C
Fと変調電圧S3の差電圧Vaを同じくセグメント電極
を基準として示したものであり、第1フイールドと第2
フイールドとで極性が反転するのは波形(F)の場合と
同じである。
上述したように、第6図に示す表示画面において4列目
のセグメント電極上の全画素はオフ表示であるので、こ
のセグメント電極には変調電圧として第7図(D)に示
すように1フイールドの期間中オフに相当する一定電圧
(第1フイールドでは電圧V3、第2フイールドでは電
圧V2)が印加され続ける。したがって、画素すの印加
電圧Vbは、第7図(E)に示すようにF行目のコモン
電極に書込み電圧CFが印加される走査区間において書
込み電圧CFに対応するレベルを示すが、他の走査区間
ではこれより低い一定レベル(第1フイールドと第2フ
イールドで極性は逆となる)に保たれる。
のセグメント電極上の全画素はオフ表示であるので、こ
のセグメント電極には変調電圧として第7図(D)に示
すように1フイールドの期間中オフに相当する一定電圧
(第1フイールドでは電圧V3、第2フイールドでは電
圧V2)が印加され続ける。したがって、画素すの印加
電圧Vbは、第7図(E)に示すようにF行目のコモン
電極に書込み電圧CFが印加される走査区間において書
込み電圧CFに対応するレベルを示すが、他の走査区間
ではこれより低い一定レベル(第1フイールドと第2フ
イールドで極性は逆となる)に保たれる。
これに対して、3列目のセグメント電極上の画素につい
ては、オン表示のものとオフ表示のものとが交互に並ん
でいるので、このセグメント電極には変調電圧として第
7図(F)に示すように走査区間ごとにオンに相当する
一定電圧(第1フイールドではV5、第2フイールドで
はVO)とオフに相当する一定電圧とが交互に印加され
る。したがって画素aの印加電圧Vaは、第7図(G)
に示すようにF行目のコモン電極に書込み電圧CFが印
加される走査区間において書込み電圧CFに対応するレ
ベルを示すが、他の走査区間ではこれより低い一定レベ
ルで極性が互いに逆の2つの波形を各走査区間ごとに交
互に繰り返すことになる。
ては、オン表示のものとオフ表示のものとが交互に並ん
でいるので、このセグメント電極には変調電圧として第
7図(F)に示すように走査区間ごとにオンに相当する
一定電圧(第1フイールドではV5、第2フイールドで
はVO)とオフに相当する一定電圧とが交互に印加され
る。したがって画素aの印加電圧Vaは、第7図(G)
に示すようにF行目のコモン電極に書込み電圧CFが印
加される走査区間において書込み電圧CFに対応するレ
ベルを示すが、他の走査区間ではこれより低い一定レベ
ルで極性が互いに逆の2つの波形を各走査区間ごとに交
互に繰り返すことになる。
そして、画素すでは、第1フイールドと第2フイールド
からなる1フレームの期間中に印加される第7図(E)
に示す電圧vbの波形の斜線を施した面積に相当する輝
度が表示される。同様に画素aでも、1フレームの期間
中に印加される第7図(G)に示す電圧Vaの波形の斜
線を施した面積に相当する輝度が表示される。
からなる1フレームの期間中に印加される第7図(E)
に示す電圧vbの波形の斜線を施した面積に相当する輝
度が表示される。同様に画素aでも、1フレームの期間
中に印加される第7図(G)に示す電圧Vaの波形の斜
線を施した面積に相当する輝度が表示される。
発明が解決しようとする課題
ところが、液晶表示装置は容量性表示装置であるから、
第7図(F)および第7図(G)に示すように画素a、
l)への印加電圧Va、Vbが切り替わるたびに波形に
なまりが生じる。そこで、従来の表示駆動方法の場合、
この波形のなまりのために例えば同じオフ表示である画
素aと画素すの間でも輝度に差が生じるという問題点が
あった。
第7図(F)および第7図(G)に示すように画素a、
l)への印加電圧Va、Vbが切り替わるたびに波形に
なまりが生じる。そこで、従来の表示駆動方法の場合、
この波形のなまりのために例えば同じオフ表示である画
素aと画素すの間でも輝度に差が生じるという問題点が
あった。
すなわち、画素すに印加される電圧vbでは、第7図(
F)に示すように波形の切り替わる回数が少ないので波
形のなまりもそれに応じて少ないのに対し、画素aに印
加される電圧Vaでは、第7図(G)に示すように波形
の切り替わる回数が多くそれだけ波形がなまる回数も多
くなり、なまる回数の少ない電圧vbに比べてなまる回
数の多い電圧Vaの方が斜線を施して示す面積が小さく
なる。したがって、同じオフ表示でも画素aの方が画素
すに比べて輝度が低くなる。そして、このように同じオ
フ表示同士あるいは同じオン表示同士の画素間で輝度が
異なる現象(以下、シャドーイングと呼ぶ)は、画面の
表示品位を低下させることになる。
F)に示すように波形の切り替わる回数が少ないので波
形のなまりもそれに応じて少ないのに対し、画素aに印
加される電圧Vaでは、第7図(G)に示すように波形
の切り替わる回数が多くそれだけ波形がなまる回数も多
くなり、なまる回数の少ない電圧vbに比べてなまる回
数の多い電圧Vaの方が斜線を施して示す面積が小さく
なる。したがって、同じオフ表示でも画素aの方が画素
すに比べて輝度が低くなる。そして、このように同じオ
フ表示同士あるいは同じオン表示同士の画素間で輝度が
異なる現象(以下、シャドーイングと呼ぶ)は、画面の
表示品位を低下させることになる。
また従来の表示駆動方法では、各セグメント電極および
コモン電極への変調電圧および書込み電圧の印加を制御
する駆動回路の出力用スイッチング素子のオン・オフ状
態を走査区間ごとに切り替えるのに、1つの走査区間で
のオン・オフ状態から次の走査区間でのオン・オフ状態
へと連続的に切り替えていたため、その過渡区間におい
て多数の出力用スイッチング素子が同時にオンとなって
過渡的に大電流が流れ、これに耐えるため容量の大きい
回路素子を用いなければならないなどコスト増大の原因
となっていた。
コモン電極への変調電圧および書込み電圧の印加を制御
する駆動回路の出力用スイッチング素子のオン・オフ状
態を走査区間ごとに切り替えるのに、1つの走査区間で
のオン・オフ状態から次の走査区間でのオン・オフ状態
へと連続的に切り替えていたため、その過渡区間におい
て多数の出力用スイッチング素子が同時にオンとなって
過渡的に大電流が流れ、これに耐えるため容量の大きい
回路素子を用いなければならないなどコスト増大の原因
となっていた。
したがって、本発明の目的は、波形のなまりに起因する
シャドーイングや過渡的な大電流の発生を防止すること
のできる表示駆動方法を提供することである。
シャドーイングや過渡的な大電流の発生を防止すること
のできる表示駆動方法を提供することである。
課題を解決するための手段
本発明は、互いに交差する方向に配列した複数の走査側
電極と複数のデータ側電極との間に誘電層を介在させ、
前記各走査側電極およびデータ側電極に接続されそれぞ
れが担う独自の電圧を出力する複数の出力用スイッチン
グ素子を含む駆動回路によって、前記データ側電極にデ
ータに対応する変調電圧を与えた状態で走査側電極に順
次的に書込み電圧を与えて駆動する表示駆動方法におい
て、 前記出力用スイッチング素子のすべてをオフ状態にする
第1の動作期間と、 この動作期間の開始時点以後に開始され、前記走査側電
極およびデータ側電極に共通の一定電圧を与えるための
出力用スイッチング素子を選択する第2の動作期間と、 第1の動作期間の終了時点から開始され第2の動作期間
の終了時点以前に終了する期間であって、第1の動作期
間で設定された出力用スイッチング素子のオフ状態を解
除し、第2の動作期間で選択された出力用スイッチング
素子をオン状態にする第3の動作期間と、 第3の動作期間の終了時点から開始され第2の動作期間
の終了時点以後に終了する期間であって、出力用スイッ
チング素子のすべてを再びオフ状態にする第4の動作期
間とを含む一定期間を、前記書込み電圧を与える走査側
電極が切替えられる直前ごとに設定することを特徴とす
る表示駆動方法である。
電極と複数のデータ側電極との間に誘電層を介在させ、
前記各走査側電極およびデータ側電極に接続されそれぞ
れが担う独自の電圧を出力する複数の出力用スイッチン
グ素子を含む駆動回路によって、前記データ側電極にデ
ータに対応する変調電圧を与えた状態で走査側電極に順
次的に書込み電圧を与えて駆動する表示駆動方法におい
て、 前記出力用スイッチング素子のすべてをオフ状態にする
第1の動作期間と、 この動作期間の開始時点以後に開始され、前記走査側電
極およびデータ側電極に共通の一定電圧を与えるための
出力用スイッチング素子を選択する第2の動作期間と、 第1の動作期間の終了時点から開始され第2の動作期間
の終了時点以前に終了する期間であって、第1の動作期
間で設定された出力用スイッチング素子のオフ状態を解
除し、第2の動作期間で選択された出力用スイッチング
素子をオン状態にする第3の動作期間と、 第3の動作期間の終了時点から開始され第2の動作期間
の終了時点以後に終了する期間であって、出力用スイッ
チング素子のすべてを再びオフ状態にする第4の動作期
間とを含む一定期間を、前記書込み電圧を与える走査側
電極が切替えられる直前ごとに設定することを特徴とす
る表示駆動方法である。
作 用
本発明に従えば、書込み電圧を与える走査側電極が切替
えられる直前の一定期間ごとに、そのうちの第1の動作
期間において出力用スイッチング素子のすべてがそれま
での走査区間でのオン・オフの各状態から一斉にオフ状
態となり、これに続く第3の動作期間では全出力用スイ
ッチング素子のオフ状態が解除されるとともに、これよ
り先に開始される第2の動作期間で選択された出力用ス
イッチング素子がオン状態にされ、走査側電極およびデ
ータ側電極には共通の一定電圧が与えられ、全画素の印
加電圧は零となる。これに続く第4の動作期間では再び
全出力用スイッチング素子がオフ状態となり、この動作
期間の途中で第2の動作期間は終了するが、全画素の印
加電圧零の状態は保たれる。第4の動作期間が終了する
と、全出方用スイッチング素子のオフ復態が解除され次
の走査区間に対応して選択される出力用スイッチング素
子がオン状態となり、走査側電極およびデータ側電極に
対して対応する書込み電圧および変調電圧が与えられる
。したがって、画素の印加電圧は各走査側区間ごとに零
電位から立ち上がり、または立ち下がり、また、過渡的
に多数の出力用スイッチング素子が同時にオン状態とな
ることがない。
えられる直前の一定期間ごとに、そのうちの第1の動作
期間において出力用スイッチング素子のすべてがそれま
での走査区間でのオン・オフの各状態から一斉にオフ状
態となり、これに続く第3の動作期間では全出力用スイ
ッチング素子のオフ状態が解除されるとともに、これよ
り先に開始される第2の動作期間で選択された出力用ス
イッチング素子がオン状態にされ、走査側電極およびデ
ータ側電極には共通の一定電圧が与えられ、全画素の印
加電圧は零となる。これに続く第4の動作期間では再び
全出力用スイッチング素子がオフ状態となり、この動作
期間の途中で第2の動作期間は終了するが、全画素の印
加電圧零の状態は保たれる。第4の動作期間が終了する
と、全出方用スイッチング素子のオフ復態が解除され次
の走査区間に対応して選択される出力用スイッチング素
子がオン状態となり、走査側電極およびデータ側電極に
対して対応する書込み電圧および変調電圧が与えられる
。したがって、画素の印加電圧は各走査側区間ごとに零
電位から立ち上がり、または立ち下がり、また、過渡的
に多数の出力用スイッチング素子が同時にオン状態とな
ることがない。
実施例
第10は、本発明の一実施例である表示駆動方法が適用
される単純マトリクス駆動方式の液晶表示装置の概略的
な構成を示すブロック図である。
される単純マトリクス駆動方式の液晶表示装置の概略的
な構成を示すブロック図である。
図において、表示パネル1は従来技術の場合の表示画面
について説明した構成と同じであり、16本のセグメン
ト電極X1〜X16と、10本のコモン電極Y1〜YI
Oとを液晶層を介して縦横に立体交差させることによっ
て16X10ドツトの画素がマトリクス状に配列されて
いる0表示パネル1のセグメント電極X1〜X16はデ
ータ側駆動回路2に接続される一方、表示パネル1のコ
モン電極Y1〜Y10は走査側駆動回路3に接続され、
データ側駆動回路2および走査側駆動回路3にはこれら
の回路を制御する表示制御回路4が接続されている。上
記データ側駆動回路2には、各セグメント電極x1〜X
16に接続された図示しない複数の出力トランジスタが
含まれ、これらの出力トランジスタはオン動作して個々
が担う独自のレベルの電圧VO〜V5を出力する機能を
持つ。
について説明した構成と同じであり、16本のセグメン
ト電極X1〜X16と、10本のコモン電極Y1〜YI
Oとを液晶層を介して縦横に立体交差させることによっ
て16X10ドツトの画素がマトリクス状に配列されて
いる0表示パネル1のセグメント電極X1〜X16はデ
ータ側駆動回路2に接続される一方、表示パネル1のコ
モン電極Y1〜Y10は走査側駆動回路3に接続され、
データ側駆動回路2および走査側駆動回路3にはこれら
の回路を制御する表示制御回路4が接続されている。上
記データ側駆動回路2には、各セグメント電極x1〜X
16に接続された図示しない複数の出力トランジスタが
含まれ、これらの出力トランジスタはオン動作して個々
が担う独自のレベルの電圧VO〜V5を出力する機能を
持つ。
同様にして上記走査rss動回路3にも、各コモン電極
X1〜x10に接続された図示しない複数の出力トラン
ジスタが含まれ、これらの出力トランジスタはオン動作
して個々が担う独自のレベルの電圧■0〜■5を出力す
る機能を持つ。
X1〜x10に接続された図示しない複数の出力トラン
ジスタが含まれ、これらの出力トランジスタはオン動作
して個々が担う独自のレベルの電圧■0〜■5を出力す
る機能を持つ。
第2図は、上記表示制御回路4からデータ側駆動回路2
および走査側駆動回路3に与えられる各信号の相互の基
本的な関係を示したタイミング・チャートである。
および走査側駆動回路3に与えられる各信号の相互の基
本的な関係を示したタイミング・チャートである。
すなわち、第2図において波形(A)は、各フィールド
ごとに画素への印加電圧の極性を反転させるための目安
になる交流化反転信号Mを示し、波形(B)は走査区間
が切り替わる直前ごとに出力されて1本のコモン電極上
の全画素に対応する表示データ(表示制御回路4からデ
ータ側駆動回路2に与えられる)をデータ側駆動回路2
に保持させるためのラッチパルスLPを示す、波形(C
)は、ラッチパルスLPの前後にまたがる一定期間T2
だけLレベルとなる画素電圧ゼロ化信号D I 5PO
FFを示し、上記期間T2においてデータ側駆動回路2
および走査側駆動回路3では、それぞれ電圧VOを出力
する出力トランジスタをオン状態にすべき選択が行われ
る。波形(D)は、点以前から期間T2の途中までの期
間T1においてLレベルとなり、これに続く期間T3(
その終了時点は期間T2の終了時点以前)でHレベルと
なり、さらにこれに続く期間T4(その終了時点は期間
T2の終了時点以後)で再びLレベルとなり、その他の
期間においてすべてHレベルとなるイネーブル信号EN
ABLEを示し、このイネーブル信号ENABLEがL
レベルとなる期間Tl。
ごとに画素への印加電圧の極性を反転させるための目安
になる交流化反転信号Mを示し、波形(B)は走査区間
が切り替わる直前ごとに出力されて1本のコモン電極上
の全画素に対応する表示データ(表示制御回路4からデ
ータ側駆動回路2に与えられる)をデータ側駆動回路2
に保持させるためのラッチパルスLPを示す、波形(C
)は、ラッチパルスLPの前後にまたがる一定期間T2
だけLレベルとなる画素電圧ゼロ化信号D I 5PO
FFを示し、上記期間T2においてデータ側駆動回路2
および走査側駆動回路3では、それぞれ電圧VOを出力
する出力トランジスタをオン状態にすべき選択が行われ
る。波形(D)は、点以前から期間T2の途中までの期
間T1においてLレベルとなり、これに続く期間T3(
その終了時点は期間T2の終了時点以前)でHレベルと
なり、さらにこれに続く期間T4(その終了時点は期間
T2の終了時点以後)で再びLレベルとなり、その他の
期間においてすべてHレベルとなるイネーブル信号EN
ABLEを示し、このイネーブル信号ENABLEがL
レベルとなる期間Tl。
T4においてデータ側駆動回路2および走査側駆動回路
3のすべての出力トランジスタはオフ状態に設定される
一方、Hレベルとなる期間において全オフ状態の設定が
解除される。
3のすべての出力トランジスタはオフ状態に設定される
一方、Hレベルとなる期間において全オフ状態の設定が
解除される。
第311Jは、第2図に示す各信号相互の基本的な関係
を実現するために、上記表示制御回路4内に設けられた
信号生成回路の具体的な構成を示す回路図である。
を実現するために、上記表示制御回路4内に設けられた
信号生成回路の具体的な構成を示す回路図である。
第3図において、第1のDフリップフロップ5aのデー
タ入力端子には、走査区間の切替わりの前後の一定期閏
にまたがってLレベルとなる水平同期信号BLANKが
入力される一方、そのクロック入力端子には所定の基本
クロック信号XCKが入力される。また第2のDフリッ
プフロップ5bのデータ入力端子には、ラッチパルスL
Pが入力される一方、そのクロック入力端子には、上記
基本クロック信号XCKが入力される。第1のDフリッ
プフロップ5aの次段には、その非反転出力と上記ラッ
チパルスLPのそれぞれを反転した信号を2人力とする
NANDゲート6が接続されている。また第1のDフリ
ップフロップ5aおよ、び第2のDフリップフロップ5
bの次段には、これらの非反転出力のそれぞれを反転し
て2人力とするANDゲート7が接続されている。さら
にANDゲート7の次段には、第3のDフリップフロッ
プ5cが接続されている。すなわち、このDフリップフ
ロップ5Cのクロック入力端子にはANDゲート7の出
力が入力され、クリア入力端子には第1のDフリップフ
ロップ5aの反転出力が入力され、さらにデータ入力端
子と反転出力端子との間は短絡されて、トグル動作を行
うようにしである。
タ入力端子には、走査区間の切替わりの前後の一定期閏
にまたがってLレベルとなる水平同期信号BLANKが
入力される一方、そのクロック入力端子には所定の基本
クロック信号XCKが入力される。また第2のDフリッ
プフロップ5bのデータ入力端子には、ラッチパルスL
Pが入力される一方、そのクロック入力端子には、上記
基本クロック信号XCKが入力される。第1のDフリッ
プフロップ5aの次段には、その非反転出力と上記ラッ
チパルスLPのそれぞれを反転した信号を2人力とする
NANDゲート6が接続されている。また第1のDフリ
ップフロップ5aおよ、び第2のDフリップフロップ5
bの次段には、これらの非反転出力のそれぞれを反転し
て2人力とするANDゲート7が接続されている。さら
にANDゲート7の次段には、第3のDフリップフロッ
プ5cが接続されている。すなわち、このDフリップフ
ロップ5Cのクロック入力端子にはANDゲート7の出
力が入力され、クリア入力端子には第1のDフリップフ
ロップ5aの反転出力が入力され、さらにデータ入力端
子と反転出力端子との間は短絡されて、トグル動作を行
うようにしである。
第4図は、第3図に示す信号生成回路によって得られる
各信号相互の関係を示すタイミング・チャートである。
各信号相互の関係を示すタイミング・チャートである。
第4111において、波形(A)は上記した基本クロッ
ク信号XCKを示し、波形(B)は上述した水平同期信
号BLANKを示し、波形(C)はラッチパルスLPを
示す、波形(D)はイネーブル信号ENABLEであり
、NANDゲート6の出力として得られる。波形(E)
は画素電圧ゼロ化信号D I 5POFFであり、第3
のDフリップフロップ5Cの反転出力として得られる。
ク信号XCKを示し、波形(B)は上述した水平同期信
号BLANKを示し、波形(C)はラッチパルスLPを
示す、波形(D)はイネーブル信号ENABLEであり
、NANDゲート6の出力として得られる。波形(E)
は画素電圧ゼロ化信号D I 5POFFであり、第3
のDフリップフロップ5Cの反転出力として得られる。
第4図のタイミング・チャートでは、期間TI。
T2の開始時点が一致している点、期間T3の終了時点
とラッチパルスLPの立下がり時点とが一致している点
について、先の第2図のタイミング・チャートと異なる
が、表示駆動における働きについては基本的に第2図の
タイミング・チャートと同じである。
とラッチパルスLPの立下がり時点とが一致している点
について、先の第2図のタイミング・チャートと異なる
が、表示駆動における働きについては基本的に第2図の
タイミング・チャートと同じである。
第5図は、第1図に示す表示パネル1において従来技術
で示した表示画面(第6図)と同じ表示を行う場合の画
素a(オフ)と画素b(オフ)への印加電圧の波形を示
す、ただし画素aは3列目のセグメント電極X3とF行
目のコモン電極YFとが交差する位置の画素を示し、画
素すは4列目のセグメント電極x4とF行目のコモン電
極YFとが交差する位置の画素を示す。
で示した表示画面(第6図)と同じ表示を行う場合の画
素a(オフ)と画素b(オフ)への印加電圧の波形を示
す、ただし画素aは3列目のセグメント電極X3とF行
目のコモン電極YFとが交差する位置の画素を示し、画
素すは4列目のセグメント電極x4とF行目のコモン電
極YFとが交差する位置の画素を示す。
第5図において、波形(A)は交流化反転信号Mを示し
、波形(B)はラッチパルスLPを示す。
、波形(B)はラッチパルスLPを示す。
波形(C)はF行目のコモン電極YFに印加される書込
み電圧CFを示し、その極性は基本的に第1フイールド
と第2フイールドとで逆になるように設定されている。
み電圧CFを示し、その極性は基本的に第1フイールド
と第2フイールドとで逆になるように設定されている。
波形(D)は3列目のセグメント電極X3に印加される
変調電圧S3を示し、この極性も基本的に第1フイール
ドと第2フイールドとで逆になるように設定されている
。波形(F)は画素すに印加される電圧vb(書込み電
圧CFと変調電圧S4の差)がセグメント電極X4を基
準として示したものであり、第1フイールドと第2フイ
ールドとで極性は基本的に反転する。
変調電圧S3を示し、この極性も基本的に第1フイール
ドと第2フイールドとで逆になるように設定されている
。波形(F)は画素すに印加される電圧vb(書込み電
圧CFと変調電圧S4の差)がセグメント電極X4を基
準として示したものであり、第1フイールドと第2フイ
ールドとで極性は基本的に反転する。
波形(G)は画素aに印加される電圧Va(書込み電圧
CFと変調電圧S3の差)をセグメント電極X3を基準
として示したものであり、第1フイールドと第2フイー
ルドとで極性が基本的に反転するのは波形(F)の場合
と同じである。
CFと変調電圧S3の差)をセグメント電極X3を基準
として示したものであり、第1フイールドと第2フイー
ルドとで極性が基本的に反転するのは波形(F)の場合
と同じである。
次に、第2図のタイミング・チャートおよび第5図の波
形図を参照して、この実施例の表示駆動方法について説
明する。
形図を参照して、この実施例の表示駆動方法について説
明する。
第2[J(B)に示すラッチパルスLPの立下がり時に
、データ側駆動回路2では、それまでの走査区間に対応
する表示データ保持の状態から、表示制御回路4から送
られてくる次の走査区間に対応する表示データを保持す
る状態に切り替わる。
、データ側駆動回路2では、それまでの走査区間に対応
する表示データ保持の状態から、表示制御回路4から送
られてくる次の走査区間に対応する表示データを保持す
る状態に切り替わる。
このラッチパルスLPがHレベルとなる時点に先立って
イネーブル信号ENABLEがLレベルとなる第1の動
作期間T1において、データ側駆動回路2および走査側
駆動回路3の出力トランジスタは、それまでの走査区間
でのオン・オフ状態から全てオフ状態に切り替えられる
。このときの出力トランジスタの変化は、それまでオン
状態となっていたもののみがオフ状態に変わるだけであ
り、過渡的に大電流が流れることはない、したがって、
この期間中、表示パネル1の全電極はハイインピーダン
スとなり、各画素にはそれまでの走査区間に印加されて
いた電圧が保持される。この動作期間T1の開始時点以
後に開始される第2の動作期間T2つまり画素電圧零化
信号D I 5POFFがLレベルとなる期間では、セ
グメント電極X1〜X16およびコモン電極Y1〜Y1
0に電圧VQを印加するための出力トランジスタが選択
される。
イネーブル信号ENABLEがLレベルとなる第1の動
作期間T1において、データ側駆動回路2および走査側
駆動回路3の出力トランジスタは、それまでの走査区間
でのオン・オフ状態から全てオフ状態に切り替えられる
。このときの出力トランジスタの変化は、それまでオン
状態となっていたもののみがオフ状態に変わるだけであ
り、過渡的に大電流が流れることはない、したがって、
この期間中、表示パネル1の全電極はハイインピーダン
スとなり、各画素にはそれまでの走査区間に印加されて
いた電圧が保持される。この動作期間T1の開始時点以
後に開始される第2の動作期間T2つまり画素電圧零化
信号D I 5POFFがLレベルとなる期間では、セ
グメント電極X1〜X16およびコモン電極Y1〜Y1
0に電圧VQを印加するための出力トランジスタが選択
される。
第1の動作期間T1に続く第3の動作期間T3、つまり
イネーブル信号ENABLEがHレベルとなる動作期間
では、動作期間T1で設定されていた全出力トランジス
タのオフ状態が解除され、第2の動作期間T2の開始に
よって選択された出力トランジスタがオン状態に設定さ
れる。このため、動作期間T3では全セグメント電極X
1〜X16および全コモン電極Y1〜YIOへの印加
電圧がvOとなり、したがって全画素への印加電圧はO
Vとなる。この動作期間T3に引き続いてイネーブル信
号ENABLEが再びLレベルとなる第4の動作期間T
4では、再び全出力トランジスタがオフ状態に設定さ
れている。したがって、この期間中も表示パネル1の全
電極はハイインピーダンスとなり、全画素への印加電圧
は動作期間T3において設定された0■に保持される。
イネーブル信号ENABLEがHレベルとなる動作期間
では、動作期間T1で設定されていた全出力トランジス
タのオフ状態が解除され、第2の動作期間T2の開始に
よって選択された出力トランジスタがオン状態に設定さ
れる。このため、動作期間T3では全セグメント電極X
1〜X16および全コモン電極Y1〜YIOへの印加
電圧がvOとなり、したがって全画素への印加電圧はO
Vとなる。この動作期間T3に引き続いてイネーブル信
号ENABLEが再びLレベルとなる第4の動作期間T
4では、再び全出力トランジスタがオフ状態に設定さ
れている。したがって、この期間中も表示パネル1の全
電極はハイインピーダンスとなり、全画素への印加電圧
は動作期間T3において設定された0■に保持される。
すなわち、第1の動作期間T1が終了するまで各画素の
印加電圧はそれまでの走査区間での電圧に保持され、第
3の動作期間T3と第4の動作期間T4では全画素の印
加電圧は強制的にOVに保持される。第4の動作期間T
4の開始以後の時点において第2の動作期間T2は終了
し、これ以後、画素電圧零化信号D I 5POFFは
Hレベルに変わるため、これによって先にラッチパルス
LPの立下がり時点において保持された次の走査区間の
表示データと交流化反転信号Mの組合わせに対応する出
力トランジスタが選択される。ついで、第4の動作期間
T4が終了し、イネーブル信号ENABLEがHレベル
に変わって、全出力トランジスタのオフ状態が解除され
ると、画素電圧零化信号D I 5POFFの立上がり
時点で選択された出力トランジスタがオン状態に設定さ
れる。このなめ、動作期間T4以後ではセグメント電極
X1〜X16およびコモン電極Y1〜Y10に次の走査
区間に対応する電圧が印加される。すなわち、各画素に
は次の走査区間に対応する電圧が印加される。
印加電圧はそれまでの走査区間での電圧に保持され、第
3の動作期間T3と第4の動作期間T4では全画素の印
加電圧は強制的にOVに保持される。第4の動作期間T
4の開始以後の時点において第2の動作期間T2は終了
し、これ以後、画素電圧零化信号D I 5POFFは
Hレベルに変わるため、これによって先にラッチパルス
LPの立下がり時点において保持された次の走査区間の
表示データと交流化反転信号Mの組合わせに対応する出
力トランジスタが選択される。ついで、第4の動作期間
T4が終了し、イネーブル信号ENABLEがHレベル
に変わって、全出力トランジスタのオフ状態が解除され
ると、画素電圧零化信号D I 5POFFの立上がり
時点で選択された出力トランジスタがオン状態に設定さ
れる。このなめ、動作期間T4以後ではセグメント電極
X1〜X16およびコモン電極Y1〜Y10に次の走査
区間に対応する電圧が印加される。すなわち、各画素に
は次の走査区間に対応する電圧が印加される。
このときの出力トランジスタの変化は、それまですべて
オフ状態となっていたもののうち、選択されたいくつか
の出力トランジスタがオフ状態に変わるだけであり、し
たがって過渡的に大電流が流れることはない。
オフ状態となっていたもののうち、選択されたいくつか
の出力トランジスタがオフ状態に変わるだけであり、し
たがって過渡的に大電流が流れることはない。
このような動作によって、各セグメント電極X1〜X1
6およびコモン電極Y1〜YIOへの印加電圧は、走査
区間が次の走査区間に切り替わる前の一定期間(第3の
動作期間T3と第4の動作期間T4)ごとに、第5区(
c)、(D)、(F)に示すように■0となり、したが
ってこの一定期間では画素への印加電圧は第5図(E)
、(G)に示すようにOVに保持される。第5図の各波
形におけるそのほかの変化については先述した従来技術
の場合(第7図)と同じである。
6およびコモン電極Y1〜YIOへの印加電圧は、走査
区間が次の走査区間に切り替わる前の一定期間(第3の
動作期間T3と第4の動作期間T4)ごとに、第5区(
c)、(D)、(F)に示すように■0となり、したが
ってこの一定期間では画素への印加電圧は第5図(E)
、(G)に示すようにOVに保持される。第5図の各波
形におけるそのほかの変化については先述した従来技術
の場合(第7図)と同じである。
すなJ〕ち、4列目のセグメント電極X4上の全画素は
オフ表示であるので、このセグメント電極x4には変:
1l−Tt&圧トシテ、第5112 (D ) 4;:
示tJ:うに走査区間の替わり目の一定期間ごとにVO
となることを除き、1フイールドの期間中オフ番こ相当
する一定電圧(第1フイールドでは電圧■3、第2フイ
ールドでは電圧V2)が印加され続ける。
オフ表示であるので、このセグメント電極x4には変:
1l−Tt&圧トシテ、第5112 (D ) 4;:
示tJ:うに走査区間の替わり目の一定期間ごとにVO
となることを除き、1フイールドの期間中オフ番こ相当
する一定電圧(第1フイールドでは電圧■3、第2フイ
ールドでは電圧V2)が印加され続ける。
したがって画素すの印加電圧vbは、走査区間の替わり
目の一定期間ごとにQVとなることを除き、第5図(E
)に示すようにF行目のコモン環WiYFに書込み電圧
CFが印加される走査区間において書込み電圧CFに対
応するレベルを示し、他の走査区間では、これより低い
レベル(第1フイールドと第2フイールドで極性は逆と
なる)に保たれる。また、3列目のセグメント電極X3
上の画素についてはオン表示のものとオフ表示のものが
交互に並んでいるので、このセグメント電極X3には変
調電圧として、第5図(F)に示すように走査区間の替
わり目の一定期間ごとに■0となることを除き走査区間
ごとにオンに相当する一定電圧(第1フイールドでは■
5、第2フイールドではVO)とオフに相当する一定電
圧とが交互に印加される。したがって画素aの印加電圧
Vaは、走査区間の替わり目の一定期間ごとにOVとな
ることを除き、第5図(G)に示すようにF行目のコモ
ン電極YFに書込み電圧CFが印加される走査区間にお
いて、書込み電圧CFに対応するレベルを示し、他の走
査区間ではこれより低い一定しベルで極性が互いに逆の
2つの波形を各走査区間ごとに交互に繰り返すことにな
る。
目の一定期間ごとにQVとなることを除き、第5図(E
)に示すようにF行目のコモン環WiYFに書込み電圧
CFが印加される走査区間において書込み電圧CFに対
応するレベルを示し、他の走査区間では、これより低い
レベル(第1フイールドと第2フイールドで極性は逆と
なる)に保たれる。また、3列目のセグメント電極X3
上の画素についてはオン表示のものとオフ表示のものが
交互に並んでいるので、このセグメント電極X3には変
調電圧として、第5図(F)に示すように走査区間の替
わり目の一定期間ごとに■0となることを除き走査区間
ごとにオンに相当する一定電圧(第1フイールドでは■
5、第2フイールドではVO)とオフに相当する一定電
圧とが交互に印加される。したがって画素aの印加電圧
Vaは、走査区間の替わり目の一定期間ごとにOVとな
ることを除き、第5図(G)に示すようにF行目のコモ
ン電極YFに書込み電圧CFが印加される走査区間にお
いて、書込み電圧CFに対応するレベルを示し、他の走
査区間ではこれより低い一定しベルで極性が互いに逆の
2つの波形を各走査区間ごとに交互に繰り返すことにな
る。
そして、画素すでは、第1フイールドと第2フイールド
からなる1フレームの期間中に印加される第5図(E)
に示す電圧vbの波形の斜線を施した面積に相当する輝
度が表示される。同様に画素aでも、1フレームの期間
中に印加される第5図(G)に示す電圧Vaの波形の斜
線を施した面積に相当する輝度が表示される。
からなる1フレームの期間中に印加される第5図(E)
に示す電圧vbの波形の斜線を施した面積に相当する輝
度が表示される。同様に画素aでも、1フレームの期間
中に印加される第5図(G)に示す電圧Vaの波形の斜
線を施した面積に相当する輝度が表示される。
この表示駆動方法では、各画素に印加される電圧が、走
査区間の替わり目の一定期間ごとにOVに強制的に保持
され、各走査区間に対応する電圧波形は必ず0■から立
上がり、あるいは立下がるため、同じオフ表示である画
素aと画素すの場合のように、印加される電圧Va、V
bの波形の切替わり回数が異なる画素間において、波形
のなまりに起因する輝度差は生じない、すなわち、電圧
Va、Vbの波形ではなまりの回数は同じになり、した
がって斜線を施した面積は電圧Va、Vb間で等しくな
る。
査区間の替わり目の一定期間ごとにOVに強制的に保持
され、各走査区間に対応する電圧波形は必ず0■から立
上がり、あるいは立下がるため、同じオフ表示である画
素aと画素すの場合のように、印加される電圧Va、V
bの波形の切替わり回数が異なる画素間において、波形
のなまりに起因する輝度差は生じない、すなわち、電圧
Va、Vbの波形ではなまりの回数は同じになり、した
がって斜線を施した面積は電圧Va、Vb間で等しくな
る。
発明の効果
以上のように、本発明の表示駆動方法によれば、走査区
間の替わり目の一定期間ごとに画素への印加電圧をOV
に保持するとともに、この一定期間内において出力用ス
イッチング素子のすべてをオフ状態とし、次の走査区間
の開始によってその走査区間に対応する出力用スイッチ
ング素子をオン状態とするようにしたので、波形のなま
りに起因するシャドーイングを防止することができると
ともに、走査区間が切り替わるとき過渡的に大電流が流
れるのを防止することができる。
間の替わり目の一定期間ごとに画素への印加電圧をOV
に保持するとともに、この一定期間内において出力用ス
イッチング素子のすべてをオフ状態とし、次の走査区間
の開始によってその走査区間に対応する出力用スイッチ
ング素子をオン状態とするようにしたので、波形のなま
りに起因するシャドーイングを防止することができると
ともに、走査区間が切り替わるとき過渡的に大電流が流
れるのを防止することができる。
第1[21は本発明の一実施例である表示駆動方法が適
用される液晶表示装置の概略的な構成を示すブロック図
、第2図はその表示駆動方法における各信号の相互関係
を示すタイミング・チャート、第3図はその信号を生成
する回路の具体的構成を示す回路図、第4図は第3図の
回路によって得られる各信号の相互関係を示すタイミン
グ・チャート、第5図はその表示駆動方法による画素へ
の印加電圧の波形を示す波形図、第6図は従来の表示駆
動方法による表示画面の構成を示す模式図、第7図は従
来の表示駆動方法による画素への印加電圧の波形を示す
波形図である。 1・・・表示パネル、2・・・データ側駆動回路、3・
・・走査側駆動回路、4・・・表示制御回路、T1・・
・第1の動作期間、T2・・・第2の動作期間、T3・
・・第3の動作期間、T4・・・第4の動作期間代理人
弁理士 画数 圭一部 第6図
用される液晶表示装置の概略的な構成を示すブロック図
、第2図はその表示駆動方法における各信号の相互関係
を示すタイミング・チャート、第3図はその信号を生成
する回路の具体的構成を示す回路図、第4図は第3図の
回路によって得られる各信号の相互関係を示すタイミン
グ・チャート、第5図はその表示駆動方法による画素へ
の印加電圧の波形を示す波形図、第6図は従来の表示駆
動方法による表示画面の構成を示す模式図、第7図は従
来の表示駆動方法による画素への印加電圧の波形を示す
波形図である。 1・・・表示パネル、2・・・データ側駆動回路、3・
・・走査側駆動回路、4・・・表示制御回路、T1・・
・第1の動作期間、T2・・・第2の動作期間、T3・
・・第3の動作期間、T4・・・第4の動作期間代理人
弁理士 画数 圭一部 第6図
Claims (1)
- 【特許請求の範囲】 互いに交差する方向に配列した複数の走査側電極と複数
のデータ側電極との間に誘電層を介在させ、前記各走査
側電極およびデータ側電極に接続されそれぞれが担う独
自の電圧を出力する複数の出力用スイッチング素子を含
む駆動回路によって、前記データ側電極にデータに対応
する変調電圧を与えた状態で走査側電極に順次的に書込
み電圧を与えて駆動する表示駆動方法において、 前記出力用スイッチング素子のすべてをオフ状態にする
第1の動作期間と、 この動作期間の開始時点以後に開始され、前記走査側電
極およびデータ側電極に共通の一定電圧を与えるための
出力用スイッチング素子を選択する第2の動作期間と、 第1の動作期間の終了時点から開始され第2の動作期間
の終了時点以前に終了する期間であって、第1の動作期
間で設定された出力用スイッチング素子のオフ状態を解
除し、第2の動作期間で選択された出力用スイッチング
素子をオン状態にする第3の動作期間と、 第3の動作期間の終了時点から開始され第2の動作期間
の終了時点以後に終了する期間であって、出力用スイッ
チング素子のすべてを再びオフ状態にする第4の動作期
間とを含む一定期間を、前記書込み電圧を与える走査側
電極が切替えられる直前ごとに設定することを特徴とす
る表示駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1073063A JPH02250030A (ja) | 1989-03-23 | 1989-03-23 | 表示駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1073063A JPH02250030A (ja) | 1989-03-23 | 1989-03-23 | 表示駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02250030A true JPH02250030A (ja) | 1990-10-05 |
Family
ID=13507516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1073063A Pending JPH02250030A (ja) | 1989-03-23 | 1989-03-23 | 表示駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02250030A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841416A (en) * | 1991-04-02 | 1998-11-24 | Hitachi, Ltd. | Method of and apparatus for driving liquid-crystal display device |
JP2007139984A (ja) * | 2005-11-16 | 2007-06-07 | Bridgestone Corp | 情報表示用パネルの駆動方法 |
-
1989
- 1989-03-23 JP JP1073063A patent/JPH02250030A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841416A (en) * | 1991-04-02 | 1998-11-24 | Hitachi, Ltd. | Method of and apparatus for driving liquid-crystal display device |
JP2007139984A (ja) * | 2005-11-16 | 2007-06-07 | Bridgestone Corp | 情報表示用パネルの駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101388588B1 (ko) | 액정표시장치 | |
JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
JP2006018299A (ja) | ゲートドライバが内蔵された液晶パネル及びその駆動方法 | |
JPH04346390A (ja) | 液晶表示装置並びにその駆動方法及び駆動装置 | |
US8773343B2 (en) | LCD wherein the polarity of the final subfield of a field is kept the same as the polarity of first subfield of the next subfield by inverting the polarity of the capacitive potential lines twice during the final subfield | |
WO2009101877A1 (ja) | 表示装置およびその駆動方法 | |
JPH04204628A (ja) | 液晶表示装置 | |
JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
JPH02250030A (ja) | 表示駆動方法 | |
JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
US8743041B2 (en) | Liquid crystal display drive circuit and liquid crystal display device | |
JP2019078979A (ja) | 表示装置及び駆動方法 | |
JP3253331B2 (ja) | 画像表示装置 | |
JPH07114001A (ja) | 液晶表示装置 | |
JP4506355B2 (ja) | 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法 | |
JP3020228B2 (ja) | 液晶表示装置 | |
JPH0594154A (ja) | 液晶表示パネル装置 | |
JPH08136892A (ja) | 液晶表示装置 | |
JP3582205B2 (ja) | 表示装置の駆動回路および表示装置 | |
JP2001075072A (ja) | 液晶表示装置 | |
JP3114724B2 (ja) | 液晶装置及びその駆動方法 | |
JPH0749480A (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
JPS61138991A (ja) | 相転移型液晶表示装置の駆動方法 | |
JP5280897B2 (ja) | Tft液晶表示パネルのソースドライバ | |
JPH02287592A (ja) | 表示装置 |