JPH02249319A

JPH02249319A - データ通信方式

Info

Publication number: JPH02249319A
Application number: JP1069979A
Authority: JP
Inventors: Shinichi Horinouchi; 堀ノ内　真一; Takahiko Takeuchi; 武内　宇彦; Masao Oba; 大場　正男
Original assignee: Tokyo Keiki Co Ltd
Current assignee: Tokyo Keiki Inc
Priority date: 1989-03-22
Filing date: 1989-03-22
Publication date: 1990-10-05
Also published as: US5128972A; DE4009133A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、リーダライタとメモリモジュール等のユニッ
トとの間で電ｖｉｉ誘導結合を用いて非接触でデータ伝
送を行なうデータ通信方式に関する。

［従来の技術］従来、電磁誘導結合を用いたデータ通信方式としては、
例えば第５図のものが知られている。

第５図において、リーダライタ１０にはリードアクセス
、ライトアクセス、ビット転送要求及びデータ（１又は
Ｏ）を出力するコントローラ１２が設けられ、コントロ
ーラ１２からメモリモジュール２０に対する伝送データ
は変調回路１４で周波数変調され、アンプ１６で増幅さ
れた後、送信用コイル１８に供給される。

リーダライタ１０の送信用コイル１８に対向したメモリ
モジュール２０側には受信用コイル２２が設けられ、コ
イル２２に誘起された受信信号は電源回路２４で整流安
定化されて内部電源とされ、同時に復調回路２６で元の
データビットに復調され、メモリコントローラ２８に与
えられる。

メモリコントローラ２８はリーダライタ１０側からライ
トアクセスを受けた場合には、メモリ３０をイネーブル
状態とし、ライトアクセスに続いて送られてくる書込み
データをメモリ３０の指定番地に書き込むようになる。

またリーダライ１０側よりリードアクセスを受けた場合
に、メモリコントローラ２８はメモリ３０内のリードア
クセスで指定されたアドレスに格納しているデータを読
み出し、リーダライタ１０側からのビット転送要求毎に
読み出したデータを１ビツトずつマルチプレクサ３６に
送り、ビットデータ１又はＯに対応して正弦波発振器３
２，３４の周波数ｆｌ、　ｆ２をマルチプレクサ３６で
切替え、リーダライタ１０側に送信コイル４０を介して
送信する。

リーダライタ１０側では、メモリモジュール２０からの
送信信号を受信コイル４２で受信し、アンプ４４で増幅
した後、フィルタ４６で元のデータビットＯ又は１に復
調してコントローラ１２に入力する。

［発明が解決しようとする課題］しかしながら、このような従来の電磁誘導結合を用いた
データ通信方式にあっては、電源回路にバックアップ機
能がなかったり、又、メモリモジュールからリーダライ
タへの送信のための電力を多く必要としたために、メモ
リモジュールからリーダライタへの送信の際にもリーダ
ライタからメモリモジュールへ電源用の送信信号を送ら
なければならなかった。そのためリーダライタとメモリ
モジュールとの間の通信に２組の誘導コイルを必要とし
たため、Ｅ型コアにコイルを巻いた２つの誘導コイルを
メモリモジュールのパッケージの２か所に設けなければ
ならず、パッケージの表面積が大きくなり、メモリモジ
ュールを小型化できない問題があった。

本発明は、このような従来の問題点に鑑みてなされたも
ので、メモリモジュール側を可能な限り小型化できるよ
うにした電磁誘導結合を用いたデータ通信方式を提供す
ることを目的とする。

［課題を解決するための手段］まず本発明は、電磁誘導結合により第１のユニット（リ
ーダライタ側）と第２のユニット（メモリモジュール側
）間でデータを双方向に伝送するデータ通信方式を対象
とする。

このようなデータ通信方式につき本発明にあっては、第
１のユニットに、データ送信用のコイルとデータ受信用
のコイルを単一のコアに同軸状に巻き回した誘導コイル
を設け、一方、第２のユニットには受信と送信に切替え
使用される単一の誘導コイルを設ける。

また第１のユニットから第２のユニツ１〜に電磁誘導結
合により動作電源を供給する場合には、第２のユニット
に設けた単一の誘導コイルの受信信号を整流する電源回
路と、この電源回路の出力電圧を充電するバックアップ
用のコンデンサを設け、第２のユニットから送信を行な
う電源供給の手段時にはコンデンサにより電源供給を行
なうようにする。また、バックアップ用のコンデンサは
電源回路内の平滑用コンデンサとの共用としても良い。

［作用］このような構成を備えた本発明のデータ通信方式にあっ
ては、例えばリーダライタとメモリモジュール間の双方
向伝送であっても、メモリモジュールには単一の誘導コ
イルを設けるだけで良いことから、メモリモジュールの
パッケージ表面積を低減して小型化を計ることができる
。

またメモリモジュールに動作電源する場合、メモリモジ
ュールからリーダライタにデータを送るときには電源供
給を受けられなくなるが、バックアップ用コンデンサを
設けることで、電源供給が一時的に停止しても問題なく
動作電源を維持できる。また、バックアップ用コンデン
サとして電源回路内のりップル除去用の平滑用コンデン
サを共用すれば、特別のコンデンサを設ける必要もない
。

［実施例］第１図は本発明の一実施例を示した実施例構成図である
。

第１図において、１０は第１のユニットとしてのリーダ
ライタ、２０は第２のユニットとしてのメモリモジュー
ルであり、この実施例にあっては、リーダライタ１０側
からメモリモジュール２０に対しデータ伝送及び動作電
源を供給し、一方、メモリモジュール２０からリーダラ
イタ１０に対しデータ伝送を行なうようになる。

リーダライタ１０にはリードアクセス、ライトアクセス
、データ（１またはＯ）の送出またはビット転送要求等
のコマンドを出力するコン１−ローラが設けられ、コン
トローラ１２からのコマンドは送信信号発生器５０に与
えられる。

送信信号発生器５０は２つの異なる周波数ｆｌ。

ｆ２から成るコントローラ１２からのコマンドに対応し
た送信信号を発生する。この送信信号は、プリアンプル
（ｆ２　＝６４波以上）十ターミネータ（ｆ１＝２波）
＋コマンドデータ（ｆ２＝コマンドに従った波数）十タ
ーミネータ（ｆｌ＝２波）となる。

送信信号発生器５０より出力された送信信号はアンプ１
６で増幅された後、送信用コイル１８に供給される。こ
の送信用コイル１８はリーダライタ１０に設けた受信用
コイル４２と共に同一のコア５４に同軸に巻き回されて
いる。

リーダライタ１０の送信用コイル１８に対向したメモリ
モジュール２０側にはコア５４に巻かれた送受信兼用コ
イル５２が設けられる。

送受信兼用コイル５２に誘起された受信信号はカウンタ
５６及びフィルタ５８に与えられ、フィルタ５８でター
ミネータを示す周波数ｆ１の受信信号を検出してカウン
タ５６を停止するまでカウンタ５６は受信信号に含まれ
る波の数、即ち送信信号発生器５０におけるプリアンプ
ル及びコマンドに従った命令の波数をカウントし、メモ
リコントローラ２８に出力する。メモリコントローラ２
８はカウンタ５６から出力された周波数ｆ２のカウント
数（波数）に基づきリードアクセス、ライトアクセス、
１またはＯのデータ伝送あるいはビット転送要求となる
いずれかのコマンドであるかを判別する。

メモリコントローラ２８はカウンタ５６の計数値で定ま
る入力した波の数より例えばライトアクセスを判別する
と、メモリ３０をイネーブル状態とし、ライトアクセス
に続いて送られてくる出込みデータをメモリ３０の指定
番地に書き込む。

また、カウンタ５６の計数１直からメモリコントローラ
２８がリードアクセスを判別した場合には、リードアク
セスで指定されたメモリ３０のアドレスに格納しである
データを読み出し、その後にリーダライタ１０側から行
なわれるビット転送要求毎にＭ系列発生器６４に対し読
出しデータを１ビットずつ出力する。

メモリコントローラ２８のリードアクセスで読み出され
た読み出しデータのピッ１〜転送要求に基づくビット転
送はＭ系列発生器６４，３ステー１ヘバツフ７６６によ
り行なわれる。

Ｍ系列発生器６４はデータビット１．０に応じて所定語
長の異なるＭ系列信号を発生する。例えば、６３詔長の
Ｍ系列を例にとると、データビット１でＭ１系列信号を
発生し、データビットＯでＭＯ系列信号を発生する。

３ステー１〜バツフア６６はメモリコントローラ２８で
リードアクセスが判別されてＭ系列発生器６４を使用し
てリーダライタ１０からのビット転送要求に応じた１ビ
ツトずつ読出しデータを送出する際にイネーブル状態に
置かれ、Ｍ系列発生器６４からのＭＯまたはＭ１系列信
号を送受信兼用コイル５２に出力する。このリードアク
セスに伴なうビット伝送以外については３ステートバツ
フア６６はディスイネーブルとなり、送受信兼用コイル
５２側から見てハイインピーダンスに置かれる。

メモリモジュール２０の送受信兼用コイル５２を介して
リーダライタ１０側に送出されたＭ系列信号は、リーダ
ライタ１０に設けた受信用コイル４２に誘起され、アン
プ４４で増幅された後、相関回路６８に入力される。

相関回路６８にはメモリモジュール２０側のＭ系列発生
器６４で発生したＭＯ系列信号及びＭ１系列信号と同一
信号を基準値、例えばＭＯ系列信号については基準値Ｒ
Ｏ、Ｍｌ系列信号については基準値Ｒ１を記憶保持して
おり、アンプ４４を介して得られた受信信号と基準値Ｒ
Ｏ，Ｒ１との間で相関計算を行なう。

例えば、ＭＯ系列の受信信号を例にとると、６３語調で
あることから、例えばＭＯ系列信号の発生周期をＴＩ（
Ｓ）、サンプリング周期をＴ２（Ｓ）とすると、相関回
路６８に内蔵したｎ＝　（ＴＩ　／丁２　Ｘ６３）段のシフトレジスタに
受信信号をサンプリングして格納し、シフトレジスタの
ｎ＝　（Ｔｔ　／Ｔ２　ｘ６３）段まで受信信号８１〜
３ｎが得られたら記憶保持されている基準１百Ｒ１〜Ｒ
ｎとの間で相関計算を行なう。

この相関計算は次式に従って行なわれる。

Ｃ＝ΣＲｎ−３ｎｎ＝ｉ即ち、サンプリングされた受信信号８１〜．５ｎと基準
値Ｒ１〜Ｒ，ｎを各々乗算器に入力して書は合せた後に
乗算出力の総和をとる。

この相関計算の値は受信信号と基準値が同じＭ系列であ
るとき最大となる。従ってＭＯ系列の基準値を用いた相
関値とＭ１系列の基準値を用いた相関値を比較し、ＭＯ
系列の基準値を用いた相関値がＭ１系列の基準値を用い
た相関値より大きいか又は所定倍（１以上）以上のとき
にデータビットＯを出力し、逆に場合にデータビット１
を出力する。

第２図は第１図に示したリーダライタ１０及びメモリモ
ジュール２０側の誘導コイルを取り出して示した説明図
である。

第２図において、リーダライタ１０側の断面Ｅ型のコア
５４、即ちポットタイプのコア５４のセンタポール６８
に対し送信用コイル１８と受信用コイル４２を同軸に巻
き付けている。

一方、メモリモジュール２０側の誘導コイルは同様な断
面Ｅ型のポットタイプのコア５５のセンタボール７０に
送受信兼用コイル５２を巻き付けている。

そして、リーダライタ１０とメモリモジュール２０との
間で電源供給及びデータ伝送を行なう場合には、コア５
４，５５のセンタボール６８，７０及び周囲のポールの
端面が所定のギャップを介して対向するように向かい合
せ、コア５４と５５によりギャップを介して磁気回路を
形成することで両者間で信号送受信を電磁誘導結合によ
り行なう。

更に、リーダライタ１０とメモリモジュール２０間の伝
送効率を上げるため、コア５４及び５５に対する各コイ
ル’１８．４２．５２のそれぞれは、センタポール６８
，７０の端面に近い場所に巻き付けることが望ましい。

第３図は第１図の実施例においてリーダライタ１０から
のリードコマンドに続いてビット転送要求が行なわれた
ときの動作タイミングチャートを示す。

リーダライタ１０のコントローラ１２からリードコマン
ドが送信信号発生器５０に発行されると、送信信号発生
器５０は第３図のビット転送要求に示すと同様な送信信
号を発生し、リードアクセスであることからプリアンプ
ル、ターミネータに続くデータを示す周波数ｆ２の波数
がリードコマンドに応じた数となる。送信信号発生器５
０からの送信信号はアンプ１６で増幅された後、送信用
コイル１８に供給され、送信用コイル１８に対向するメ
モリモジュール２０の送受信兼用コイル５２に信号電圧
が誘起される。送受信兼用コイル５２の信号電圧は、電
源回路２４で整流されて内部回路に電源を供給すると共
に、バックアップ用コンデンサ６２を充電する。また、
送受信兼用コイル５２の受信信号の波数はカウンタ５６
で計数されており、フィルタ５８で周波数ｆ１のターミ
ネータの波を検出するとカウンタ５６の計数動作が停止
され、このときの計数値がメモリコントローラ２８に与
えられる。従ってメモリコントローラ２８はカウンタ５
６からプリアンプルとなる周波数ｆ２の波数６３の計数
値を受けた後、リードコマンドを示す周波数ｆ２の波数
の計数値を受けてリードアクセスを判別し、メモリ３０
をイネーブル状態として指定されたアドレスのデータを
読み出す。

このようなリーダライタ１０側からのリードアクセスが
終了すると、リーダライタ１０側からは第３図の時刻１
０が示すように、プリアンプル。

ターミネータ、データ及びターミネータで成るビット転
送要求を命令する送信信号が送信される。

このリーダライタ１０からの送信信号につきカウンタ５
６はプリアンプルを示す周波数ｆ２の波数を計数し、続
いてビット転送要求を示す周波数ｆ２の波数を計数し、
メモリコントローラ２８に供給する。

時刻ｔ１でメモリコントローラ２８がデータを示すカウ
ンタ５６の計数値を受けると、カウンタ５６の計数値か
らビット転送要求であることを判別し、既にメモリ３０
から読み出されている読出しデータの第１ビツトをＭ系
列発生器６４に出力すると共に３ステートバツフ７６６
をそれまでのハイインピーダンス状態にあるディスイネ
ーブルからイネーブル状態に切り換える。

メモリコントローラ２８からのデータビット１またはＯ
を受けたＭ系列発生器６４は、例えばデータビットがＯ
であればＭＯ系列信号を発生し、一方、データビット１
であればＭ１系列信号を発生する。即ち、Ｍ系列発生器
６４からのＭ系列信号は、時刻ｔ２から１３の間に亘っ
てイネーブル状態にある３ステートバツフ１６６を介し
て送受信兼用コイル５２に供給され、時刻ｔ３でＭ系列
信号の送信を終了するとメモリコントローラ２８は再度
３ステートバツフア６６をディスイネーブルとしてハイ
インピーダンス状態に戻す。

メモリモジュール２０から送信されたＭ系列信号は、リ
ーダライタ１０の受信用コイル４２に誘起され、アンプ
４４で増幅された後、相関回路６８で予め記憶された２
つのＭ系列信号の基準値ＲＯ，Ｒ１との間で相関計算が
行なわれ、相関値が大きい方又は所定倍以上の方の基準
値側のＭ系列に対応したデータビット１またはＯをコン
トローラ１２に出力する。

以下、すべての読出しデータのビット伝送が終了するま
で同様なビット転送要求に伴なうＭ系列信号の送信が繰
り返される。

このようにＭ系列を使用した場合には、微弱信号であっ
ても信号がリーダ・ライタへ伝達できるので、バックア
ップ電源を使用して十数ｃｍを越えるような遠距離の通
信が不能となる。

第４図は本発明の他の実施例を示した実施例構成図であ
り、この実施例にあってはリーダライタ１０側からのビ
ット転送要求に対しメモリモジュール２０よりデータビ
ット１．０を異なる周波数ｆ１　、ｆ２で周波数変調し
てリーダライタ１０側に送るようにしたことを特徴とす
る。

第４図において、リーダライタ１０からメモリモジュー
ル２０に対するコマンドアクセスのための回路構成は第
１図と同じである。

これに対しリーダライタ１０からリードアクセスに続く
ビット転送要求を受けた際にメモリモジュール２０から
データビットを１ビツトずつ送信する手段として、マル
チプレクサ７２．方形波発生器７４．７６で成る周波数
変調手段が設けられる。

即ち、メモリコントローラからデータビットＯが出力さ
れると、マルチプレクサ７２は方形波発生器７４からの
周波数ｆ１を選択し、一方、メモリコントローラ２８か
らデータビット１が出力されると、マルチプレクサ７２
は方形波発生器７６からの周波数ｆ２を選択する。

マルチプレクサ７２でデータビット０．１に応じて選択
された周波数ｆ１またはｆ２の方形波信号はイネーブル
状態にある３ステートバツフア６６を介して送受信兼用
コイル５２に供給され、リーダライタ１０側の受信用コ
イル４２に信号電圧が誘起される。受信用コイル４２の
受信信号はアンプ４４で増幅された後、復調回路７８に
与えられ、復調回路７８は受信用周波数ｆ１でデータビ
ットＯを出力し、受信周波数ｆ２でデータビット１を出
力する。

なお、第１図の実施例にあっては、ビット転送要求に対
しメモリモジュール２０側よりデータビットＯまたは１
に対応した異なるＭ系列信号を送信し、リーダライタ１
０側で相関計算によりデータビットを復調しているが、
ＭＭ列信号以外の擬似ランダム信号としてデータビット
０．１に対応した２種類のチャープ波やゴールド系列、
更にはバーカーコード等を使用してもよいことは勿論で
ある。

更に、リーダライタ１０からメモリモジュール２０への
データ伝送についても、第１図のようにデータビット０
．１に応じたＭ系列信号を送信し、メモリモジュール２
０側で基準値との相関計算を行なってデータビットを再
現するようにしてもよい。

更に又、第１．第２実施例において、電源回路と別にバ
ックアップ用コンデンサを設けたが、電源回路内にある
リップル除去用の平滑コンデンサのバックアップ機能を
用いれば、新たなコンデンサを付加する必要はなくなる
。

［発明の効果］以上説明してきたように本発明によれば、り一ダライタ
との間で双方向データ伝送を行なうメモリモジュールに
、送信と受信を兼ねた単一の誘導コイルを設けるだけで
よいことから、メモリモジュールのパッケージ表面積を
誘導コイル１個分まで小型化することができる。

また、メモリモジュールに送受信兼用の誘導コイルを設
けていても、受信タイミングと送信タイミングを分離し
ていることから、送受信のクロストークによる誤動作は
発生しない。

【図面の簡単な説明】

第１図は本発明の一実施例を示した実施例構成図：第２
図は本発明による電磁誘導結合のコイル構成説明図：第３図は第１図の実施例におけるリードアクセスに続く
ビット転送要求時の動作タイミングチャート；第４図は本発明の他の実施例を示した実施例構成図；第５図は従来方式の構成図である。１０：リーダライタ（第１のユニット）１２：コントロ
ーラ（ＭＰＵ＞ ’１６．４４：アンプ１８°送信用コイル２０　メモリモジュール（第２のユニット）２４　電源
回路２８：メモリコントローラ３０、メモリ４２：受信用コイル５０、送信信号発生器５２　送受信兼用コイル５４．５５：コア５６：カウンタ５８：フィルタ６２：バックアップ用コンデンサ６４：Ｍ系列発生器６６：３ステートバツフア６８．７０：センタポール７２：マルチプレクサ７４．７６：方形波発生器７８：復調回路

Claims

【特許請求の範囲】

（１）電磁誘導結合により第１のユニットと第２のユニ
ット間でデータを双方向に伝送するデータ通信方式に於
いて、前記第１のユニットに、データ送信用のコイルとデータ
受信用のコイルを単一のコアに同軸状に巻回した誘導コ
イルを設け、一方、前記第２のユニットには受信と送信に切替使用さ
れる単一の誘導コイルを設けたことを特徴とするデータ
通信方式。
（２）請求項１記載のデータ通信方式に於いて、電磁誘
導結合を用いて前記第１のユニットから第２のユニット
に動作電源を供給する場合には、前記第２のユニットに
設けた単一の誘導コイルの受信信号を整流する電源回路
と、該電源回路の出力電圧を充電するバックアップ用の
コンデンサとを設け、該第２のユニットから第１のユニ
ットにデータを送信する際には前記バックアップ用コン
デンサから電源を供給することを特徴とするデータ通信
方式。
（３）請求項２記載のデータ通信方式において、前記バ
ックアップ用のコンデンサは、前記電源回路内の平滑用
コンデンサを共用することを特徴とするデータ通信方式
。