JPH02246663A - 制御線インタフェース方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 構内交換機のトランク回路と、ディジタル多重化装置そ
の他のシグナリング回路とを接続する制御線のインタフ
ェース方式に関し、 制御線Ｅ、Ｍのインタフェースタイプ■およびＶのいず
れにも対応することができることを目的とし、 制御線Ｅ、Ｍのインタフェースタイプ■に対応する入出
力インタフェース手段を有するトランク回路、および同
インタフェースタイプＶに対応する入出力インタフェー
ス手段を有するトランク回路に接続され、同インタフェ
ースタイプＶに対応する入出力インタフェース手段を有
するシグナリング回路の制御線インタフェース方式にお
いて、接続されるトランク回路の制御！ａＥ、Ｍのイン
タフェースタイプに応じた切替え信号が入力され、その
切替え信号により入力インタフェース手段の出力論理の
反転、非反転を制御する出力制御手段を備え構成する。

〔産業上の利用分野〕

本発明は、構内交換機（ＰＢＸ）のトランク回路と、デ
ィジタル多重化装置その他のシグナリング回路とを接続
する制御線のインタフェース方式〔従来の技術〕 第３図は、制御線の接続例を示すブロック図である。

図において、対向する構内交換機（ＰＢＸ）３１．３２
は、ディジタル多重化装置（ＤＭ　Ｉ　Ｘ）３３、高速
ディジクル回線３４、ディジタル多重化装置（ＤＭＩＸ
）３５を介して接続される。ここで、各構内交換機とデ
ィジタル多重化装置との間の制御線Ｅ、Ｍの接続は、そ
れぞれのトランク回路３６とシグナリング回路３７との
間で行われる。

現在使用されている制御線Ｅ、Ｍのインタフェースタイ
プ（以下、ｒＥ＆Ｍタイプ」という。）には、■、■、
■、■、■の５種類があり、トランク回路３６およびシ
グナリング回路３７は、このＥ＆Ｍタイプに対応した構
成になっている。

第４図および第５図は、Ｅ＆ＭタイプＩおよびＶに対応
するトランク回路およびシグナリング回路の構成例を示
すブロック図である。

第４図において、Ｅ＆Ｍタイプ■の制御線Ｍは、トラン
ク回路４０のオンフックあるいはオフフックに対応して
ブレークあるいはメータするスイ・ンチ４１により、接
地（ＧＮＤ）あるいはバツテリイ（−４８Ｖ）に接続さ
れる。なお、制御線Ｍと接地との間には、スイッチ４１
のメーク時に制御線Ｍの電位を保持するためにツェナダ
イオード４２およびコンデンサ４３が接続される。参照
番号４４は過電流防止の保護回路である。

シグナリング回路４７では、制御線Ｍの電位に応じてリ
レー回路４８が作動する（トランク回路４０がオフフッ
ク（メーク）のときにリレー回路４８に電流が流れる）
ので、トランク回路４０のオンフックあるいはオフフッ
クに対応した出力を得ることができる。

また、制御線Ｅは、シグナリング回路４７のスイッチ４
９のブレークあるいはメータにより、オープン（ＯＰＮ
）あるいは接地（ＧＮＤ）となる。

トランク回路４０では、制御線Ｅ・の電位に応じてバッ
テリイ（−４８Ｖ）に接続されるリレー回路４５が作動
するので、シグナリング回路４７のスイッチ４９の動作
に対応した出力を得ることができる。参照番号４６は、
サージ防止の保護回路である。

なお、シグナリング回路４７のリレー回路４８から取り
出される出力は、ディジタル回路（送信回路）を介して
対向するシグナリング回路に伝送され、またスイッチ４
９は対向するシグナリング回路から伝送された信号に応
じてブレークあるいはメークする。

第５図において、Ｅ＆ＭタイプＶの制御線Ｍは、トラン
ク回路５０のオンフッタあるいはオフフックに対応して
ブレ、−りあるいはメータするスイッチ５１により、オ
ープン（ＯＰＮ）あるいは接地（ＧＮＤ）となる。

シグナリング回路５７では、制御線Ｍの電位に応じてバ
ッテリイ（−４８Ｖ）に接続されるリレー回路５８が作
動する（トランク回路５０がオフフッタ（メーク）のと
きにリレー回路５８に電流が流れる）ので、トランク回
路５０のオンフックあるいはオフフックに対応した出力
が得られ、同様に対向するシグナリング回路に伝送され
る。参照番号６０は、サージ防止の保護回路である。

また、制御線已においては第４図に示すＥ＆ＭタイプＩ
と同様に、トランク回路５０のリレー回路５５は、シグ
ナリング回路５７のスイッチ５９のブレークあるいはメ
ータに対応して動作し、対向するトランク回路側のオン
フックあるいはオフフックに対応した出力を得ることが
できる。参照番号５６は、サージ防止の保護回路である
。

表は、以上説明した各Ｅ＆Ｍタイプに対応する制御線Ｅ
およびＭの状態を示す。

〔発明が解決しようとする課題〕

このように、従来の制御線インタフェース方式では、ト
ランク回路およびシグナリング回路の構成はＥ＆Ｍタイ
プに対応させる必要があり、異なるＥ＆Ｍタイプに対応
するトランク回路とシグナリング回路の接続はできなか
った。

ところで、Ｅ＆ＭタイプＩおよびＶに対応するトランク
回路およびシグナリング回路では、制御ｖＡＥ側の構成
および動作は同じであるが、制御線Ｍ側の構成および動
作が異なる。すなわち、Ｅ＆ＭタイプＶに対応するシグ
ナリング回路５７のリレー回路５８は、トランク回路５
０がオフフッタ（メータ）のときに電流が流れるが、同
シグナリング回路にＥ＆ＭタイプＩに対応するトランク
回路４０を接続した場合には、オンフック（ブレーク）
のときに電流が流れることになり、リレー回路５８から
取り出される出力論理は反対となり、そのままでの接続
はできなかった。

本発明は、Ｅ＆Ｍタイプ■および■のいずれにも対応す
ることができる制御線インタフェース方式を提供するこ
とを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、トランク回路１２は、Ｅ＆ＭタイプＩに対
応する入出力インタフェース手段１０゜１１を有する。

トランク回路■５は、Ｅ＆Ｍタイプ■に対応する入出力
インタフェース手段１３．１４を有する。

シグナリング回路１８は、ＥＡＭタイプＶに対応する入
出力インタフェース手段１６．１７を有する。

シグナリング回路１日の出力制御手段１９は、接続され
るトランク回路のＥ＆Ｍタイプに応じた切替え信号が入
力され、その切替え信号により入力インタフェース手段
１６の出力論理の反転、非反転を制御する。

〔作　用］ Ｅ＆ＭタイプＶに対応する人出力インタフェース手段１
６．１７を有するシグナリング回路１８に、Ｅ＆Ｍタイ
プＩおよびＶに対応する各トランク回路１２．１５を接
続した場合には、制御線Ｅについては各Ｅ＆Ｍタイプ共
通であるので支障はない。しかし、制御線Ｍについては
、入力インタフェース手段Ｉ６の出力論理が、接続され
るトランク回路のＥ＆Ｍタイプに応じて反転する。

本発明は、シグナリング回路１８の出力制御手段１９が
、接続されるトランク回路のＥ＆Ｍタイプに応じて、入
力インタフェース手段１６の出力論理の反転、非反転を
制御することにより、両タイプのトランク回路との接続
を可能にすることができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例構成を示すブロック図であ
る。

なお、本発明は同一のシグナリング回路でＥ＆Ｍタイプ
ＩおよびＶに対応する各トランク回路の接続を可能にす
るものであり、本実施例では制御線Ｅ側は両タイプ共通
であるので、制御線Ｍ側の構成例のみを示す。

第２図において、制御線Ｍには、入力インタフェース手
段（第１図、１６）として、ホトカプラ２１および抵抗
器２２を介してバッチリイ（−４８Ｖ）が接続される。

ホトカプラ２１のホトダイオードには、並列にツェナダ
イオード２３が接続される。なお、このホトカプラ２１
は第５図に示すシグナリング回路５７のリレー回路５８
に対応する。したがって、ホトカプラ２１の出力はリレ
ー回路５日の出力と等価である。

ここで、本発明の特徴とするところは、本実施例では、
入力インタフェース手段（第１図、１６）の出力論理を
Ｅ＆Ｍタイプ！、■に応じて反転、非反転させる出力制
御手段（第１図、１９）として排他的論理和回路（ＥＯ
Ｒ）２４を備え、この排他的論理和回路２４を介してホ
トカプラ２１の出力を取り出す構成にある。

すなわち、排他的論理和回路２４の一方の入力にホトカ
プラ２１の出力を接続し、他方の入力にシグナリング回
路のＥ＆Ｍタイプ■あるいはＶを指定する切替え信号を
接続し、その出力をディジタル回路（送信回路）に接続
する。

なお、本実施例では、ディジタル回路への出力信号が、
トランク回路側がオンフック（ブレーク）のときにハイ
レベル、オフフック（メーク）のときにローレベルとな
る場合について説明する。

（ｉ）Ｅ＆Ｍタイプ■の場合 トランク回路側がオンフッタ（ブレーク）であるときに
は、制御線Ｍはオープン（ＯＰＮ）となるので、ホトカ
プラ２１には電流が流れずその出力はハイレベルとなる
。一方、排他的論理和回路２４に入力される切替え信号
をローレベルとすれば、その出力にはホトカプラ２１の
出力がそのまま取り出され、ハイレベルとなってオンフ
ッタ（ブレーク）がディジタル回路に送出される。

また、トランク回路側がオフフッタ（メータ）であると
きには、制御線Ｍは接地（ＧＮＤ）に接続されるので、
ホトカプラ２１には電流が流れその出力はローレベルと
なる。一方、排他的論理和回路２４に入力される切替え
信号をローレベルとすれば、その出力にはホトカプラ２
１の出力がそのまま取り出され、ローレベルとなってオ
フフック（メータ）−がディジタル回路に送出される。

このように、Ｅ＆Ｍタイプ■に対応するトランク回路が
接続された場合には、切替え信号をローレベルとするこ
とにより、トランク回路およびシグナリング回路が共に
Ｅ＆ＭタイプＶである場合と同様に対応することができ
る。

（ｉｉ）Ｅ＆ＭタイプＩの場合 トランク回路側がオンフッタ（ブレーク）であるときに
は、制御線Ｍは接地（ＧＮＤ）に接続されるので、ホト
カプラ２１には電流が流れその出力はローレベルとなる
。一方、排他的論理和回路２４に入力される切替え信号
をハイレベルとすれば、その出力にはホトカプラ２１の
出力の反転論理が取り出され、ハイレベルとなってオン
フッタ（ブレーク）がディジタル回路に送出される。

また、トランク回路側がオフフッタ（メータ）であると
きには、制御線Ｍはバッテリイ（−４８Ｖ）に接続され
るので、ホトカプラ２１には電流が流れずその出力はハ
イレベルとなる。一方、排他的論理和回路２４に入力さ
れる切替え信号をハイレベルとすれば、その出力にはホ
トカプラ２１の出力の反転論理が取り出され、ローレベ
ルとなってオフフック（メータ）がディジタル回路に送
出される。

このように、Ｅ＆ＭタイプＩに対応するトランク回路が
接続された場合には、切替え信号をハイレベルとするこ
とにより、ホトカプラ２１の出力論理が反転されるので
、トランク回路およびシグナリング回路が共にＥ＆Ｍタ
イプＩである場合と同様に対応することが可能になる。

なお、ディジタル回路への出力信号が、トランク回路側
がオンフッタ（ブレーク）のときにローレベル、オフフ
ッタ（メータ）のときにハイレベルとなる場合（本実施
例と逆の場合）には、排他的論理和回路２４に入力され
る切替え信号の論理をＥ＆ＭタイプＩに対してはローレ
ベル、Ｅ＆ＭタイプＶに対してはハイレベルとすること
により同様に対応することができる。

〔発明の効果〕

上述したように、本発明によれば、一つのシグナリング
回路で、Ｅ＆ＭタイプＩおよびＶに対応する各トランク
回路との接続が可能になり、シグナリング回路を収容す
るディジタル多重化装置などの汎用性を高めることがで
きる。

また、トランク回路側のオンフッタ（ブレーク）および
オフフッタ（メータ）に対応するシグナリング回路の出
力論理の反転制御も容易であり、実用的には極めて有用
である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例構成を示すブロック図、第３
図は制御線の接続例を示すブロック図、第４図はＥ＆Ｍ
タイプｒに対応するトランク回路およびシグナリング回
路の構成例を示すブロック図、 第５図はＥ＆ＭタイプＶに対応するトランク回路および
シグナリング回路の構成例を示すブロック図である。 ２４は排他的論理和回路 （ＥＯＲ） である。 図において、 １０．１３．１６は入力インタフェース手段、１１．１
４．１７は出力インタフェース手段、１２．１５はトラ
ンク回路、 １８はシグナリング回路、 １９は出力制御手段、 ２１はホトカブラ、 ２２は抵抗器、 ２３はツェナダイオード、 ＋５ｖ 本発明の一実施例構成を示すブロック図第２図 本発明原理ブロック図 第１図

Claims (1)

【特許請求の範囲】
1. （１）制御線Ｅ、Ｍのインタフェースタイプ I に対応
   する入出力インタフェース手段（１０、１１）を有する
   トランク回路（１２）、および同インタフェースタイプ
   Ｖに対応する入出力インタフェース手段（１３、１４）
   を有するトランク回路（１５）に接続され、同インタフ
   ェースタイプＶに対応する入出力インタフェース手段（
   １６、１７）を有するシグナリング回路（１８）の制御
   線インタフェース方式において、 接続されるトランク回路の制御線Ｅ、Ｍのインタフェー
   スタイプに応じた切替え信号が入力され、その切替え信
   号により前記入力インタフェース手段（１６）の出力論
   理の反転、非反転を制御する出力制御手段（１９）を備
   えた ことを特徴とする制御線インタフェース方式。