JPH02246340A - バイポーラ型半導体装置 - Google Patents

バイポーラ型半導体装置

Info

Publication number
JPH02246340A
JPH02246340A JP6882789A JP6882789A JPH02246340A JP H02246340 A JPH02246340 A JP H02246340A JP 6882789 A JP6882789 A JP 6882789A JP 6882789 A JP6882789 A JP 6882789A JP H02246340 A JPH02246340 A JP H02246340A
Authority
JP
Japan
Prior art keywords
region
conductivity type
impurity region
concentration
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6882789A
Other languages
English (en)
Inventor
Yasuhiro Katsumata
勝又 康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6882789A priority Critical patent/JPH02246340A/ja
Publication of JPH02246340A publication Critical patent/JPH02246340A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、バイポーラ型半導体装置に係わり、特に高速
信号処理及び高周波集積回路などに好適する。
(従来の技術) バイポーラトランジスタにおけるフィギュア抵抗、Cc
がコレクタ抵抗そしてτecがエミッタコレクタ遅延時
間である。
このτac、 Cc及びνb′を夫々小さくすることに
よりトランジスタの高周波特性の改善が達成されるので
、カットオフ周波数を向上させて高周波特性を改善して
いる。τecはカットオフ周波数の逆数に比例すること
が前提条件となっている。
このようなトランジスタ例として、第2図にNPN ト
ランジスタを示した。即ち、N型コレタク領域50には
、ここに隣接したP型外部ベース領域51を形成し、更
に、このP型ベース領域51に連続して形成しかつ低濃
度で深さが浅いピンチベース層52を設置する。また、
ピンチベース層52中にN+エミッタ暦53を浅く形成
してカットオフ周波数の向上を図っている。
(発明が解決しようとする課題) ところで、ベース抵抗νb′を決めるに当たり支配的に
なるのは、N+型エミッタ53とP型ベース領域の最外
側に位置している外部ベース51の間に位置しているP
型ピンチベース52である。このPベース52の深さが
浅くなると抵抗が高くなり、ベース抵抗νb′が大きく
、カットオフ周波数が向上しても高周波特性の改善が困
難となる。
この対策としてUSP4,234,362では、N+エ
ミッタとPベースの間隔を自己整合法により決めた上で
サブミクロンまで縮小してベース抵抗の低減を図ってい
る。それでも、NエミッタとPベース間には、抵抗の高
い領域がある。また、この抵抗の高い領域に不純物を導
入して低抵抗を目指した例もあるが、N+エミッタ端(
Edge)付近ではベースが深くなりfTが下がる難点
があった。
本発明はこのような事情により成されたもので、高カッ
トオフ周波数でありなからNエミッタとPベース間の抵
抗を下げずに高周波特性の優れたバイポーラトランジス
タを提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 第1導電型の半導体基板と、その選択的な表面から内部
にかけて形成する少なくとも一つの第2導電型の第1不
純物領域と、この第1不純物領域内に形成する少なくと
も一つの第1導電型の不純物領域と、この第1導電型の
第1不純物領域下部に第2導電型の第1不純物領域によ
り低濃度で形成する第2導電型の第2不純物領域と、第
2導電型の第1不純物領域に形成する電極取出部と、第
1導電型の低濃度領域と高濃度領域+1fJに位置する
第1導電型の第1及び第2拡散領域に自己整合的に形成
し、第2不純物領域に近ずくにつれて深さが減少する第
2導電型の中濃度不純物領域を備えるところに本発明に
係わるバイポーラ型半導体装置の特徴がある。
(作 用) Nエミッタ下及びその近くのベースはfT向上を達成す
るようなベースプロファイルとし、Pペース層はPベー
ス側は十分ρSを低くし、N+エミッタに近づくにつれ
て浅い接合としトランジスタのカットオフ周波数低下に
影響のない範囲で十分抵抗を下げるプロファイルとした
(実施例) 第1図イルへを参照して本発明に係わる一実施例として
NPN トランジスタを説明する。
バイポーラ型トランジスタの製造に当たっては、半導体
基板表面に選択的に逆導電型の不純物を導入後シリコン
半導体層をエピタキシャル成長させて、二α逆導電型の
不純物層からなる埋込領域を形成後、エピタキシャル層
に不純物領域を形成する方法と、シリコン半導体基板に
直接不純物領域を形成する方法が知られているが、本実
施例におけるシリコン半導体基板は、エピタキシャル層
及び直接不純物領域を形成する場合を含む。
即ち、第1図aに示すように、N型(第1導電型)シリ
コン半導体基板1表面に熱酸化層として例えばSun、
 2即ち第1絶縁物層2を200〜300人形成してか
ら、厚さ2000人程度0多結晶シリコン層3を減圧下
における化学的気相成長法(LPGVD)により成長さ
せる0次に、厚さ2000人位の窒化ケイ素層4も同じ
< LPCVD法により堆積後、 リングラフィ(Li
thography)技術によりパターニングして選択
的に形成する(第1図イ参照)。
次に全面に厚さ約3000人に被覆した第2絶縁物層5
に異方性エツチング(Etching)処理を施して、
選択的に形成した窒化ケイ素層4の側面だけに絶縁物層
5を残して、第1図ハの断面構造としてから、バイポー
ラ型半導体素子に不可欠なベース領域及びエミッタ領域
の形成工程に移行する。
即ち、第1図二に明らかなように、窒化ケイ素層4と、
その側壁に被着した第2絶縁物/a+5をマスクとして
Pベース形成用にボロンなどのP型不純物を35KsV
 、ドーズ量5XlO”/d程度の条件によりイオン注
入して、窒化ケイ素層4側壁に形成した絶縁物層5に対
応するN型シリコン半導体基板1部分には、窒化ケイ素
層4をマスクとしてピーク濃度5 XIO”/cJ以上
の中濃度ベース領域7即ち第2導電型の中濃度不純物領
域と、その外側に深さ(Xj)が大きくピーク濃度I 
XIO”/cd程度の高濃度リンクベース領域6(第2
導電型の第1拡散領域)が形成される。この高濃度リン
クベース領域6(第2導電型の第1拡散領域)には通常
の方法により電極取出部(図示せず)を形成する。
ここで、側壁に被着した絶縁物層5を剥離した直方体状
の窒化ケイ素IF!4をマスクとして多結晶シリコン層
3の表面附近を酸化して第3絶縁物層8を形成してから
、この第3絶縁物層8をマスクとして直方体状窒化ケイ
素層4及びこれに隣接する多結晶シリコン層3をエツチ
ング工程により除去し、更にイオン注入工程によりピー
ク濃度が1×10”/d径程度低濃度真性ベース領域即
ち第2導電型の第2不純物領域9を形成する(第1図示
参照)。
更にまた、エミッタ領域10を形成するために。
新たにN多結晶シリコン層11を減圧CVD法によりデ
ポ(Deposition)後パターニング(Patt
erning)後。
含有不純物を拡散して表面濃度lXl0”/aJのエミ
ッタ領域即ち第1導電型の不純物領域IOを第1図へに
あるように形成してバイポーラ型半導体装置を完成する
この装置としては、最終的にオンアルパッシベイション
(On、AQ Pa5sivation)層(図示せず
)即ち、ベース6及びエミッタ11に設置する電極取出
部に電気的に接続して形成する配線層や、電極層用とし
て被覆するAQあるいはAn合金(Ajl−3i、 A
a−5i−Cuなど)には、PSGやPSG + Si
Nまたこれらの2層構造の膜を形成するのが一般的であ
る。
〔発明の効果〕
このように本発明は、高いカットオフ周波数と低いベー
ス抵抗を共有する高周波特性が優れたバイポーラトラン
ジスタ即ちバイポーラ型半導体装置が提供できる。
【図面の簡単な説明】
第1図イルへは9本発明の製造工程を示す断面図、第2
図は、従来のバイポーラトランジスタの要部構造を示す
断面図である。 に半導体基板      2:第1絶縁物層3:多結晶
シリコン    4:窒化ケイ素5:第2絶縁物層  
   6:リンクベース7:中濃度ベース     8
:第3絶縁物層9:真性ベース      10:エミ
ッタ代理人 弁理士 大 胡 典 夫 @  1  図 第 2 図

Claims (1)

    【特許請求の範囲】
  1. 第1導電型の半導体基板と、その選択的な表面部分から
    内部にかけて形成する少なくとも一つの第2導電型の第
    1不純物領域と、この第2導電型の第1不純物領域内に
    形成する少なくとも一つの第1導電型の不純物領域と、
    この第1導電型の不純物領域下部に第2導電型の第1不
    純物領域より低濃度で形成する第2導電型の第2不純物
    領域と、第2導電型の第1不純物領域部分を囲んで形成
    する第2導電型の高濃度領域と、第2導電型の第1不純
    物領域に形成する電極取出部と、第1導電型の低濃度領
    域と高濃度領域間に位置する第1導電型の第1及び第2
    不純物領域に自己整合的に形成し第2不純物領域に近ず
    くにつれて深さが減少する第2導電型の中濃度不純物領
    域を具備することを特徴とするバイポーラ型半導体装置
JP6882789A 1989-03-20 1989-03-20 バイポーラ型半導体装置 Pending JPH02246340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6882789A JPH02246340A (ja) 1989-03-20 1989-03-20 バイポーラ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6882789A JPH02246340A (ja) 1989-03-20 1989-03-20 バイポーラ型半導体装置

Publications (1)

Publication Number Publication Date
JPH02246340A true JPH02246340A (ja) 1990-10-02

Family

ID=13384929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6882789A Pending JPH02246340A (ja) 1989-03-20 1989-03-20 バイポーラ型半導体装置

Country Status (1)

Country Link
JP (1) JPH02246340A (ja)

Similar Documents

Publication Publication Date Title
US4066473A (en) Method of fabricating high-gain transistors
JPH0646638B2 (ja) 縦型バイポーラ・トランジスタ及びその製造方法
US5147809A (en) Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon
US5574306A (en) Lateral bipolar transistor and FET
KR910000020B1 (ko) 반도체장치의 제조방법
US4686762A (en) Fabricating semiconductor device with polysilicon protection layer during processing
US20050020023A1 (en) Bipolar transistor and method for producing the same
EP0532355A2 (en) Method for manufacturing a bipolar transistor having a reduced collector-base capacitance
US7811894B2 (en) Bipolar junction transistor and manufacturing method thereof
US6818492B2 (en) Semiconductor device and manufacturing method thereof
JPH02246340A (ja) バイポーラ型半導体装置
EP0724298A2 (en) Semiconductor device with bipolar transistor and fabrication method thereof
JPH03190139A (ja) 半導体集積回路装置
JP2836393B2 (ja) 半導体装置およびその製造方法
JP2000252290A (ja) 半導体装置とその製造方法
JP3175707B2 (ja) 半導体装置の製造方法
JP3063122B2 (ja) 半導体装置およびその製造方法
JP3317289B2 (ja) 半導体装置の製造方法
JPS60136372A (ja) 半導体装置の製造方法
JPH0629304A (ja) 半導体装置およびその製造方法
JPS59217363A (ja) バイポ−ラ型半導体装置の製造方法
JPH0982722A (ja) トランジスタの製法
JPS6020570A (ja) 半導体装置の製造方法
JPH07245313A (ja) バイポーラトランジスタの製造方法
JPH0574790A (ja) 半導体装置及びその製造方法