JPH02243088A

JPH02243088A - ラインロックした基準クロックを用いる多規準デジタルカラーフィールド１検出器

Info

Publication number: JPH02243088A
Application number: JP1233091A
Authority: JP
Inventors: David C O'gwynn; デイヴィッド　シー．オウグウィン
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1988-09-09
Filing date: 1989-09-11
Publication date: 1990-09-27
Also published as: GB8920474D0; GB2224615B; DE3929815C2; GB2224615A; US4970581A; DE3929815A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明にカラーフィールドシーケンス検出に関し、よシ
詳細には、カラーサブキャリアには関連しないが水平同
期にロックされるクロックを使用して（通常の位相ロッ
クループは省略される）、カラーテレビジョン信号のカ
ラーフィールドシーケンスの特定のカラーフィールドを
検出するための共通規準デジタル回路に関する。

〔従来技術の説明〕

カラーテレビジョンの分野において、ＮＴ８Ｃ。

ＰＡＬ等のカラーテレビジョン規準のカラーフィールド
シーケンスの特定のカラーフィールドの検出及び識別は
、カラーフィールド編集、ビデオテープレコーダのカラ
ー７レーミンク、カラー信号の時間軸補正等のような処
理を行なう時に必要とされる周知の処理である。例えば
、時間軸補正器は任意のオフテープフィールドを局基準
によって指定されるフィールド形式に変換しなければな
らない。同様に、好ましくない画像シフトの発生を防止
する次め編集処理を行なう時に適切なカラーフィールド
が既知でなければならない。

この時に、カラーフィールド検出はカラーサブキャリア
信号と水平同期との間の位相関係の識別を必要とする。

入来するビデオ基準信号のカラーフィールドシーケンス
のカラーフィールドの之めのこの関係は規準に応じて異
なる。

テレビジョンラスク走査方式はインターレース形である
穴めに、近接し念フィールドはＴ走査ラインだけ垂直方
向にオフセットされている。

更に、カラーエンコーディング構造は異なったフィール
ドの対応するラインでは同一ではない。

従って、例えばＮＴ８ＣＫあってはそれぞれが２つのイ
ンターレースせしめられたフィールドを有する２つの特
異なカラー７レームが存在する。

これらフィールドはカラーフレーム人フィールド１及び
２としてかつカラーフレームＢのフィールド５及び４と
して通常指示される。フィールド１及び３は二ンコーデ
ィングクロマサプキャリア位相がフィールド５の対応す
るラインに比較してフィールド１の所定のラインに対し
ｆ　ａ　Ｏ’オフセットするという点で相違している。

フィールド２及び４を比較する時にも同じことが言える
。ＰＡＬ　Ｋあっては、同期対サブキャリア関係ｖ軸位
相に４つの特異なフレーム（８つの特異なフィールド）
を与える。

典型的に、上述した位相関係の検出は位相コヒーレント
サブキャリアを合成するために基準としてカラーバース
トを使用しかつこの信号を水平同期のエツジとそれぞれ
のビデオフレームの適切なラインの間に比較することに
よりアナログ域で行なわれる。比較がサブキャリア対水
平同期（ＳｃＨ）位相に対する選択され九規確に合致す
ると、特定のカラーフィールド（一般的にカラーフィー
ルド１）の検出がこれに応じてなされ得る。

例えば、ビデオテープレコーダ、エディタ等に現在見出
されるアナログカラーフィールドシーケンス検出器は大
巾なアナログ回路全必要とする。これは、この際に、ア
ナログ回路と普通に関連し几ノイズ、ドリフト等に対す
る検出器の応動の問題を増大させる。更に、はとんどの
回路は装置によって取シ扱われるそれぞれの規準に対し
て重複されなけれはならず、従って回路部品、複雑性、
必要なスペース及びコストヲ増大させる。

アナログ方式においては、位相ロックループが水平ライ
ンの継続した時間間隔に渡って位相ロックした状態のカ
ラーサブキャリアを連続して再発生する念めに使用され
る。ついで、合成された位相コヒーレントサブキャリア
はそれぞれのビデオフィールドの適切なラインの間に水
平同期のエツジと比較される。周知のようＫ。

位相ロックループはノイズ、ドリフトなどの問題を受け
易く、回路部品の数を増大させ回路基板の設計を困難と
する。

最近の技術によれば、デジタルカラーフィールドシーケ
ンス検出器は、通常の位相ロックループが省略されるよ
うなデジタル回路によシカツーフィールド１検出を与え
る。この目的のため、サブキャリア周波数の基準信号は
、クリスタル発振器を用いてＨ同期の立ち下夛エツジで
開始するように内部的に発生される。ついで、この基準
信号の位相は同じラインの入来するバーストとそれが生
じる時に比較される。バーストはＨ同期の後の比較的に
短い時間で生じる几め、自走時間軸は位相ロックループ
回路の必要性がなく位相比較を行なうことができるため
に充分に正確である。このようなデジタルカラーフィー
ルド１検出器は本出願人にかかわる米国特許出願第２４
２，９４６号に記載されている。

しかしながら、このデジタル方式はそれぞれが各カラー
テレビジョン規準に対応する複数の基準クロックを必要
とする。更に、基準クロック発撮器源は自走形であるた
め、このシステムは比較的に大きな不確定な測定値とな
ってしまい、このため調節を困難にしてしまう。この方
式は幾分複雑であ夛、比較的大量の回路部品を必要とし
てしまう。

〔従来技術の問題を解決する本発明の手段〕本発明は、
比較的に少ないデジタル回路部品でカラーフィールド１
を検出するデジタル回路の固有の長所を与えると共に更
にアナログ方式の位相ロックループの必要性を除去した
上述のデジタル並びにアナログカラーフィールドシーケ
ンス検出回路の欠点を解消する。

よシ詳細には水平同期に位相ロックしく即ち、ラインロ
ックしたサンプル方式に基づいている）かつカラーサブ
キャリア周波数よシも充分高い周波数を有するクロック
源を含むビデオ方式において、本発明は多数の長所を呈
する０例えば、本発ＥＪＡは附加的な基準クロック発振
器を必要とせず、あるいは単一のクリスタル発振器から
いくつかの基準クロックを発生するために使用される特
別なデバイダ會必要としない。本発明はＮＴＳＣ，ＰＡ
Ｌ及びＰＡＬ−Ｍカラーテレビジョン規準に対して１つ
の基準クロック源を用いる。

更に、本発明の技術はよシ正確な位相測定値を本質的に
与え、調節が相当に容易である。更に、本発明のデジタ
ルカラーフィールド１検出器はよシ少ない回路部品でよ
く、このため回路基板のスペースは小さくてよく、その
設計も容易で、ゲートアレイとして容易に構成され得る
。

よシ詳細には、アナログ処理部分は複合同期及び奇数／
偶数フィールド信号を与える同期分離器及び奇数／偶数
フィールド検出器と矩形化バースト信号を与えるバース
ト処理器を含んでいる。更に、バースト反転信号及びシ
ステム基ａｈシステムタイミング発生器から与えられ、
その場合に検出回路は水平同期とロックされ、カラーテ
レビジョン規準にかかわらず同じ周波数である。デジタ
ル処理部分は、検出が行なわれる間に選択されたビデオ
ライン信号を指示する信号と、カラーフィールド１信号
″ｆ：、１ライン持続時間に制限するための１ラインゲ
ートパルス即ちウィンドウを４えるためのゲート信号と
を発生するライン選択回路即ちラインセレクタを含んで
いる。デジタル処理部分は、更に、選択されたライン信
号並びに規準に応じてシステム基準クロックサイクルの
実際の数をカウントしバースト相関回路の動作を可能と
する相関制御回路を含んでいる。カウントされるべきク
ロックサイクル数は規準に従って変化し、それにより　
、＜−ストの中央の近くの点が使用されている規準に関
連したクロックサイクル数をカウントすることＫよって
位置決めされ得る。相関制御回路はバースト相関回路を
バーストの中央で使用可能とするように選択された論理
レベルの相関器開始信号を供給する。相関回路はバース
トの３つの継続する同様の半サイクルのそれぞれにおい
てサンプルを取シ、ついでバーストサンプルが正あるい
は負であるかどうかを決定するようにその結果を相関す
る。例えば、正であれば、３つのサンプルの最終カウン
トは＋５であり、負であれば、５つのサンプルの最終カ
ウントは−３である。５つのサンプルが取られるならば
、±３以外の任意のカウントは無効なバースト即ち不適
切な調節を指示する。

状態マシンは正及び負のカウント値のシーケンスをモニ
タする。規準に離底する適切なシーケンスが検出された
時には、カラーフィールドパルスがフライホイール回路
に供給され、このフライホイール回路はカラーフィール
ド１の持続時間の間カラーフィールド１繊別論理レベル
を供給する。

〔発明の作用効果〕

従って、基準信号発生、位相検出、ジ−タンス検出及び
タイミング発生の全てはデジタル域で行なわれ、回路基
板の設計の容易性、回路部品の減少、必要な回路基板の
スペースの減少、多数のカラーテレビジョン規準への適
応性、動作の安定性、フェーズロックループの省略とい
った特有の長所が得られる。

〔実施例の説明〕

第１図に示される第１図にはカラーフィールド１検出器
の２つの重な部分が示されている。

これらはアナログ処理部分１２とデジタル処理部分１４
とである。アナログ処理部分１２はライン１６で基準ビ
デオ信号を受け、これはカラーバーあるいはブラック（
黒）バースト信号であってもよく、このアナログ処理部
分１２はデジタル処理部分１４をドライブするために必
要なデジタル信号のいくつかを与える。アナログ処理部
分１２の重要な部分は同期分離器兼奇数／偶数フィール
ド検出器の組合わせ回路１８とバースト処理回路２０と
である。回路１８は基準ビデオ信号を受け、ライン２４
に複合同期（ｃｓｐ）信号及びライン２８にフィールド
１信号の出力ｔ−４え、これは第２図に詳細に示されて
いる。

デジタル処理部分１４は入力バーストに対して位相をシ
フトしたカラーバーストの矩形化形状のものの入力を必
要とする。この位相シフトは回路１８及び後段の論理回
路における伝搬遅延を補償するために必要である。この
ため、バースト処理回路２０はバースト位相シフタ５２
（第２図）を含み、これはライン１６で基準ビデオ信号
上受ける。バーストスライサ５４は位相シ７り３２に接
続され、矩形化（ＳＱ）バースト信号をライン５６ｆ：
介してデジタル処理部分１４に供給する。

更に、第１図に示されるように、バースト反転制御信号
は検出器のセットアツプの間に選択されるジャンパＩＳ
９に一介してシステムから伸びるライン３０に供給され
る。更に、基準クロック信号（ＤＯＴ　ＣＬＴ　）は例
えば１４５メガヘルツ（ＭＲｚ　）であり、システムタ
イオング源（図示せず）からライン４２に供給され、こ
れは水平ライン速度にロックされ、全てのカラーテレビ
ジョン規準に対して基準クロックとして使用される。

第１図に示されるように、デジタル処理部分１４は本質
的に５つの回路からなり、これはライン選択回路５８、
相関回路４０、バースト相関回路４４、状態マシン回路
４６及びフライホイール回路４８である。デジタル処理
部分１４はアナログ処理部分１２から、ライン２４のＣ
８Ｐとライン２８のフィールド１信号とライン３６のＳ
Ｑバースト信号との３つの入力を受け、かつシステムか
らライン４２及び３０を介してＤＯＴ　ＣＬＴ及びバー
スト反転信号の２つの入力金受ける。部分１４は、ライ
ン５０のカラ−フィールド１信号とライン５２のカラー
フィールドパルス（ＣＦＰ）信号とライン５８の基準誤
差信号とライン６０のカラ−フィールド１信号（ＣＦＩ
）との４つの出力を与える。カラーフイ−ルビ１信号は
ＮＴ８ＣカラーテレビジョンＭｅに対しては４番目のフ
ィールド毎に、ＰＡＬ。

ＰＡＬ−Ｍ規準に対しては８番目のフィールド毎に生じ
る。ＦＷＲ８Ｔは信号は有効基準信号が存在するかどう
かｔ指示する。

デジタル処理回路１４ｔ−より詳細に検討すれば明らか
なように、ライン選択回路３６はライン２４でＣ２Ｆ信
号をかつライン２８でフィールド１信号を受け、ライン
５４で５２５あるいは６２５ライン規準を表わす５２５
信号をかつライン５６でＮＴ５ＩＣ信号を受ける。これ
ら２つの信号は使用されているＮＴ８Ｃ／ＰＡＬ／ＰＡ
Ｌ−Ｍカラーテレビジョン規準ｔ−識別する。回路３８
はライン６２に選択されたビデオライン信号を与え、こ
れはＮＴ８Ｃカラーテレビジョン規準に対してはビデオ
ライン２２ｙ＆：かつＰＡＬ及びＰＡＬ　−Ｍ規準九対
してはビデオライン２１ｔ−選択された、選択された論
理レベルを介して識別する。ゲート信号はライン選択回
路５ａにょシライン６４に与えられ、これは選択された
ビデオライン信号の生起の後の１つのラインで１つの水
平ライン持続時間のゲートパルス即ちウィンドウを与え
る。ゲート信号Ｖｉ１つのライン持続時間だけの間ＣＦ
Ｐ信号を与えるように状態マシン回路４６においてＣＦ
ＩとＡＮＤ処理される。

従って、ライン選択回路３８Ｖｉ相関制御回路４０を制
御しこの回路４０はバースト相関回路４４が奇数ｌイー
ルド毎の選択され九ラインでのカラーバーストをサンプ
リングすることができるようにする。制御回路４０に供
給されるＮＴ８Ｃ及び５２５人力にどのラインがサンプ
リングされるかを決定する。選択されたラインの開始時
に、選択ビデオライン信号は真となシ、この状態は次の
偶数フィールドまで続く。ゲート信号は選択信号が真と
なった後のビデオラインで１ビデオラインの間高となる
。

相関制御回路４０はライン４２でシステムタイミング回
路からのＤＯＴ　ＣＬＴ信号を受け、ライン６２で選択
信号を受け、ライン５６でＮＴｆ９Ｃ信号を受け、ライ
ン５４で５２５信号を受け、かつライン６６に相関開始
信号を与える。相関制御回路４０の機能は、ＤＯＴ　Ｃ
Ｌ’ｒの１＆５　ＭＨｚクロックサイクルの実際の数を
カウントし、ついでバーストのサンプリングを開始する
ようにバースト相関回路４４に信号を与えることである
。１４５ＭＨｚ基準クロックは水平同期に対し位相ロッ
クされているために、基準クロックサイクルをカウント
することによプビデオラインの所定の点を反覆して位置
決めすることが可能である。この場合に、カウンタ（６
７で示される）によ、９、ＮＴ８Ｃに対しては８１のク
ロックサイクル？、ＰＡＬに対しては８４のクロックサ
イクルをあるいｌｊＰＡＬ−Ｍに対しては１０２のクロ
ックサイクル全カウントすることにより、バーストの中
央に近い点を位置決めすることが可能である。それぞれ
のバーストの中央に近い所定の点において、相関開始信
号は真となる。それは選択信号が偽となるまで真の状態
に留まる。

カウンタがリセットされると、選択信号が再び真になる
まで再びカウントは行なわない。

相関器開始信号に応じて、バースト相関器回路４４は５
つのバーストサイクルのサンプリングを取シ、この結果
を相関し、この結果を処理するように状態マシン回路４
６に信号を与える。

この目的のため８Ｑバ一スト信号及びバースト反転制御
信号は排他的０几ゲート７２に供給され、このゲート７
２はジャンパ３９の位置、従ってバースト反転信号の状
態に応じて８Ｑバ一スト信号を通過させるかあるいはそ
れを反転する。この位置はセットアツプの間に選択され
、テクトロニクス１４１０あるいは１４１１のような発
生器（図示せず）からの既知のカラ−フィールド１基準
信号を必要とする。セットアツプの関に１ライン５８で
の基準誤差信号が無効となる（例えば図示しない指示器
ランプが消えることによシ示される）まで、シフトレジ
スタ３２（１ｇ２図）の可変抵抗３５によシ調節される
。

ついで、出力ライン５０でのカラ−フィールド１信号は
カラ−フィールド１基準発生器の出力と比較され、それ
らが整合してｂるかどうかが設定される。ライン５０で
のカラ−フィールド１信号が１８０’の位相が離れてい
れば、ジャンパ３９の位置が排他的ＯＲゲート７２が入
来する８Ｑバ一スト信号を反転させるように逆にされる
。

相関器は２つのカウンタ（７４及び７６で示される）を
含んでいる。第１のカウンタは相関開始信号によシエネ
ーブル状態にされて１３．５ＭＨｚ基準クロックサイク
ルをカウントし、複数のバーストサイクルがサンプリン
グされなければならない時間間隔の間にバーストサンプ
ルパルスを発生する。このカウンタはま九、その後に、
ライン７２状態クロツクパルスを発生する。

１３．５　ＭＨｚ及びバースト間の周波数関係の間に、
バーストサンプルを取るのは比較的に容易である。１４
５　ＭＨｚの周波数はカラーサブキャリア周波数の約５
倍の周波数である。実際には、それは幾分か高いが、３
つのサブキャリアサイクルと同じくらい短い期間に渡っ
て、必要な機能を与えるには充分近接して−る。・即ち
、全てのサンプルが同様の半サイクル、即ち正の半サイ
クルは負の半サイクルで取られるようにする態様で１つ
のサンプルがそれぞれのサイクルの間に取られる。第３
・Ａ及び３Ｂ図に示されるように、この時間関係はバー
ストサンプルを取る間で１３．５　ＭＨｚクロックの２
つのサイクルをスキップすることによって達成される。

スキップされたサンプルは点線で示され、取られたサン
プルは実線で示される。第３Ａ、３Ｂ図に示されるよう
に、カラーバーストの正の半サイクルの間に３つのサン
プルが取られる。相関回路４Ｇの第１のカウンタもこの
機能を可能とし、従って更にシーケンスを構成する。３
つのサンプルパルスのｖｋＫ、カウンタはついで状態マ
シン回路４６の次め状態クロック信号を発生する。

第２のカウンタはサンプリングの結果を相関するために
働き、ＯＯ値で開始する。バーストサンプルが正である
ならば、カウンタは１進む。

バーストサンプルが負であるならば、カウンタは唯ダウ
ンする。従って、明らかなように、この第２のカウンタ
の出力から、有効バーストが存在するかどうかを決定す
ること、並びにサンプルパルスに対するその位相を決定
することが可能である。バーストが正であるならば、第
２のカウンタの最終カウントは＋５となり、値＋５のデ
ジタル５ビツト語の２の補数として５つの相関信号（Ｃ
ＯＲＲ）及びライン６８ｔ−介して供給される。もし負
であるならば、最終カウントは−５であり、値−５のデ
ジタル３ビツト語、２の補数としてＣＯＲＲ僅号を介し
てライン６８に供給される。他の出力は無効パース）１
示す。

Ｃ０ＲＲ開始信号が有効でなければ、バースト相関回路
４４はリセットされる。最後のバーストサンプルが覗ら
れた後３クロックサイクル遅れて発生されたライン７０
での状態クロックパルスは状態マシン回路４６を進める
ために使用される。

状態マシン回路４６はその入力として３ビツトカウンタ
出力を受け、バーストが有効であるかどうかの決定など
を全て内部的に処理する。

相関されたバーストは状態マシン回路４６によって検出
されると、それぞれのＴＶ規準に対する予め決定された
シーケンスの後に続く。ＮＴ８Ｃに対しては、相関され
たサンプルは以下に示すように、フィールド１及び３が
生じると、＋３及び−３間で前後に交互する。

ＰＡＬ及びＰＡＬ　−Ｍに対しては、フィールド１゜３
．５及び７が生じると二重となる。

状態マシン回路４６は適当な入力シーケンスを捜す。＋
Ｓあるいは一５以外の入力は誤差として処理され、状態
マシン回路をリセットさせる。使用されているＴＶ規準
に対する適切なシーケンスが検出される時には、カラー
フィールド１の間に２つの出力が発生される。ライン６
０でのＣＦＩはフレームの残シの間で真になシ、これに
ＣＦＰ信号を発生するように状態マシン回路４６内でゲ
ート（図示せず）とＡＮＤ処理される。

従って、ライン５２でのＣＦＦ信号は１つのラインの間
真となシ、フライホイール回路４８を同期する九めに使
用される。ライン５２でのＣＦＦ信号はまた、検出回路
が有効なカラーフィールドシーケンスを検出しているこ
とを示すように指示器ランプ（図示せず）を点燈するた
めに使用される。

フライホイール検出器４８はフィールド１信号罠よりク
ロッキングされるカウンタ（図示せず）１含んでシシ、
一般的に公知の態様で動作する。ＣＦＦ信号は００よう
な予め選択された値にカウンタをリセットする。フライ
ホイール回路からのライン５０の出力カラ−フィールド
１信号はカラーフィールド１の持続時間の間真であ）、
それ以外は偽である。フライホイール回路４８は、入力
バースト位相が限界であるかあるいはカラーフィールド
検出回路が適切に較正されていない場合に、状態マシン
回路４６がカラーフィールド１毎に出力を発生しないた
めに必要である。

以上の記載に応じて使用された信号の略名を以下に示す
。

基準ビデオ信号二几ＥＦ　ＶＩＤＥＯ複合同期信号：　ＣａＰ矩形化バースト信号：　ＳＱ　ＢＬｊＲ８Ｔバースト反
転制御信号：　ＢＵＩＴ　ＩＮＶ基準クロック信号：　
ＤＯＴ　ＣＬＫカラーフィールドパルス：ＣＦＰ基準誤差信号：几ＥＦ　ＥＲ几カラーフィールド１信号：ＣＩｉ”Ｉ選択されたビデオライン信号：　８ＥＬｌ！：Ｃゲート
信号：　ＧＡＴＥ相関開始信号：　Ｃ０ＲＲ８ＴＡ几Ｔ状態クロックパルス：　８１’ＡＴＥ　ＣＫ相関信号：
　Ｃ０ＲＲ回路５Ｂ、　４０．４４．４６及び４８は、例えばＡＭ
Ｄ社によって製造されているＰＡＬ−Ｃ２２Ｖ１０のよ
うなＩＣチップであってもよく、そのそれぞれは上述し
几ような意図し九機能金行なうように選択的にプログラ
ミングされる。よ）詳細には、これら回路のプログラミ
ングは次のようにして定められる。

入力ｉｎｉｎｉｎＰ這ｎ１−↓Ｃ８Ｐ　　　複合同期クロック人力２−フィール
ド１（Ｆ’ＩＥＬＤ１）奇数／偶数フィールド人力ＰＡＬ／ＮＴ８Ｃ入力６２５１５２５人力１０＝↓ＮＴＳＣ１１＝↓Ｌ５２５出力ｉｎｉｎｉｎｉｎｉｎ１ｎ１４＝ＱＯ５−Ｑｌ６ＷＱ２７ＷＱ５８ＷＱ４２１−ゲ− ｌｎ１ｎ状態レジスタ出力状態レジスタ出力状態レジスタ出力状態レジスタ出力状態レジスタ出力ド　（ＧＡＴＥ）１ラインゲート出力選択されたライン出力選択出力２２−８ＥＬ　　ＬＩＮ２５−５ＥＬＥＣ宣言及び中間変数定義フィールドカウント＝　［Ｑ’ｔ　Ｑ！Ｓ、　Ｑ２．　
Ｑｌｔ　ＱＯＩ　１８ｄｅｆｉｎｅ　（定義ン　偽（Ｆ
ＡＬＳＥ）　　＋ｂ＋。

８ｄｅｆｉｎｅ　　真（ＴＲＵＥ　）・ｂ１５つのＱ変
数に５ビツトカウンタとして働く。

リセットが指令されると、カウンタはＯＫリセットされ
る。リセットが解放されると、カウンタは５２５本規準
及びＮＴ８Ｃにより決足される値までカウントアツプす
る。

論理式次の３つの定義は中間変数である。それらは当該装置に
ニジサポートされる５つのＴＶ規準を表わすように定義
される。

ＰＡＬＭ±Ｌ５２５　＆　ＩＩＮＴｓｃ：ＮＴＣ−Ｌ５
２５　＆　ＮＴ８Ｃ；ＰＡＬＩ門ｆＬ５２５　＆　ＩＮＴＳＣＸＳＥＬＥＣは
カウンタが所望のＴＶ規準のための適当な値に達すると
高になる。

５ＥＬＥＣ亀（カウント；’Ｄ’２ａ）＆ＮＴＣ；ＡＰ
ＰＥＮＤ（追加）ＳＥＬＥＣ＝　（カウント；　’Ｄ１
２５）＆ＰＡＬＩ　；ＡＰＰＥＮＤ　８ＥＬＥＣ＝　（
カウント；　ＩＤＩ２６）＆ＰＡＬＭ；８ＥＬＥＣ，ｏ
ｅ−真；８ＥＬ　ＬＩＮは以下に表わされるカウンタ値の後のラ
インで高となる。この信号は丁度１つのラインの間高で
ある。

ＳＥＬ　　ＬＩＮ、ｄ　　　　　　＋＝（カウント：’
Ｄ’２３）＆ＮＴＣ：ＡＰＰＥＮＤ　５ＥＬ−ＬＩＮ、
ｄ＝（カウント：ＬＤ’２ａ）＆ＰＡＬＩ寡ＡＰＰＥＮ
Ｄ　　ＳＥＬ　ＬＩＮ、ｄ＝（カウント：ＩＤＩ２５）
＆ＰＡＬＭ；ＳＢＬ　ＬＩＮ、ｏｅ口真；ＧＡＴＥはＳＥＬ　ＬＩＮの後のラインで高となる。

この信号もただ１つのラインの関高となる。

ＧＡＴＥ、ｄ　＝　８ＥＬ　ＬＩＮ：ＧＡＴＥ　、　ｏ　ｅ−真；次の節はカウンタの製作を定義する。カウンタ値２４ま
で、通常のカウンタとして動作する。

２４０カウントの後にはカウント２７′ｔでの予め定め
九カウント数に渡ってスキップする。値２７に達すると
、カウンタはカウント動作を停止する。

シーケンスカウント次ぎ瞥Ｄ’ｌ；次ぎ１ＤＩ２；次ぎ１Ｄ１３；次ぎ’Ｄ’４；うＫ　ＩＤ１３からＩＤＩ現在＋ｐ＋Ｏ現在＋ｌ）＋１現在＋１）１２現在Ｉ　Ｄ　ｌ　３このシーケンスは以上のよ２２まで続く。

現在ＩＤ１２２現在ＩＤ’２３現在’Ｄ’２４　！ＮＴｃの場合ＮＴＣの場合ＩＰＡＬＩの場合ＰＡＬ　Ｉの場合現在ＩＤ’２５現在−ＤＩ２．６現在ＩＤ１２７ＱＯ，ｓｐ−偽；Ｑｌ　、　ｓｐ冨偽；Ｑ２．ｓｐ−偽：Ｑ３．ｓｐ＝偽；Ｑ４．＠ｐＭ−偽：ＳＲＬ　ＬＩＮ、　ｓｐ−偽；次ぎ’Ｄ’２Ｕ次ぎ１Ｄ１２４゜次ぎＩＤＩ　２５　；次ぎ’ｆ）１２７；次ぎ１１）１２６；次ぎ’Ｄ・２７；次ぎ・Ｄ１２７：次ぎ１Ｄ自２７；ＧＡＴＥ、ｓｐｗ偽；ＱＯ，ｓｐ　ｅ　！　フィールド１；Ｑｌ　、Ｂｒ−１フィールド１；Ｑ２．ａｒ　＝　１　フィールド１；Ａｉａｒ＝ａ　Ｉ　フィールド１；Ｑ４．ａｒ−１フィールド１；８ＥＬ　ＬＩＮ、ａｒ　Ｗ　＋　フィールド１；ＧＡＴ
Ｅ　、　ａ　ｒ　Ｗ　！フィールド１；入力ＰＩＤＩＰｉｎ　　　　２Ｐｉｎ　　　１０Ｐｌｎ　　　１１出力Ｐｉｎ　　　　　１５Ｐｌｎ　　　　　１６Ｐｉｎ　　　　　１７Ｐｉｎ　　　　　１８Ｐｉｎ　　　　　１？ａ＝　ＤＯＴＣＬＫ、、、８ＥＬＥＣ＝　　ＩＮＴＳＣ ”ＩＥ　　ＩＬ５２５ＱＯＱｌ冨Ｑ２驕Ｑ３門Ｑ４１３．５Ｍ）ｉＺ基準クロック入力カウント開始入力ＰＡＩ４／ＮＴ８Ｃ選択入力４２５１５２５選択入力状態レジスタ出力状態レジスタ出力状態レジスタ出力状態レジスタ出力状態レジスタ出力Ｐｌｎ　　　２０　　謳Ｑ５　　　状態レジスタ出力Ｐ
鳳ｎ　　　２１　　率Ｑ６　　　状態レジスタ出力Ｐｉ
ｎ　　　２３　　ｚｃＯ几Ｒ８’Ｉ’相関器開始出力宣
言及び中間変数定義次の３行はこの装置にニジサポートされる３つのＴＶ規
準を表わす中間変数を定義する。

ＮＴＣ；Ｌ５２５　＆　ＮＴ８Ｃ；ＰＡＬＩ　−ＩＬ５２５　＆　ＩＮＴＳＣ；ＰＡＬＭ　
−Ｌ５２５　＆　ｌＮ’Ｉ’ｓｃ；フィールドカウント
＝ＣＱ６．Ｑ５．Ｑ４．Ｑ４Ｓ、Ｑ２．Ｑｌ、ＱＯＩ　
；８ｄａｆｉｎｅ　　偽　１　ｂＩＱ８ｄｅｆｉｎ＠真Ｉｂ＋１論理式出力は各ＴＶ規準に対する終了カウントで真になる。

Ｃ０ＲＲ８Ｔ、ｄ　Ｗ　（カウント：　ＩＤｒｅｔ　＆
　ＮＴＣ）す（カラン）　：　＋Ｄ；ａ４＆　ＰＡＬＩ
　）　　す　（カウント：　ＩＤ１１０２　＆　ＰＡＬ
Ｍ）；Ｃ０ＲＲ８Ｔ、ｏｅ−真；７つのＱ変数は７ビツトカウンタとして働く。

５ＥＬＥＣが低である時には、カウンタは０にリセット
する。８ＥＬＥＣが高である時には、カウンタは適切な
終了カウントまでカウントアツプする。

シーケンスカウント現在ＩＤＩＱ　　　　　　　　　次ぎＩｐｌｉ；現在１
Ｄ１１　　　　　　　　　　次ぎ１Ｄ１２：現在＋Ｄ＋
２　　　　　　　　　次ぎ’Ｄ’Ｕ現在Ｉ　ＪＪ　ｌ　
３　　　　　　　　　次ぎＩＤ・４；シーケンスは上の
ようにしてＩＤＩ　５から１Ｄｔ７９まで続く。

現在ＩＤ１７９　　　　　　　　　次ぎ１Ｄ１８０；現
在＋］）＋６０　　　　　　　　次ぎＩＤｌ８１；現在
ＩＤ１８１　１ＮＴｃの場合　次ぎ’Ｄ’８２；ＮＴＣ
の場合　　次ぎ嘗り’８１；現在’Ｄ’８２　　　　　　　　　次ぎ’Ｄ’８５：現
在ＩＤ１６４ｓ　　　　　　　　　次ぎ１１）１８４；
現在ＩＤ’８４　１ＰＡＬＩの場合次ぎＩＤＩ　８５　
；ＰＡＬ　Ｉの場合　次ぎ１ＤＩＪ１４；現在ＩＤＩ　
８５　　　　　　　　　次ぎ昏Ｄ４５；現在ＩＤ’８６
　　　　　　　　　次ぎ’Ｄ’８７；シークンスは上の
ようにして１Ｄ１８６からｌ　１）１１０１ｔで続く。

現在ＩＤ１１０１現在ＩＤＩ　１０２ＱＯ，ｓｐ−偽；Ｑｌ−ｓｐ　−偽　；Ｑｌ、＄ｐＭ偽：Ｑｌ、ｓｐ−偽：Ｑ４．ｓｐ−偽；ＱＳ、ｓｐ＝偽；Ｑ６．ｓｐ諺偽：ＱＯ，ａｒ−８ＥＬＥＣ：Ｑｌ　、ａｒ　ｇｓ　　８ＥＬＥＣＨＱ２．ａｒ　−１８ＥＬＥｃ；Ｑｌ　ｍ　ａ　ｒ−１８ＥＬＥＣ：Ｑ４．ａｒ　ｍ　１８ＥＬＥｃ；ＱＳ、ａｒ−１ｓＥＬＥｃ；Ｑ６．ａｒ　ｇ＝　　５ＥＬＥＣ＋次ぎ１Ｄ１１０２：次ぎ・Ｄｌｉ０２；入力Ｐｉｎ　　　　　１　　＝　ＤＯＴＣＬＫＰｉｎ　　　
　　２　＝　Ｃ０ＲＲ８ＴＰｉｎ　　　　　４−　ＢＵ
Ｒ８Ｔ出力Ｐｉｎ　１４　＝　ＱＯＰｉｎ　　　１５　　Ｗ　　ＱＩＰｌｎ　ｔ６　＝　Ｑｌｐｌｎ　１７−　ＱＳＰｉｎ　１８　ｘ＝　Ｃ０Ｐｉｎ　１９−０１Ｐｉｎ　２０　＝０２Ｐｉｎ　２１　ｚ　ＩＣＯ几ＲＥＬＰｌｎ　２２−８ＴＡＴＣＫ宣言及び中間変数定義フィールドカウント−（Ｑｌ、　Ｑｌ、　Ｑｌ、　ＱＯ
］　：フイールドサンブルカウントー（Ｃ２，ＣＩ−ｃ
ｏ　）　；５ｄｅｆｉｎｅ　＠　’ｂ’０８ｄｅｆｌｎｅ　Ｘ　’ｂ’１４つのＱ変数は４ビツトカウンタとして働く。

１Ｎ５ＭＨｚ基準クロック信号サンプル開始入力矩形化カラーバースト入力状態レジスタ出力状態レジスタ出力状態レジスタ出力状態レジスタ出力相関器出力相関器出力相関器出力相関器タイミング出力状態マシンクロックパルスリセットが指令されると、カウンタはＯＫリセットする
。次いでカウンタは終了値までカウントアツプする。

５つのＣ変数は３ビツトアツプ／ダウンカウンタとして
働く。それらもリセットによってクリアされる。前のカ
ウンタの特定の値によシ可能化されると、このカウンタ
はカウント動作全行なう。

論理式８ＴＡＴＣＬ　＄１！状態マシンクロック出力であり、
最後のバーストサンプルが取られてから５クロツク遅れ
て１クロック期間の間高になる。

８ＴＡＴＣＫ、ｄ−カウント；１Ｄ曾１１；８ＴＡＴＣ
Ｋ　、　ｏ　ｅ−真：シーケンスカウント現在ＩＤｌ０　　　　　　　次ぎＩＤＩ１；現在１１）
Ｊ　　　　　　　次ぎ１Ｄ１２：現在ＩＤＩ２　　　　
　　　次ぎ１Ｄ＋３；現在１ｐ１３　　　　　　　次ぎ
ＩＤＩ　４　；現在！ＤＩ４　　　　　　　次ぎ１Ｄ１
５；現在ＩＤ１５　　　　　　　次ぎＩＤｌ６；現在Ｉ
Ｄ１６　　　　　　次ぎＩＤＩ７；現在＋　ｐ　＋　７
　　　　　　次ぎＩＤｌ８；現在ＩＤ１８　　　　　　
次ぎ’Ｄロ９：現在゛Ｄ°９　　　　　　次ぎ山・１０
８現在’Ｄ’　１０　　　　　　次ぎＩＤＩ　１１　；
現在ＩＤＩ　１１　　　　　　次ぎ−Ｄ・１２８現在Ｉ
Ｄ１１２　　　　　　次ぎ１Ｄ１１３：現在ＩＤ１１３
　　　　　　次ぎ１Ｄ１１４；現在ＬＤ１１４　　　　
　　次ぎ曾Ｄ１１５：現在ＩＤ１１５　　　　　　次ぎ
ＩＤ１１５：次の行はバーストサンプルを取る時に定め
られる中間変数である。サンプルは中で２カウンタ値ス
キツプして３つの点で取られる。

ＢＳＡＭＰ　＝＋　力ｆｙｙト；　　’Ｄ’２　＋　；
１ｉｄ）　：　’Ｄ’５４　力ｆｙント：’Ｄ’８；次の２つの行は相関カウンタがカウントアツプあるいは
カウントダウンしなければならない時に定義する中間変
数である。

ＣＯＲＵＰ　−ＢＳＡＭＰ　＆バースト；ＣＯＲＤＮ−
ＢＳＡＭＰ＆　Ｉバースト；シーケンスサンプル　カウ
ント現在ＯＣ０ＲＵＰの場合　次ぎ１；ＣＯＲＤＮの場合　次ぎ０工現在１ＣＯＲＵＰの場合　次ぎ２；ＣＵＲＤＮの場合　次ぎ０；現在２　　ＣＯ几ＵＰの場合　次ぎ３；ＣＯ凡ＤＮの場
合　次ぎ２；現在Ｓ　　ＣＯ凡ＵＰの場合　次ぎ４；ＣＯＲＤＮの場
合　次ぎ２；現在ＡＣＯＲＵＰの場合　次ぎ５；ＣＯ几ＤＮの場合　次ぎ３：現在５ｃＯＲＵＰの場合　次ぎ６；ＣＯＲＤＮの場合　次ぎ４；現在６ｃＯＲＵＰの場合　次ぎ７；ＣＯＲＤＮの場合　次ぎ５；現在７ＣＯＲＵＰの場合　次ぎ７；ＣＯＲＤＮの場合　次ざ６；ＱＯ，ｓｐ−偽；Ｑｌ、畠ｐ−偽　；Ｃ２，＠ｐｗｍ偽ＱＢ、ｔｓｐ−偽ＣＯ，ｓｐ−偽ＣＩ　、　ｓｐ−偽Ｃ２，ｓｐＷ偽ＱＱ、ＢｒｘＱｌ、ａｒ冨Ｃ２＋ａｒ− Ｃ３，ａｒ− ＣＯ，ａｒ＋＝Ｃ１，ａｒ− Ｃ２，ａｒ　日Ｃｏ、ｏｅ−冥Ｃ１，ｏｅ−真Ｃ２，ｏｅ−真ＣＯＯＲ８’ｌ’；Ｃ０ＲＲ８Ｔ　；Ｃ０ＲＲ８Ｔ。

Ｃ０ＲＲ８Ｔ。

Ｃｏｎ、Ｒ８Ｔ；Ｃ０ＲＲ８Ｔ。

入力Ｐｉｎ　　１−５ＴＡＴＥＣＬＫＰｉｎ　　２　＝　ＩＮＴ８ＣＰｉｎ　　４Ｗｃ。

状態マシンクロック入力シークンス制御入力相関入力Ｐｌｎ　　シーＣ１相関入力Ｐｉｎ　　６　Ｗｃ２　　　　　　相関入力Ｐｌｎ　　
８−　ＧＡＴＥ　　　　　出力ゲート入力出力Ｐｉｎ　　１４　ｘ−ＱＯ状態レジスタ出力Ｐｉｒｔ　
　１５冨Ｑ１　　　　　　状態レジスタ出力Ｐｌｎ　　
１７−誤差　　　　位相誤差出力Ｐｌｎ　　１Ｂ　−Ｃ
Ｆｌ　　　　　　カラーフィールド１出力Ｐ１ｎ　　１
？　Ｗ　ＣＦＰ　　　　　　カラーフィールド１パＡ／
ス宣言及び中間変数定義フィールド状態＝（Ｑｌ、　ＱＯＥ　；フィールドカウ
ント−（Ｃ２，ＣＩ、　Ｃｏ　）　；５ｄｅｆｉｎｅ　
ｇｈ’ｂ’０８ｄｅｆ１ｎ６　　真　Ｉｂ＋１論理式相関入力の２つの値だけが許可される。＋５及び−５は
３つの正のバーストサンプルあるいは３つの負のバース
トサンプルに対応する。他の相関値は全てのサンプルが
同一極性ではないということを意味し、誤差とみなされ
る。以下に定義される５つの中間変数はこれらの条件を
反映する。

ＰＯ８＝カウント：　’ｂ’０１１；ＮＢＧ　＝カウント：　１ｂ１１０１；Ｅ凡几＝カウン
ト：　１ｂ１００１　φカウント：　１ｂ１０１０φカ
ウント°１ｂ１０００ナカウント：　１ｂｌｌｊｌφカ
ウント、　Ｉｂ１１１０ナカウント：　’ｂ’１００：
誤差出力は誤差が検出されると少なくとも１７レームの
間真になる。

ＥＲＲＯＲ，ｄ　＝　ＥＲＲ。

ＥＲ８ＯＲ，ｏｅ　冨真；ＣＦＩ出力は正しいシーケンスが生じた後の１つの全体
フレームの関高になる。

ＣＦｌ、ｄ富状ｆ１４　：　’Ｄｏｔ　＆　ＰＯ３５Ｃ
Ｆ１．ｏｅ−真ＣＦＰ出力はゲート入力が真であるカラーフィールド１
の間に真となる。

ＣＦＰ　＝　ＣＦ１＆　ＧＡＴＥ；ＣＦＰ　、　ｏ　ｅ−真状態マシン回路は正（ＰＯ８）及び負（ＮＥＧ）入力の
シーケンスを捜す。誤差（ＥＲＲ）入力があれば、これ
Ｋよシ状態変数はＯＫ戻されるように設定される。捜さ
れているシーケンスはＮＴＳＣが高又は低であるかどう
かに依る。

シーケンス状態現在・ＤＩＧ　　ＰＯ８の場合ＮＥＧの場合 −ＥＲ，凡の場合現在ＩＤＩ　Ｉ　　ＰＯ８の場合ＮＥＧの場合ＥＲＲの場合現在・Ｄ・２　　ＰＯａ　＆　ＮＴＳＣの場合ＰＯａ　
＆　ＩＮＴＳＣの場合ＮＥＧの場合ＥＲＲＯ場合現在’ＤＩ３　　ＰＯ８の場合ＮＥＧの場合ＥＲＲの場合次ぎ１ＤＩ２；次ぎＩＤｌ０：次ぎＬＤＩＯ；次ぎ１ＤＩ２；次ぎ１ＤＩＱ；次ぎ１ｐｌＱ；次ぎ＋ｌ）＋０゜次ぎＩＤｌ３二次ぎ・Ｄ’ＩＨ次ぎ’Ｄ’Ｏ；次ぎ１ＤＩＱ；次ぎＩＤｌ２；次ぎ１ｐｌＱ；ＱＯ，ｓｐ−偽：Ｑｌ　、　ｓｐ−偽；ＥＲＲＯＲ，ｓｐ　ｇ−偽；ＣＦｌ、ｉｐ−偽；ＱＯ、ａ　ｒ冨偽；Ｑｌ、ａｒ腸偽；ＥＲＲＯＲ，ａ　ｒ　Ｗ偽；ＣＦｌ、ａｒｗ偽；入力Ｐｎ１＝＝フィールド１Ｐ　ｎ　２−　ＩＮＴＳＣＰｎ４ｗＣＦ’ＰＰｎ８−バーストＰ　ｎ　９−　ＢＲ８Ｔ　　ＩＮＶ出力Ｐｉｎ　１４　＝　ＩＱＯＰｉｎ　１５　！　ＩＱｌＰｉｎ　１７　ｇ−Ｃ０ＬＯ几ＩＤＰｉｎ　２３−　ＳＷ　ＢＲ８Ｔ宣言及び中間変数定義フィールドカラン）”（Ｑ１＃　ＱＯ、ｌ　：カウンタ
出力カウンタ出力カラーフィールド１識別パルススイッチされたバーストフライホイールクロック入力シーケンス制御入力カラーフィールド１リセツト入力矩形化バースト入力バースト反転制御８ｄｅｆｉｎｅ　９ｈ　’ｂ’０Ｓｄｅｆｌｎｅ真’ｂ’１論理式５Ｗ−ＢＲ８Ｔ出力はフライホイール回路では何もされ
ないが、便宜上この装置に設けられている。

矩形化バースト入力及びＢＲ８Ｔ−ＩＮＶ信号は互に排
他的ＯＢ処理され、８Ｗ−ＢＲ８Ｔ出力が得られる。こ
れは、外部制御器が矩形化バーストラ反転して検出シー
ケンスを１８０°移動するための容易な方法を与える。

ＳＷ　　Ｂ几８Ｔ−バーストＳ　ＢＲ８Ｔ　　ＩＮＶ；
Ｃ０ＬＯ几ＩＤ出力は適切なカウントが生じるとフィー
ルド１０間真になる。

Ｃ０ＬＯ几−ＩＤ＝ＮＴＳＣ＆　！Ｑｏ　＆　１フィー
ルド１；ＡＰＰＥＮＤ　　Ｃ０ＬＯＲＩＤ＝　ＩＮＴＳ
Ｃ＆カウント：ＩＤＴＯ＆！フィールド１；Ｃ０ＬＯ几−ＩＤ、ｏｅ＝真　；カウンタは単純な２ビツトダウンカウンタである。それ
はＣＦＰ入力によシ０にリセットされる。

シーケンスカウント現在ＩＤ’ｏ　　　　　　　次￥　１ｐ１３：現在ＩＤ
Ｉ　１　　　　　　　次ぎ’Ｄ’Ｏ；現在＋ｌ）＋２　
　　　　　次ぎ・Ｄ−１；現在＋ｌ）＋、５　　　　　
　　次ぎ１Ｄ１２；ＱＯ，ｓｐ÷偽；Ｑｌ、ｓｐ＝偽；ＱＯ，ａｒｚＣＦＰ；Ｑｌ　、ａｒ　ｘｚ　ＣＦＰ；同様の回路部品が図面において同様に番号付けられた第
２図には、アナログ処理部分１２の構成がただ単に１つ
の例として示されている。

基準ビデオ信号は同期分離器兼奇数／偶数フィールド検
出器１８並びにバースト処理回路２０のバースト位相シ
フタ３２にライン１６を介して供給される。回路１８は
、例えば、ナシ冒ナルセミコンダクタ社によって製造さ
れているＬＭ１８８１１Ｃチップであってもよ（、Ｃ８
Ｐ信号をライン２４に供給しかつフィールド１信号をラ
イン２８に供給する。Ｃ８Ｐ及びフィールド１信号は直
接デジタル処理部分１４に供給される。

垂直同期信号及びパーストゲート信号は本発明に関連す
る装置では使用しない。バースト位相シフタ３２は４つ
のトランジスタを含み、その内で第１のトランジスタは
高域フィルタ及びゲイン段である。次の２つのトランジ
スタは位相シフト増巾器である。第４のトランジスタは
バーストスライサ３４のための低インピーダンスドライ
バである。可変抵抗３５は９０°の範囲に渡って位相シ
フトを直線的に変化し、上述したように、ライン５８で
の基準誤差信号が不活動となるまで、カラーバーストの
位相シフトを調節するために必要な位相シフト調節を与
える。

バーストスライサ５４は高速比較器であル、その出力は
パーストゲート時間間隔を除きラッチされる。バースト
スライサ３４の出力はライン３６に矩形化バースト信号
を供給する。

本発明は特定の値及びパラメータを用いて記載されたが
それに対する種々の変更が可能であることが明らかであ
る。例えば、好ましい１３．５ＭＨｚ周波数以外のＤＯ
Ｔ　ＣＬＫ基準クロック信号が使用され得る。この周波
数は、サブキャリア周波数よルも大で６Ｄかつライン速
度にロックされなければならないライン速度の正数倍の
ものであってもよい。従って、例えば、２７．５４゜等
の層上の周波数が種々のカラーテレビジョン規準のため
の基準クロック信号を与えるように使用できる。更に、
取られるサンプルの数は５以外であってもよい。１つの
サンプルは情報を与え、補正を可能とにしない。従って
、実際的な方式にあっては、２から８までのサンプルが
カラーバースト時間間隔の同様の半サイクル内で取られ
ることができ、選択される数は選択されるクロックのス
キップを可能とするようにＤＯＴ　ＣＬＫ信号の周波数
と一致する。よシ大きな数のサンプルは図示される３ビ
ット語以外のＣ０ＲＲ＋信号のための４ビツト＠ヲ必要
とする。

【図面の簡単な説明】

第１図は本発明の一笑施例のブロック図である。第２図は第１図のブロック図のアナログ部分の構成の回
路図である。第５図はカラーバースト信号及びラインにロックした基
準クロック信号から得たサンプルパルス間のタイにング
関係を示すグラフ図である。図において、１Ｂは同期分離器兼奇数／偶数フィールド
検出回路、２０はバースト処理回路、３８はライン選択
回路、４０は相関制御回路、４４はバースト相関回路、
状態マシン回路、４８はフライホイール回路を示す。Ｗ［ｉａ人　　アムペックス　コーポレーションス千ツ
ブ１．事件の表示平成　１年　特許願　第２３３０９１号２゜３゜発明の名称ラインロックした基準クロックを用いる多規準デジタル
カラーフィールド　１　検出器補正をする者４、代理人平成　１年１２月１１日平成　１年１２月２６日　（発送口）６、補正の対象

Claims

【特許請求の範囲】

（１）水平同期及びカラーサブキャリアから得られたカ
ラーバースト信号を有するカラービデオ信号のカラーフ
ィールドシーケンスのカラーフィールドを検出するため
の回路において、カラーサブキャリアの周波数よりも実質的に高い周波数
を有しかつ水平同期にロックされている基準クロックを
与えるための手段と、上記附与手段に応じて正あるいは負の極性の同様の複数
のサンプルを与えるようにカラーバースト信号の複数の
同様の半サイクルをサンプリングするための手段と、上記サンプリング手段に応じて、連続した上記複数のサ
ンプルの極性のシーケンス、従つてカラーフィールドシ
ーケンスの上記カラーフィールドを検出するための手段
と、を具備したことを特徴とする上記回路。
（２）上記サンプリング手段は、上記基準クロツクの選
択された数のサイクルをカウントするための第１の手段
を具備し、上記サンプリング手段は上記第１のカウント
手段に応じて、上記複数のサイクルの同様の半サイクル
のカラーバースト信号をサンプリングし、このサンプリ
ング手段に応じて上記カラーバーストサンプルの特性を
決定するための手段を具備したことを特徴とする請求項
１記載の回路。
（３）上記基準クロックは１３．５メガヘルツの程度の
周波数を有し、上記取られるバーストサンプル数は少な
くとも２であり、上記サンプリング手段はバーストサン
プルを取る間に上記１３．５メガヘルツのサンプリング
クロックの２サイクルをスキツプすることを特徴とする
請求項２記載の回路。
（４）カウントされた選択サイクル数はカラーバースト
の実質的に中央でサンプリングが生じるようにすること
を特徴とする請求項２記載の回路。
（５）バーストの中央は１３．５メガヘルツの程度の基
準クロックを与えた場合、ＮＴＳＣに対しては約８１の
基準クロックサイクルに、ＰＡＬに対しては８４基準ク
ロックサイクルにあるいはＰＡＬ−Ｍに対しては１０２
の基準クロックサイクルに位置決めされることを特徴と
する請求項４記載の回路。
（６）上記決定手段は、バーストサンプルが正であれば
カウントアップを行ないかつバーストサンプルが負であ
ればカウントダウンを行なう第２のカウント手段を具備
し、上記第２のカウント手段はカウントアップ時に正の
最終カウントをかつカウントダウン時に負の最終カウン
トを供給することを特徴とする請求項２記載の回路。
（７）上記検出手段は、上記第１のカウント手段に応じ
て、第２のカウント手段から受けた正及び負の最終カウ
ントのシーケンスを検出するための状態手段を含んだこ
とを特徴とする請求項６記載の回路。
（８）上記サンプリング手段は選択された数の基準クロ
ックに応じて、上記正あるいは負の複数のサンプルのサ
ンプル群を与えるように、複数のサイクルの同様な半サ
イクルのカラーバースト信号をサンプリングすることを
特徴とする請求項１記載の回路。
（９）水平同期及びカラーサブキャリアから得られたカ
ラーバーストを有する、予め選択されたカラーテレビジ
ョン規準のカラービデオ信号のカラーフィールドシーケ
ンスを検出するための回路において、上記水平同期に応じて、この水平同期に対するカラーバ
ーストの予め選択された点を時間的に位置決めさせる手
段と、上記位置決め手段に応じて、上記予め選択された点での
カラーバーストの選択された複数の同様な半サイクルを
サンプリングするための手段と、上記選択された複数のサンプルの連続するものを受け、
それぞれの複数の極性を決定するための手段と、上記決定手段に応じて、上記選択された複数の連続した
ものの極性のシーケンスを検出して対応する予め選択さ
れたカラーテレビジョン規準の上記カラーフィールドシ
ーケンスを検出する手段と、を具備したことを特徴とする上記回路。
（１０）上記位置決め手段は、カラーサブキャリアのも
のよりも実質的に高い周波数を有するクロツクを与える
ための手段と、このクロックを受け予め選択されたカラ
ーテレビジョン規準と一致する予め選択されたクロック
数の生起の後に制御信号を発生するための手段とを含ん
だことを特徴とする請求項９記載の回路。
（１１）上記サンプリング手段は複数のサンプルのそれ
ぞれがカラーバーストの同様の半サイクルで取られるよ
うにするタイミングで１つのサイクルの間で生じるバー
ストサンプルパルスを発生するための手段を含み、上記
決定手段はこの発生手段に応じてそれぞれの複数のサン
プルの極性を決定するようにサンプルを相関するための
手段を含んだことを特徴とする請求項９記載の回路。
（１２）水平同期及びカラーサブキャリアから得られた
カラーバーストを有するカラービデオ信号のカラーフィ
ールドシーケンスのカラーフィールドを検出するための
方法において、上記水平同期に対してカラーバースト円の点の時間的な
位置を決定すること、上記時間的な点でのカラーバーストの対応する複数の同
様の半サイクルの選択された複数のサンプルを取ること
、連続した複数のサンプルの極性を決定すること、連続し
た複数の決定された極性のシーケンスを検出して上記カ
ラーフィールドを検出すること、よりなることを特徴とする上記方法。
（１３）上記決定するステップは、カラーサブキャリア
のものよりも実質的に高い周波数を有しかつ水平同期に
ロックされるクロック信号を与えること、上記点の時間
的な位置を決定するように予め選択されたクロック数を
カウントすること、を含んだことを特徴とする請求項１
２記載の方法。
（１４）上記検出するステップは、予め選択されたカラ
ーテレビジョン規準に対してカラーフィールドシーケン
スを指示する正及び負のサンプル群の選択されたシーケ
ンスを設定すること、使用されているカラーテレビジョ
ン規準に対してカラーフィールドを決定するように正及
び負のサンプル群の実際のシーケンスを検出すること、
を含んだことを特徴とする請求項１２記載の方法。