JPH02232750A - メモリモジュールアドレス認識装置 - Google Patents
メモリモジュールアドレス認識装置Info
- Publication number
- JPH02232750A JPH02232750A JP5275889A JP5275889A JPH02232750A JP H02232750 A JPH02232750 A JP H02232750A JP 5275889 A JP5275889 A JP 5275889A JP 5275889 A JP5275889 A JP 5275889A JP H02232750 A JPH02232750 A JP H02232750A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory module
- information
- memory
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
この発明は、記憶装置に複数のメモリモジュールが存在
する場合に、そのメモリモジュールのアドレスを認識す
る装置に関する。
する場合に、そのメモリモジュールのアドレスを認識す
る装置に関する。
［従来の技術］
従来、メモリモジュールのアドレスを認識するには、ス
イソチを利用していた。すなわち、メモリモジュール一
つ当たりの容量と、このメモリモジールがいくつ接続状
態にあるかという情報を、スイッチによって設定してい
た。これにより、記憶装置内のアドレス空間を知ること
ができ、メモリモジュールごとのアドレス割り付けを決
定できた。この記憶装置に外部からアドレス情報が与え
られると、上述のアドレス割り付けに従って、どのメモ
リモジュールへアクセスすべきかを認識できる。
イソチを利用していた。すなわち、メモリモジュール一
つ当たりの容量と、このメモリモジールがいくつ接続状
態にあるかという情報を、スイッチによって設定してい
た。これにより、記憶装置内のアドレス空間を知ること
ができ、メモリモジュールごとのアドレス割り付けを決
定できた。この記憶装置に外部からアドレス情報が与え
られると、上述のアドレス割り付けに従って、どのメモ
リモジュールへアクセスすべきかを認識できる。
［発明が解決しようとする課題］
９Ｆ述した従来の方法では、メモリモジュールの一つ当
たりの容量とその接続個数とをスイッチによって設定し
ているので、スイッチ設定のミスを起こす恐れがある。
たりの容量とその接続個数とをスイッチによって設定し
ているので、スイッチ設定のミスを起こす恐れがある。
また、容量の違うメモリモジュールを混在させて使用す
ることができない。
ることができない。
この発明の目的は、メモリモジュールの容量および接続
状態を自動的に認識してアドレス割り付けを行うことの
できるメモリモジュールアドレス認識装置を提供するこ
とにある。
状態を自動的に認識してアドレス割り付けを行うことの
できるメモリモジュールアドレス認識装置を提供するこ
とにある。
（課題を解決するための手段］
上述の目的を達成するために、この発明に係るメモリモ
ジュールアドレス認識装置は、次の特徴を有している。
ジュールアドレス認識装置は、次の特徴を有している。
すなわち、この認識装置は、メモリ容量と接続状態とを
外部に伝達する伝達手段を備える複数のメモリモジュー
ルと、前記伝達手段からの信号を受けてメモリモジュー
ルごとのアドレス割り付けをおこなうアドレス割付回路
と、 外部からのアドレス情報と前記アドレス割付回路からの
割付情報とに基づいてメモリモジュールへのアクセスを
指定するアクセス手段 とを有している。
外部に伝達する伝達手段を備える複数のメモリモジュー
ルと、前記伝達手段からの信号を受けてメモリモジュー
ルごとのアドレス割り付けをおこなうアドレス割付回路
と、 外部からのアドレス情報と前記アドレス割付回路からの
割付情報とに基づいてメモリモジュールへのアクセスを
指定するアクセス手段 とを有している。
［作用〕
それぞれのメモリモジュールからは、接続状態にあるか
否かという情報とそのメモリ容量とが、伝達手段によっ
てアドレス割付回路に送られる。
否かという情報とそのメモリ容量とが、伝達手段によっ
てアドレス割付回路に送られる。
アドレス割付回路では、得られた情報をもとにして、そ
れぞれのメモリモジュールにアドレスを割り付ける。こ
の割付情報はアクセス手段に送られる。アクセス手段で
は、外部からのアドレス情報と割付情報とに基づいて、
どのメモリモジュールのどの番地にアクセスすべきかを
決定する。
れぞれのメモリモジュールにアドレスを割り付ける。こ
の割付情報はアクセス手段に送られる。アクセス手段で
は、外部からのアドレス情報と割付情報とに基づいて、
どのメモリモジュールのどの番地にアクセスすべきかを
決定する。
［実施例コ
次に、この発明の実施例を図面を参照して説明する。
図面は、この発明の一実施例のブロック図である。この
記憶装置には、三つのメモリモジュール２、３、４があ
る。
記憶装置には、三つのメモリモジュール２、３、４があ
る。
メモリモジュール２からは二つの信号線１１、１２が出
ていて、アドレス割付回路１に人力している。信号線１
１は、メモリモジュール２が接続状態にあるか否かとい
う情報を伝達する。信号線１２は、メモリモジュール２
の容量に関する情報を伝達する。他の二つのメモリモジ
ュール３、４についても、それぞれ同様の二つの信号線
ｌ３、１４、１５、１６がある。
ていて、アドレス割付回路１に人力している。信号線１
１は、メモリモジュール２が接続状態にあるか否かとい
う情報を伝達する。信号線１２は、メモリモジュール２
の容量に関する情報を伝達する。他の二つのメモリモジ
ュール３、４についても、それぞれ同様の二つの信号線
ｌ３、１４、１５、１６がある。
アドレス割付回路１は、三つのメモリモジュール２、３
、４からの六つの信号線１１〜１６の情報を受け取って
、各メモリモジュールにアドレスを割り付ける。その際
、接続状態に無いメモリモジュールにはアドレスを割り
付けることはなく、また接続状態にあるメモリモジュー
ルに対してはその容量に応じてアドレスを割り付ける。
、４からの六つの信号線１１〜１６の情報を受け取って
、各メモリモジュールにアドレスを割り付ける。その際
、接続状態に無いメモリモジュールにはアドレスを割り
付けることはなく、また接続状態にあるメモリモジュー
ルに対してはその容量に応じてアドレスを割り付ける。
アドレス割付回路１から出ている制御線２ｏは、アクセ
ス手段であるモジュールアドレスデコード回路８に入力
している。モジュールアドレスデコード回路８には、ア
ドレス線２５が人力している。
ス手段であるモジュールアドレスデコード回路８に入力
している。モジュールアドレスデコード回路８には、ア
ドレス線２５が人力している。
アドレス線２５は、外部からの命令のアドレス情報を伝
達する。モジュ〜ルアドレスデコード回路・８では、制
御線２０から傳られた割付情報と、アドレス線２５から
得られたアドレス情報とに基づいて、どのメモリモジュ
ールのどの番地にアクセスすべきかを決定する。このア
クセス情報は、各メモリモジュール２、３、４に対応す
る制御線２２、２３、２４に出力される。制御線２２、
２３、２４は制御回路５、６、７に入力する。制御回路
５、６、７には、タイミング線２１がそれぞれ人力して
いる。タイミング線２１は、メモリモジュールを制御す
るタイミングを伝える。制御回路５、６、７から出てい
る制御線１７、１８、１９によってメモリモジュール２
、３、４のアクセスが制御される。
達する。モジュ〜ルアドレスデコード回路・８では、制
御線２０から傳られた割付情報と、アドレス線２５から
得られたアドレス情報とに基づいて、どのメモリモジュ
ールのどの番地にアクセスすべきかを決定する。このア
クセス情報は、各メモリモジュール２、３、４に対応す
る制御線２２、２３、２４に出力される。制御線２２、
２３、２４は制御回路５、６、７に入力する。制御回路
５、６、７には、タイミング線２１がそれぞれ人力して
いる。タイミング線２１は、メモリモジュールを制御す
るタイミングを伝える。制御回路５、６、７から出てい
る制御線１７、１８、１９によってメモリモジュール２
、３、４のアクセスが制御される。
次に、この実施例の動作を説明する。
今、三つのメモリモジュールのうち、二つのメモリモジ
ュ〜ル２、３が接続状態にあって、残りの一つのメモリ
モジュール４が接続状態に無いものとする。メモリモジ
ュール２はＩＭバイトの容量を持ち、メモリモジュール
３は４Ｍバイトの容量を持つ。
ュ〜ル２、３が接続状態にあって、残りの一つのメモリ
モジュール４が接続状態に無いものとする。メモリモジ
ュール２はＩＭバイトの容量を持ち、メモリモジュール
３は４Ｍバイトの容量を持つ。
このとき、信号線１ｌには、メモリモジュール２が接続
状態にあることを示す情報が伝わる。信号線１２には、
メモリモジュール２の容量がＩＭバイトであることを示
す情報が伝わる。信号線１３には、メモリモジュール３
が接続状態にあることを示す情報が伝わる。信号線ｌ４
には、メモリモジュール３の容量が４Ｍバイトであるこ
とを示す情報が伝わる。信号線ｌ５には、メモリモジュ
ール４が接続状態に無いことを示す情報が伝わる。信号
線１６は、メモリモジュール４の容量に関する情報が伝
わるが、このメモリモジュール４は接続状聾に無いので
、信号線１６の情報は利用されない。
状態にあることを示す情報が伝わる。信号線１２には、
メモリモジュール２の容量がＩＭバイトであることを示
す情報が伝わる。信号線１３には、メモリモジュール３
が接続状態にあることを示す情報が伝わる。信号線ｌ４
には、メモリモジュール３の容量が４Ｍバイトであるこ
とを示す情報が伝わる。信号線ｌ５には、メモリモジュ
ール４が接続状態に無いことを示す情報が伝わる。信号
線１６は、メモリモジュール４の容量に関する情報が伝
わるが、このメモリモジュール４は接続状聾に無いので
、信号線１６の情報は利用されない。
アドレス割付回路１では、信号線１１、１３、１５から
の情報を凋べ、メモリモジュール２、３が接続状態にあ
ることを知る。したがって、このメモリモジュール２、
３に対応する信号線１２、１４を調べてメモリモジュー
ル２、３の容量を知る。これにより、利用可能なメモリ
全体のアドレス空間を知ることができ、メモリモジュー
ル２、３にアドレスを割り付ける。すなわち、メモリモ
ジュール２にはＩＭバイト分のアドレスを割り付け、メ
モリモジュール３には４Ｍバイト分のアドレスを割り付
ける。このような割付情報は、制御線２０を通してモジ
ュールアドレスデコード回路８に送られる。
の情報を凋べ、メモリモジュール２、３が接続状態にあ
ることを知る。したがって、このメモリモジュール２、
３に対応する信号線１２、１４を調べてメモリモジュー
ル２、３の容量を知る。これにより、利用可能なメモリ
全体のアドレス空間を知ることができ、メモリモジュー
ル２、３にアドレスを割り付ける。すなわち、メモリモ
ジュール２にはＩＭバイト分のアドレスを割り付け、メ
モリモジュール３には４Ｍバイト分のアドレスを割り付
ける。このような割付情報は、制御線２０を通してモジ
ュールアドレスデコード回路８に送られる。
モジュールアドレスデコード回路８では、アドレス線２
５のアドレス情報の内容をデコードして、−．ｌｍ述の
割付債報に基づき、どのメモリモジュールのどの番地へ
アクセスすべきかを決定する。このアクセス情報は、メ
モリモジュール２、３に対応する制御線２２、２３のい
ずれかに出力される。
５のアドレス情報の内容をデコードして、−．ｌｍ述の
割付債報に基づき、どのメモリモジュールのどの番地へ
アクセスすべきかを決定する。このアクセス情報は、メ
モリモジュール２、３に対応する制御線２２、２３のい
ずれかに出力される。
メモリモジュール４は接続状態に無いので、制御線２４
が選ばれることはない。
が選ばれることはない。
上述の実施例では、メモリモジュールが三つの例を示し
たが、メモリモジュールの数はいくつであっても構わな
い。
たが、メモリモジュールの数はいくつであっても構わな
い。
［発明の効果］
以」二説明したように、この発明は、各メモリモジュー
ルの容量と接続状態とをアドレス割付回路で自動的に検
知するようにしたので、従来のスイッチ方式と比較して
、スイッチ設定ミスの恐れもなく、容酋の違うメモリモ
ジュールを混在させて使用することもできる。
ルの容量と接続状態とをアドレス割付回路で自動的に検
知するようにしたので、従来のスイッチ方式と比較して
、スイッチ設定ミスの恐れもなく、容酋の違うメモリモ
ジュールを混在させて使用することもできる。
図面は、この発明の一実施例のブロック図である。
１・・・アドレス割付回路
２、３、４・・・メモリモジュール
８・・・モジュールアドレスデコード回路（アクセス手
段） １１〜１６・・・伝達手段 ２５・・・アドレス線
段） １１〜１６・・・伝達手段 ２５・・・アドレス線
Claims (1)
- 【特許請求の範囲】 メモリ容量と接続状態とを外部に伝達する伝達手段を備
える複数のメモリモジュールと、 前記伝達手段からの信号を受けてメモリモジュールごと
のアドレス割り付けをおこなうアドレス割付回路と、 外部からのアドレス情報と前記アドレス割付回路からの
割付情報とに基づいてメモリモジュールへのアクセスを
指定するアクセス手段 とを有するメモリモジュールアドレス認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5275889A JPH02232750A (ja) | 1989-03-07 | 1989-03-07 | メモリモジュールアドレス認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5275889A JPH02232750A (ja) | 1989-03-07 | 1989-03-07 | メモリモジュールアドレス認識装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02232750A true JPH02232750A (ja) | 1990-09-14 |
Family
ID=12923783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5275889A Pending JPH02232750A (ja) | 1989-03-07 | 1989-03-07 | メモリモジュールアドレス認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02232750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170652A (ja) * | 1990-11-05 | 1992-06-18 | Nec Gumma Ltd | メモリ制御回路 |
-
1989
- 1989-03-07 JP JP5275889A patent/JPH02232750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170652A (ja) * | 1990-11-05 | 1992-06-18 | Nec Gumma Ltd | メモリ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504927A (en) | Programmable controller with expandable I/O interface circuitry | |
| US5031094A (en) | Switch controller | |
| US4156932A (en) | Programmable communications controller | |
| US5787306A (en) | Automatic assignment of I/O addresses in a computer system | |
| US3470542A (en) | Modular system design | |
| US4509140A (en) | Data transmitting link | |
| KR880001167B1 (ko) | 외부 기억 장치 제어용 회로 | |
| EP0525736A1 (en) | Data storing system for a communication control circuit | |
| US4791553A (en) | Control unit of input-output interface circuits in an electronic processor | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| JPH02232750A (ja) | メモリモジュールアドレス認識装置 | |
| KR20070102823A (ko) | Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치 | |
| KR20010091900A (ko) | 비동기 및 동기 프로토콜을 갖는 멀티-포트로된 메모리 | |
| US5012404A (en) | Integrated circuit remote terminal stores interface for communication between CPU and serial bus | |
| KR102044212B1 (ko) | I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 | |
| JPH07105804B2 (ja) | アドレス設定器 | |
| US4484309A (en) | Magnetic bubble memory device | |
| EP0289771A2 (en) | Dual microprocessor control system | |
| US5822769A (en) | Dual port random access memory matching circuit for versa module Europe bus (VMEbus) | |
| JPS5848593A (ja) | ボ−リング伝送方式 | |
| JPH04273358A (ja) | Ｄｍａｃ内蔵型ワンチップマイクロコンピュータ | |
| EP0446335A4 (en) | Packet/fast packet switch for voice and data | |
| JPS61200734A (ja) | デ−タ伝送方式 | |
| JPS6238636A (ja) | マルチドロツプにおける送信権獲得方式 | |
| JPH04246744A (ja) | 裁定回路 |