JPH0223124U - - Google Patents
Info
- Publication number
- JPH0223124U JPH0223124U JP9650588U JP9650588U JPH0223124U JP H0223124 U JPH0223124 U JP H0223124U JP 9650588 U JP9650588 U JP 9650588U JP 9650588 U JP9650588 U JP 9650588U JP H0223124 U JPH0223124 U JP H0223124U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input terminal
- terminal
- flop
- divide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Description
第１図は本考案による２分周回路の実施例を示
す回路図、第２図は第１図のタイムチヤート、第
３図は従来の２分周回路のブロツク図、第４図は
第３図のタイムチヤートである。 １……Ｄ形フリツプフロツプ、２……クロツク
入力端子、３……データ出力端子、４……データ
入力端子、５，９……クロツク波形、６，７，１
０……２分周後の波形、８……モノマルチ回路。
す回路図、第２図は第１図のタイムチヤート、第
３図は従来の２分周回路のブロツク図、第４図は
第３図のタイムチヤートである。 １……Ｄ形フリツプフロツプ、２……クロツク
入力端子、３……データ出力端子、４……データ
入力端子、５，９……クロツク波形、６，７，１
０……２分周後の波形、８……モノマルチ回路。
Claims (1)
- Ｄ形フリツプフロツプの反転出力端子とデータ
入力端子を接続し、クロツク入力端子にクロツク
を入力することにより出力端子より前記クロツク
を２分周した波形を得る２分周回路において、入
力がＤ形フリツプフロツプのクロツク入力端子に
、出力が前記Ｄ形フリツプフロツプのリセツト端
子に接続されたモノマルチ回路を備えることを特
徴とする２分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9650588U JPH0223124U (ja) | 1988-07-21 | 1988-07-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9650588U JPH0223124U (ja) | 1988-07-21 | 1988-07-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223124U true JPH0223124U (ja) | 1990-02-15 |
Family
ID=31321444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9650588U Pending JPH0223124U (ja) | 1988-07-21 | 1988-07-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223124U (ja) |
-
1988
- 1988-07-21 JP JP9650588U patent/JPH0223124U/ja active Pending