JPH0223061A - 共振形ｄｃ‐ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 トランスと、該トランスの１次巻線に直列接続される主
スイッチ素子および人力電源と、該トランスの２次巻線
に直列接続される整流素子および該２次巻線に並列接続
される共振コンデンサならびに負荷に出力を供給するフ
ィルタとを備え、ＤＣ−ＤＣ変換のための動作電流が前
記１次巻線および２次巻線間のリーケージインダクタン
スと前記共振コンデンサとの間の共振電流であり、該負
荷の変動に応じて周波数変化する制御信号をもって前記
主スイッチ素子をオン・オフする共振形ＤＣ−ＤＣコン
バータに関し、 負荷変動が犬であっても制御周波数の変化を小さくでき
るようにすることを目的とし、前記整流素子を、双方向
４通性のスイッチ素子により構成し、該スイッチ素子を
、前記制御信号の有無に同期して導通または非厚通とす
る同期制御部を設けるように構成する。

〔産業上の利用分野〕

本発明は、トランスと、該トランスの１次巻線に直列接
続される主スイッチ素子および入力電源と、該トランス
の２次巻線に直列接続される整流素子および該２次巻線
に並列接続される共振コンデンサならびに負荷に出力を
供給するフィルタとを備え、ＤＣ−ＤＣ変換のための動
作電流が前記１次巻線および２次巻線間のリーケージイ
ンダクタンスと前記共振コンデンサとの間の共振電流で
あり、該ｆＪ、荷の変動に応じて周波数変化する制御信
号をもって前記主スイッチ素子をオン・オフする共振形
ＤＣ−ＤＣコンバータに関する。

直流（ＤＣ）入力を安定化した直流出力に変換するのが
ＤＣ−ＤＣコンバータであり、各種定電圧電源として不
可欠なものである。

ＤＣ−ＤＣコンバータとして既に種々形式のものが提案
されているが、本発明はトランスおよび共振コンデンサ
を含む共振形フォワードコンバータについて言及する。

〔従来の技術〕

第１０図は公知の共振形ＤＣ−ＤＣコンバータを示す回
路図であり、フォワード形とするためのトランス１３を
備える。トランス１３の１次巻線１４には、少なくとも
入力電源１１と主スイッチ素子１２が直列接続される。

なお、ＣＩｎは入力コンデンサ、Ｄ３はトランスを毎同
期リセットする際のリセット電流の通路を形成するダイ
オードである。

トランスＩ３の２次巻線１５には、整流素子（ダイオー
ドＤ＋）１６が直列接続されると共に、共振コンデンサ
（Ｃ，）１７が並列接続され、さらに負荷ＲＬに出力を
供給するフィルタ１８も並列接続される。なお、フィル
タ１８は、インダクタンスし、とコンデンサＣｙ、およ
び共振コンデンサ１７の充電電圧が低下し切った後も、
Ｌ、の蓄積エネルギーによる出力電流を供給し得るよう
にするダイオードＤ２からなる。

ここにＤＣ−ＤＣ変換のための動作電流は、トランス１
３の１次巻線１４および２次巻線１５間のリーケージイ
ンダクタンス（Ｌｌ）と共振コンデンサＣ，との間の共
振電流によって与えられる。

このような構成で、負荷へ定電圧給電するために制御回
路１９が設けられ、負荷変動に応して周波数変化する制
御信号Ｓが生成される。この信ＳＳが主スイッチ素子１
２をオン・オフする。

上記の共振形ＤＣ−ＤＣコンバータは、Ｕ、Ｓ、Ｐａｔ
ｅｎ４，４１５，９５９（１９８３年１１月１５日公告
）により公知である。この共振形ＤＣ−ＤＣコンバータ
は、従前からのパルス幅制御（ＰＷＭ）形のＤＣ−ＤＣ
コンバータに比して電力損失が少なく小形化が容易であ
るという利点がある。また、その利点はＩＭＩＩｚ程度
の高周波を有する既述の共振電流を用いても失われない
。そして高周波化により磁性部品を一層小さくでき、る
という利益ももたらす。なお、電力損失が少なくなる理
由は、主スイッチ素子１２がオフからオンに切り換わる
過渡期において共振電流は零であり、いわゆる零電流ス
イッチングが可能となるからである。

〔発明が解決しようとする課題〕

上記の共振形ＤＣ−ＤＣコンバータは、その回路図に見
るとおり半波形（ダイオード１６による）のコンバータ
である。このため、負荷変動に対して一定の出力電圧を
維持する場合、その負荷変動が大きい範囲に亘るときは
、制ｉｌｌ信号Ｓの周波数を相当広い範囲に亘って変化
させなければならないという問題がある。なお、この問
題は、文献”１９８５．ＩＥＥＥ　Ｐ、１１０．Ｆｉｇ
、６（ａ）　　”において学術的に立証されている。た
だし、このＦｉｇ、６のベースになっているのはいわゆ
るバック（ＩＩＵＣＫ）形の共振コンバータである。

しかし、上記文献はそのＰ、１１０．Ｆｉｇ、６（ｂ）
において１つの事実を示している。これは、半波形でな
く全波形のコンバータを用いると、相当大きな負。

荷変動であっても制御信号Ｓの周波数変化を小さくでき
るということである。

本発明は、負荷変動が大であっても制御周波数の変化を
小さくできる共振形ＤＣ−ＤＣコンバータを提供するこ
とを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図である。なお、全図を通じ同様
の構成要素には同一の参照番号または記号を付して示す
。したがって従来例（第１０図）に比して、双方向導通
性のスイッチ素子２１と、このスイッチ素子２１を、制
御信号Ｓの有無に同期して導通または非導通とする同期
制御部２２とが、本発明の目的達成のために新設された
構成要素である。

〔作　用〕

第２Ａ図は全負荷時における本発明のもとての信号波形
図であり、第２Ｂ図は軽負荷時における本発明のもとて
の信号波形図である。両図において、Ｓは制御回路１９
からの既述の制御信号、Ｓ′は信号Ｓに同期した同期制
御信号である。厳密には、信号ＳとＳ′との間に僅かの
ずれはあるが、両者はほぼ同期しているとみてよい。ｖ
１□は主スイッチ素子１２の両端電圧であり、もし主ス
イッチ素子１２がＦＥＴならば、ｖ、ｔはドレイン−ソ
ース電圧ＶＯＷに相当する。なお、突出した波形Ｒ３は
トランス１３のリセット時の電圧である。

第２Ａおよび第２Ｂ図で注目すべき点は双方向導通性の
スイッチ素子２１に流れる電流ｒｚ＋であり、正方向の
電流■、のみならず（このときは半波形に相当）、逆方
向の帰還電流１ｂ　　（第１図中に図示）も通電可能と
なる。両図中の最下欄のＶＣは共振コンデンサ１７の端
子電圧である。

かくして全波形の共振形ＤＣ−ＤＣコンバータが実現さ
れる。

〔実施例〕

第３図は本発明に係る双方向λグ通性のスイッチ素子の
第１例を含むＤＣ−ＤＣコンバータを示す図であり、同
スイッチ素子２１はＭＯＳ　−ＦＥＴ３１より形成され
る。

第４図はＭＯＳ　−ＦＥＴの等価構成図であり、−ｉに
ＭＯＳ　−ＦＥＴは図示するとおり寄生ダイオードｄお
よび可変抵抗ｒの並列回路からなると考えられる。この
場合、ＭＯＳ　−ＦＥＴ３１のソースを２次巻線１５に
接続する。前述の正方向の電流（出力に向う電流）Ｉｔ
は寄生ダイオードｄと可変抵抗ｒに分流して流れる。た
だし、実際にはオン抵抗の低い可変抵抗ｒに多く分流す
る。

一方、負荷ＲＬに不要な電流（電力）は、帰還電流１ｂ
の形で入力電源１１に帰還される。このＩｂは、寄生ダ
イオードｄによって阻止されるが、可変抵抗ｒを通して
流れることができる。

第５図は本発明に係る双方向導通性スイッチ素子の第２
例を示す図であり、ＦＥＴに代えてバイポーラトランジ
スタｔにショットキーダイオードｓｄを付加した構成で
ある。この場合、トランジスタｔのエミッタ側を２次巻
線１５に接続する。

第６図は同期制御部の第１例と制御回路の一例を示す回
路図である。本発明に係る同期制御部２２の第１例は、
トランジスタ駆動回路４１および絶縁トランス４２から
なる。駆動回路４１は既述の制御信号Ｓによって駆動さ
れ、同期制御信号Ｓ′はトランス４２を介しＭＯＳ　−
ＦＥＴ３１に印加される。トランス４２は、トランス１
３の１次側と２次側の絶縁分離のために設けられる。

一方、制御回路１９は、ｊ二り荷ＲＬの電圧を検出する
ための抵抗分圧器４３と、一定の基準電圧レベル■、と
その検出電圧との大小を比較する誤差増幅器４４と、そ
の誤差電圧（Ｖ）を対応する周波数（Ｆ）に変換するＶ
／Ｆコンバータ４５と、その周波数（Ｆ）に同期した一
定パルス幅のパルス信号を制御信号Ｓとして出力するパ
ルス整形回路、例えばモノマルチとからなる。

第７図は同期制御部の第２例を含むＤＣ−ＤＣコンバー
タを示す図である。同期制御部２２の第２例は、トラン
ス１３の３次巻線５１からなる。

要するに、制御信号Ｓによって主スイッチ素子１２がオ
ンとなることにより、この３次巻線５１に誘起される２
次電圧によってトランジスタ３１を４通せしめるという
ものであり、これにより信号Ｓとトランジスタ３１の導
通とが同期せしめられる。トランス１３は一般に大形で
あり、３次巻線を付加する余裕は十分ある。

最後に既述の文献１９８５．１ＥＥＥ、“ＲＥＳＯＮＡ
ＮＴ　Ｓ讐ＩＴＣＨＥＳＴＯＰＯＬＯ１ｄＥＳ　　ＡＮ
Ｄ　　ＣＨＡＲＡＣＴＥＲｒＳＴＩＣＳ”のＰ、１１０
　　Ｆｉｇ、６（ａ）および（ｂ）について紹介してお
く。

第８図は半波形のコンバータにおける特性を示すグラフ
、第９図は全波形のコンバータにおける特性を示すグラ
フであり、それぞれ上述のＦｉｇ、６（ａ）および（ｂ
）に対応する。両グラフにおいて、横軸はスイッチング
周波数（前述の制御信号Ｓの周波数）ＦＳと共振周波数
ＦＮの比、縦軸は出力電圧■○と入力端子ＶＳＯ比、上
欄の数値と共振用１０．０〜１．０（ｌは定格負荷に対
する負荷変動の比Ｒ／Ｚ７はインピーダンスの比であり
、Ｚｎはコンデンサの容ｉ　（Ｃ，）の比であり、Ｚ、
、は−定となる。ここに純抵抗Ｒを変化させて上述の負
荷変動の比を変える。

第８図と第９図に示すグラフから明らかなことは、半波
形（第８図）に比して全波形（第９図）は、負荷の変動
（Ｒ＝１．ＯＱ〜１０．００　）に対して電圧比（出力
電圧／入力電圧）特性が、周波数比（ＦＳ／ＦＮ）によ
り一意的に定まり、はぼ一定であることである。仁れは
負荷変動に対してＤＣ／ＤＣコンバータの出力電圧を一
定に制御する時、ＤＣ／ＤＣコンバータの変換周波数を
、殆んど変化させる必要がないことを意味する。

〔発明の効果〕

かくして全発明によれば全波形の共振形ＤＣ−ＤＣコン
バータが実現され、共振形の持つ利点（既述）に加え、
全波形の持つ利点（既述）が得られる。このため、負荷
に対するいわゆるレギュレーションが良くなり、入力電
源の変動のみを検出して定電圧制御することもできる。

例えば入力電源変動が±１０％であるとすると、原理的
に、スイッチング周波数制御範囲は±１０％で済むこと
になる。

【図面の簡単な説明】

第１図は本発明の原理図。 第２Ａ図は全負荷時における本発明のもとての信号波形
図、 第２Ｂ図は軽負荷時における本発明のもとての信号波形
図、 第３図は本発明に係る双方向導通性のスイッチ素子の第
１例を含むＤＣ−ＤＣコンバータを示す図、 第４図はＭＯＳ　−ＰＵＴの等価構成図、第５回は本発
明に係る双方向導通性スイッチ素子の第２例を示す図、 第６図は同期制御部の第１例と制御部Ｍ３の一例を示す
回路図、 第７図は同期制御部の第２例を含むＤＣ−ＤＣコンバー
タを示す図、 第８図は半波形のコンバータにおける特性を示すグラフ
、 第９図は全波形のコンバータにおける特性を示すグラフ
、 第１０図は公知の共振形ＤＣ−ＤＣコンバータを示す回
路図である。 図において、 １１・・・入力電源、　　　１２・・・主スイッチ素子
、１３・・・トランス、　　　１４・・・１次巻線、１
５・・・２次巻線、　　１７・・・共振コンデンサ、１
９・・・制御回路、 ２１・・・双方向導通性のスイッチ素子、２２・・・同
期制御部、　　３１・・・ＭＯＳ　−ＰＥＴ、５１・・
・３次巻線。 本発明の原理図 １１・・・入力電源 １２　　・主スイッチ素子 １３°°゛トランス １７　　・・共振コンデンサ ２１　・・・　双方向導通性のスイッチ素子２２・・・
同期制御部 １ソ 本発明に係る双方向導通性のスイッチ素子の第１例を含
むＤＣ−ＤＣコンバータを示す図第３図 ３１・ Ｏ５ ＦＴ ＭＯＳ−ＦＥＴの等価構成図 第４目 Ｓ、Ｓ′ｏ−」〒アレ二Ｉ 全負荷時における本発明のもとての信号Ｕ形図第２Ａ目 軽負荷時における本発明のもとての信号波形図第２Ｂ囚

Claims (1)

1. 【特許請求の範囲】 １、トランス（１３）と、該トランス（１３）の１次巻
   線（１４）に直列接続される主スイッチ素子（１２）お
   よび入力電源（１１）と、該トランス（１３）の２次巻
   線（１５）に直列接続される整流素子および該２次巻線
   （１５）に並列接続される共振コンデンサ（１７）なら
   びに負荷（Ｒ＿Ｌ）に出力を供給するフィルタ（１８）
   とを備え、ＤＣ−ＤＣ変換のための動作電流が前記１次
   巻線（１４）および２次巻線（１５）間のリーケージイ
   ンダクタンスと前記共振コンデンサ（１７）との間の共
   振電流であり、該負荷（Ｒ＿Ｌ）の変動に応じて周波数
   変化する制御信号（Ｓ）をもって前記主スイッチ素子（
   １２）をオン・オフする共振形ＤＣ−ＤＣコンバータに
   おいて、 前記整流素子を、双方向導通性のスイッチ素子（２１）
   により構成し、 該スイッチ素子（２１）を、前記制御信号（Ｓ）の有無
   に同期して導通または非導通とする同期制御部（２２）
   を設けることを特徴とする共振形ＤＣ−ＤＣコンバータ
   。 ２、前記双方向導通性のスイッチ素子（２１）は、ソー
   スを前記２次巻線（１５）に接続したＭＯＳ・ＦＥＴ（
   ３１）である請求項１記載の共振形ＤＣ−ＤＣコンバー
   タ。 ３、前記同期制御部（２２）は、前記トランス（１３）
   に付加された３次巻線（５１）からなる請求項１記載の
   共振形ＤＣ−ＤＣコンバータ。