JPH0222536B2 - - Google Patents

Info

Publication number
JPH0222536B2
JPH0222536B2 JP59161530A JP16153084A JPH0222536B2 JP H0222536 B2 JPH0222536 B2 JP H0222536B2 JP 59161530 A JP59161530 A JP 59161530A JP 16153084 A JP16153084 A JP 16153084A JP H0222536 B2 JPH0222536 B2 JP H0222536B2
Authority
JP
Japan
Prior art keywords
groove pattern
ion beam
peak positions
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59161530A
Other languages
English (en)
Other versions
JPS6142127A (ja
Inventor
Akira Takamori
Eizo Myauchi
Tetsuo Morita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP16153084A priority Critical patent/JPS6142127A/ja
Publication of JPS6142127A publication Critical patent/JPS6142127A/ja
Publication of JPH0222536B2 publication Critical patent/JPH0222536B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明はサブミクロンのオーダで集束したイ
オンビームで半導体基板上の半導体層へ直接不純
物イオンを注入するマスクレスイオン注入法にお
けるイオンビームの照射方法に関するものであ
る。
従来の技術 カリウム砒素などの半導体基板にレーザ、発光
ダイオード、光検知器などの光デバイスや各種ト
ランジスタ、ダイオードなどの電子デバイスをモ
ノリシツクに集積化するための方法として分子線
結晶成長法とマスクレスイオン注入法の組合せた
プロセスが有望視されている。
マスクレスイオン注入法はサブミクロン径に集
束された不純物イオンビームを自由に走査しなが
ら直接半導体基板へ不純物イオンのドーピングを
行う方法であつて、煩雑なマスクの作成、位置合
わせ、マスク除去などの工程を不要とする特徴を
有している。このマスクレスイオン注入法にて高
精度に集積化したデバイスを再現性良く製造する
ためには集束されたイオンビームを所定の位置に
正確に照射することが不可欠である。しかし、電
子ビーム露光においては電子ビームの照射する位
置を決める方法は知られていたが、イオンビーム
の照射位置を決める方法は知られていなかつた。
電子ビームの照射位置を決める一般的な方法と
しては半導体基板表面のデバイスを作成しないよ
うな位置にエツチングなどにより十文字形の溝を
マーカとして形成し、基板表面を電子ビームによ
り走査して放出される二次電子の信号処理により
マーカ位置の検出、記録を行い、これを基準点と
して電子ビームの照射を行つていた。
発明が解決しようとする問題点 しかし、マスクレスイオン注入法においてはサ
ブミクロンのオーダの集束イオンビームを用いて
いるので電子ビームの照射位置決定方法を応用し
て基準点を求め、イオンビームを照射する場合は
マーカとして形成するパターンの溝に幅をかなり
狭くしなくては所定の位置に正確にイオンビーム
を照射することができない。しかしそのような幅
の狭いパターンのマーカを形成することは困難で
あつた。特に最近においては、デバイスを小型化
したり、再現性良くデバイスを製造するため、電
子ビーム露光技術においても上述のビームの照射
位置の決定方法では満足せず、更に正確な位置へ
のビームの照射方法の開発が望まれていた。
また、特に化合物半導体等では、基板上に半導
体層を何層か積層形成することが多く、成長層に
イオン注入を行うことも多く、基板および半導体
層の両方に正確な注入を行うことが望まれてい
た。
この発明は上記に鑑みなされたもので半導体基
板およびその上に成長した半導体層の所定の位置
に正確に集束したイオンビームを照射することの
できるマスクレスイオン注入法におけるイオンビ
ームの照射方法を提供することを目的としてい
る。
問題を解決するための手段 上記目的を達成するため、この発明では半導体
基板上に両側壁を傾斜面とした第1の溝パターン
をマーカとして形成し、イオンビームを上記第1
の溝パターンを横切るように走査して放出される
二次電子を測定し、測定された二次電子信号の上
記傾斜面より放出されるそれぞれのピーク位置を
検出し、上記二つのピーク位置より二つのピーク
位置間の中心点を求め、得られた中心点をイオン
ビーム照射の基準点として半導体基板にイオンビ
ームの照射を行う工程と、上記第1の溝パターン
を含む基板上に半導体層を形成するとともに半導
体層に第1の溝パターンに対応する第2の溝パタ
ーンを形成し、上記と同様の測定、照射を行う工
程を用いることを特徴とする。
次にこの発明を図示の一実施例に基き説明する
と、1は半導体基板であつて、基板表面のデバイ
スを作成しないような位置にエツチングなどによ
りマーカとして深さ1〜3μm程度、幅3〜20μm
程度の溝パターン2を形成する。溝パターンの幅
は少くとも深さより大きくする方が好ましい。そ
してこの溝パターン2の両側壁3は基板1に対し
て垂直な光を受光できるような傾斜面とする。こ
の側壁の傾斜角θは45度から80度程度の範囲であ
つて、大きくする程後に述べる照射基準点の設定
が高精度で行える。この傾斜角θが45度以下の場
合は二次電子放出強度が小さくなつて基準点の高
精度の検出が行えない。なお、図示の実施例では
マーカの形状を十文字としたが、溝パターンの両
側壁が傾斜面となつていれば、どのような形状で
あつても良い。
このような側壁3を傾斜面とした溝パターンを
形成する方法としては結晶方位選択性のあるウエ
ツトエツチング液を用いたエツチングにより所定
の傾斜角を側壁とした溝パターンを再現性良く形
成することができる。
そして、本発明は、半導体基板上に半導体層を
さらに形成し、第5図に示すごとく、マーカの上
に対応した溝パターンを半導体層に形成し、同様
の方法で走査、測定、検出を行い半導体層にイオ
ンビームを照射する。
作 用 上述のように基板1表面に側壁3を傾斜面とし
た溝パターン2をマーカとしてウエツトエツチン
グなどにより形成し、第2図の如く溝パターンを
横切るようにして、基板1表面を集束イオンビー
ム4で走査すると、基板より二次電子5が放出さ
れる。この放出される二次電子の強度は、溝の幅
が溝の深さより大きい場合は基板表面と溝パター
ン2内底面とはほぼ同じである。しかるに溝パタ
ーンの側壁傾斜面3においては、主として等価的
にイオン注入深さが表面と比較して小さくなるた
め二次電子放出量が飛躍的に増加する。この放出
された二次電子5をエレクトロン増倍管などの二
次電子強度測定装置(図示せず)により測定する
と、第3図のグラフに示すような出力信号が得ら
れることになる。即ち、基板1の表面をイオンビ
ーム4が走査しているときは測定装置に受信され
る二次電子強度信号は小さいが、溝パターン2の
傾斜面3をイオンビームが走査すると信号は急激
に平坦部を走査しているときに較べ数倍大きくな
り、傾斜面の幅が狭いためピーク6aとして表示
される。溝パターンの底面を走査しているときは
信号は小さくなるが、再び傾斜面を走査すると二
次電子強度信号は急激に立上り、ピーク6bを描
く。得られた二つのピーク6a,6bの位置より
溝パターン2の中心点7を求め、この溝パターン
の中心点をイオンビーム照射の基準点として、イ
オンビームの照射を行うと、基準点は常に点とし
て認識されているので、0.5μm以下の精度でイオ
ンビームの照射を行うことができる。この場合、
溝パターンの側壁の傾斜角θは大きくする程、受
信される出力信号は小さくなるが、形成するピー
クは急峻となつて、溝パターンの中心点の検出精
度が高くなる。
そして、本発明は、半導体層をさらに積層する
が、このとき、二次電子の測定検出を行う方法で
あるため、成長した半導体層に直接イオンビーム
を照射して半導体層からの二次電子を用いて測
定、検出が可能であり、大幅な工程を増やすこと
なく合理的に中心点を正確に決定できるととも
に、半導体基板での検出位置と半導体層での検出
位置相互間のズレを極めて少なく一致させること
が可能となる。
実施例 GaAs基板上にエツチング液(H2SO4:H2O2
H2O=4:1::1)を用いて溝幅20μm、深さ
2μmの十字形パターンをマーカとして形成した。
形成した両側壁の傾斜角はいずれも約54度であつ
た。第4図はこの十字形パターンのイオンビーム
による二次電子像である。
上記十字形の溝パターンを横切るようにして径
0.2μmの集束イオンビームで走査した結果、傾斜
面における二次電子強度は平坦面における二次電
子強度の約10倍であつて、幅0.3μm程度の二次電
子ピークが二つ得られ、各ピークはいずれも急峻
なため、0.2μm程度の精度でピーク位置が求めら
れた。従つてマーカ基準点も0.2μmの高精度で決
定することができた。
次に上記十字形パターンを形成したGaAs基板
上に分子線結晶成長法により1μm厚のGaAs層を
成長させた。第5図はGaAs基板上に上記GaAs
層を成長させたときのイオンビームによる二次電
子像である。
次に前記半導体基板の場合と同様に径0.2μmの
集束イオンビームを用いて十字形の溝パターンを
横切るように走査した結果、前記と同じような形
状の二次電子ピークが二つ得られたが、ピーク位
置間の間隔は前記の基板上のピーク位置間隔より
も約1.0μm大きかつた。これは傾斜面に形成した
成長膜の厚さが、平坦面に形成した膜厚より若干
薄かつたためであるが、左右両傾斜面の膜厚はほ
ぼ等しく、ピークのずれの方向が中心より互に離
反する方向であるので、成長膜上の二つのピーク
位置間の中心点は上述の基板の照射基準点とした
中心点と一致した。
発明の効果 以上述べたように、この発明ではマーカの溝パ
ターンの両側壁を傾斜面として、そこから放出さ
れる二次電子により第1および第2の溝パターン
の中心点を求め、イオンビーム照射の基準点とし
て用いるので、マーカの溝パターンを深くする必
要がなく、マーカの溝パターンの幅がイオンビー
ムよりはるかに広くても常に基準点は点として検
出、決定される。従つて、イオンビームは正確な
位置に照射されることになる。また、半導体基板
上に結晶を成長させたとき、マーカの上にも結晶
が成長して溝パターンの形状が若干変化し、二次
電子のピーク位置がずれる。しかし、左右の傾斜
面が対称的に形成されるため二つのピーク位置の
ずれる方向は互に逆向きであつて、ずれる量は同
じであるため、二つのピーク位置間の中心点は基
板の溝パターンのイオンビーム照射基準点である
中心点と一致することになる。
そして、本発明はイオンビームの照射により基
板および半導体層自身の傾斜部から直接発生する
二次電子を用いるため、正確な検出ができるとと
もに工程の複雑化もなく、正確な相互の中心点の
位置合せが可能となる。従つてこの発明に依れば
基板上に結晶を成長した後に基板に不純物イオン
を注入するような場合常に正確な位置に確実にイ
オン注入が行えることになり、マスクレスイオン
ビーム照射に大きく寄与するものである。
【図面の簡単な説明】
第1図はこの発明によるマーカの拡大斜視図、
第2図はイオンビームを走査したときの二次電子
放出状態を示す説明図、第3図は放出された二次
電子強度を示すグラフ、第4図は本発明による十
字形溝パターンのイオンビームによる二次電子像
を示す図、第5図は第4図の溝パターン上に結晶
成長させた後のイオンビームによる二次電子像を
示す図である。 1……半導体基板、2……溝パターン、3……
傾斜側壁、4……イオンビーム、5……二次電
子、6a,6b……二次電子ピーク、7……基準
点。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上に両側壁を傾斜面とした第1の
    溝パターンを形成し、イオンビームを上記溝パタ
    ーンを横切るように走査して放出される二次電子
    を測定し、測定された二次電子信号の上記第1の
    溝パターンの両傾斜面より生じるそれぞれのピー
    ク位置を検出し、上記二つのピーク位置より二つ
    のピーク位置間の中心点を求め、得られた中心点
    をイオンビーム照射の基準点として半導体基板に
    イオンビームを照射する第1の工程と、上記第1
    の溝パターンを含む基板上に半導体層を形成して
    この半導体層に上記第1の溝パターンに対応した
    第2の溝パターンを形成し、上記第2の溝パター
    ンを横切るように走査して放出される二次電子を
    測定し、測定された二次電子信号の上記第2の溝
    パターンの両傾斜面より生じるそれぞれのピーク
    位置を検出し、上記二つのピーク位置より二つの
    ピーク位置間の中心点を求め、得られた中心点を
    イオンビーム照射の基準点として上記半導体層に
    イオンビームを照射する第2の工程とを備えたこ
    とを特徴とするイオンビームの照射方法。
JP16153084A 1984-08-02 1984-08-02 イオンビ−ムの照射方法 Granted JPS6142127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16153084A JPS6142127A (ja) 1984-08-02 1984-08-02 イオンビ−ムの照射方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16153084A JPS6142127A (ja) 1984-08-02 1984-08-02 イオンビ−ムの照射方法

Publications (2)

Publication Number Publication Date
JPS6142127A JPS6142127A (ja) 1986-02-28
JPH0222536B2 true JPH0222536B2 (ja) 1990-05-18

Family

ID=15736838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16153084A Granted JPS6142127A (ja) 1984-08-02 1984-08-02 イオンビ−ムの照射方法

Country Status (1)

Country Link
JP (1) JPS6142127A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201105455D0 (en) 2011-03-31 2011-05-18 British American Tobacco Co Blends of a polylactic acid and a water soluble polymer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184726A (ja) * 1982-04-22 1983-10-28 Sanyo Electric Co Ltd 電子ビ−ム露光における位置合せ方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184726A (ja) * 1982-04-22 1983-10-28 Sanyo Electric Co Ltd 電子ビ−ム露光における位置合せ方法

Also Published As

Publication number Publication date
JPS6142127A (ja) 1986-02-28

Similar Documents

Publication Publication Date Title
US5185290A (en) Method of coating facet of semiconductor optical element
EP0130819B1 (en) A method of positioning a beam to a specific portion of a semiconductor wafer
US4910398A (en) Pattern Measurement method
US4177379A (en) Back-scattered electron detector for use in an electron microscope or electron beam exposure system to detect back-scattered electrons
JPH09162102A (ja) アライメントマーク検出方法
US5406373A (en) Alignment mark and aligning method using the same
JPH0222536B2 (ja)
US6153941A (en) Semiconductor registration measurement mark
US7361286B2 (en) Method of detecting etching end-point
JPH0653552A (ja) 光特性測定用溝の形成方法
JPS6246976B2 (ja)
JP2001085300A (ja) マーク検出方法、電子線装置及び半導体デバイス製造方法
JP3064375B2 (ja) 電子線描画装置及びその調整法
JPS6145858B2 (ja)
JPH026219B2 (ja)
JP2840959B2 (ja) 電子ビーム描画露光装置の焦点設定方法
JPH1131655A (ja) マーク基板,マーク基板の製造方法,電子ビーム描画装置及び電子ビーム描画装置の光学系の調整方法
JPH11162810A (ja) 電子ビーム露光用アラインメントマーク
JP2513637B2 (ja) 電子ビ−ム露光用基準マ−クの形成方法
KR100289073B1 (ko) 트렌치 깊이 측정 장치
JPH10284364A (ja) 電子ビーム露光用アライメントマーク、電子ビーム露光方法および電子ビーム露光装置
JP2886294B2 (ja) 電子ビーム露光方法
JP2903584B2 (ja) レジストレーション測定用マークの検出処理方法
JPH01232736A (ja) 寸法測定用モニタ
JP3039390B2 (ja) 電子線マスク及び電子線マスクを用いた露光装置及びその露光方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term