JPH02224255A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁基板上に形成した半導体素子によって構成
される薄膜半導体装置に係り、特に高性能な回路を良好
な均一性をもって形成できる薄膜半導体装置の構造に関
する。

〔従来の技術〕

近年、ガラス等の絶縁基板上に形成した半導体膜を活性
層とした薄膜能動素子を用いた薄膜半導体装置の開発が
活発になりつつある６代表的なものとしてはアクティブ
マトリックス方式の液晶デイスプレィやファクシミリ用
のライン光センサ等がある。これらの半導体装置の高性
能化、長尺化の動向から、より高性能の素子が要求され
ている。

このためには、低温でより良質の多結晶または単結晶膜
を形成することが必要とされている。

多結晶または単結晶膜の低温形成法としては。

レーザビームの照射により半導体を再結晶化する謂ゆる
レーザアニール法が従来より用いられている。レーザア
ニール技術に関しては例えば、特開昭５７−１８７９３
３号公報などが挙げられる。

〔発明が解決しようとする課題〕

レーザアニール技術においては、素子特性の均一化すな
わち場所による膜の結晶性のバラツキを小さくすること
が重要な課題である。上記従来技術は結晶性の良い半導
体膜を得ることについては考慮されているが、結晶性の
均一化という点に関しては配慮されていない。場所によ
る結晶性の違いから素子特性がばらつくと、素子単独で
は良好な特性を持っても、複数の素子により回路を構成
すると、素子間の特性のバラツキから所望の回路動作が
得られず使用に供すことは不可能となる。

レーザアニールを用いた時の結晶性のバラツキは再結晶
化時の冷却速度のバラツキに起因する。以下のことにつ
いて第２図に従って説明する。

第２図は、ガラス基板１０１上に面積がｌ０Ｘ５０μｍ
２および４００Ｘ４００μｍ２の非晶質５ｉ（ａ−３ｉ
）膜１０２を形成し、さらにこの上にキャッピング膜と
してＳｉｎ、膜１０３を形成した後、（第２図（ａ））
ＸｅＣ（１エキシマレーザ光を２００ｍＪ／ａｍ”のパ
ワーで照射（第２゛図（ｂ））の時、膜内の結晶性を微
小部Ｘｉ回折法により評価した結果である（第２図（ｃ
）、（ｄ））。同図（ｃ）に示すように２面積が１０ｘ
５０μｍ８の膜では膜内の結晶性はほぼ均一となってい
るのに対し９面積が４００Ｘ４００μｍ２と大きい膜で
は、膜の端部近くでは高い結晶性を示すが、膜中央部に
向かうに従って結晶性は低下し、端から１００μｍ以上
離れ以上所で全く結晶化が生じていない、これは面積の
大きな膜など熱容量が大きく、レーザ光のパワーが十分
強くない場合には膜の結晶化を生ぜしめるには熱エネル
ギーが不足するためと考えられる。膜の端部でのみ結晶
化が起こるのは、端部は熱伝導の悪い５ｉｎ２膜により
熱の放散が中央に比べて抑えられるためのと思われる。

面積の大きな膜全体を結晶化させるためには。

レーザ光のパワーを上げれば良いが、パワーを上げすぎ
ると面積の小さい膜の表面荒れが剥離が生ずるという別
の問題が生ずる。従って、上記の従来の技術では均一な
結晶性を全ての膜にわたって実現することは困難である
。

第３図は従来のレーザアニール議事溝つを用いて実際に
絶縁基板上に多結晶シリコン膜により形成した回路の一
例である。同図（ｂ）は同図（ａ）に示した３段のイン
バータ回路の平面パターンである、ここでトランジスタ
Ｑ、およびＯ６は大きな駆動能力を得るためにチャネル
幅を１５００μｍと大きくしている。このためｌ　ＱＳ
Ｉ　Ｑｆｔの活性層となるシリコン膜２０１の面積Ｓｉ
は１４０Ｘ１５００＝２．ｌ×１０５μｍ”とトランジ
スタＱｌｔＱ、の活性層となる最も小さなシリコン膜の
２０１の面積５ｉ＝２．８Ｘ１０３μｍ”に比ベア５倍
の大きさとなっている。従って、上記の理由によりシリ
コン膜２０１〜２０３の間を同一のレーザパワーを再結
晶化した場合、結晶性のバラツキが生じ。

結果として所望のインバータ出力Ｖ　’　ｅ　ａが得ら
れない。

本発明の目的は、これら従来技術の問題を解決し、良好
な結晶性が得られるレーザアニール法の特徴を生かしな
がら、結晶性のばらつきを最小限抑え高性能の回路を得
ることを可能とす薄膜半導体装置の構造および製造方法
を提供することにある。

〔課題を解決するための手段〕

本発明は、レーザアニールによる結晶性のばらつきを小
さくするために、レーザ再結晶化する半導体膜をあらか
じめ複数の島状にバターニングし。

かつ個々の島の面積は１．６　Ｘ　１０’μｍ２以下と
し。

各々の内で２面積の最大値と最小値の比を５０以下とし
て能動素子を構成したものである。

〔作用〕

本発明において、レーザ再結晶化する半導体膜の面積を
１．６　Ｘ　１０’μｍ２以下に制御することにより、
膜の熱容量を小さくして比較的低いレーザパワーでも膜
全体が均一に結晶化せしめることができる。また、再結
晶化する膜の内で少なくとも能動素子の活性層として用
いるものの面積の最小値と最大値の比を５０以下とする
ことにより、各々の膜の熱容量の違いを小さくして結晶
性のバラツキを抑えることができる。

〔実施例〕

以下２本発明の一実施例を第１図により説明する。第１
図は第３図に示したものと同様な回路を発明の方法によ
り絶縁基板上に構成したものである０本実施例において
は、チャネル幅１．５００μｍの出力段のトランジスタ
Ｑ５．Ｑ、は、互いに分離されたチャネル幅５０μｍの
サブトランジスタを３０個並列に接続することで構成さ
れている。

各々のサブトランスの活性層は、４０Ｘ５０μｍ２のシ
リコン膜２０７であり、これらのシリコン膜２０７は熱
的に絶縁されている。従って、シリコン膜の２０１，２
０２，２０７をレーザ照射によって結晶化した時に、各
々のシリコン膜の熱容量値が近い値となっているため膜
の結晶性のバラツキを小さくできることにより良好なイ
ンバータ特性が得られる。

第４図は、第１の実施例に示した装置の製造プロセスの
概略を示したものである。

ガラス基板１０１上に減圧ＣＶＤ法によりａ　−８ｉ膜
１０２を１１００ｎ堆積する。次にこのａ−８ｉ膜１０
２を通常のホットエツチング工程により複数の膜に分離
する。次にキャッピング膜とシテ常圧ＣｖＤ法によりＳ
ｉＯ２膜１０３を１１００ｎ堆積する。ここで波長３０
８ｎｍのＸｅＣＱエキシマレーザ光を２００ｍＪ／ｃｍ
２のパワーでＳ　ｉ　Ｏ２１０３の上からＳｉ膜に照射
し再結晶化して多結晶Ｓｉ膜１０８を得る６次にＳｉ○
２膜１０膜製０３酸処理により除去後、ゲート絶縁膜と
してＳ　ｉ　Ｏ，膜１０４，１５０ｎｍを常圧ＣＶＤに
より、続いてゲート電極としてａ−８ｉ膜１０５゜１５
０ｎｍを減圧ＣＶＤ法により形成する。次に。

ゲートＳｉ膜１０５とゲート絶縁膜１０４を所定の形状
にバターニング後、イオン注入法によりゲート電極およ
びソース、ドレイン領域にｌｌｐイオンを注入し、６０
０℃で１０時間熱処理として抵抗層を得る０次に、保護
膜としてＰＳＧＳｉ膜６を常圧ＣＶＤ法により堆積し、
コンタクトスルホール開口後、ＡＱ電極１０７をスパッ
タ法により堆積し、これをバターニングして第１図の構
造の回路を得る。

本実施例においては再結晶化するＳｉ膜の面積の最大値
は７．０Ｘ１０”μｍ”、最小値は２．８×１０３μｍ
２となっおり、最大値と最小値の比は２．５　に構成さ
れている。この面積比は５０以下であれば、素子特性の
バラツキは実用上問題ない程度に抑えることができる。

また膜の面積の最大値については４００μｍＸ４００μ
ｍ＝＝１．６×１０５μｍ１以上になるとレーザパワー
２００ｍＪ／　ｃ　ｍ”　では均一に結晶化されなくな
る。これを均一に結晶化するためにはレーザパワーを上
げれば良いが、レーザパワーが２２０ｍＪ／ａｍ”以上
になると、特に面積が小さい膜で表面凹凸が生じ素子特
性が低下するこのために再結晶化するＳｉ膜の面積は１
．６×１０５μｍ２以下に設定することが望ましい。

上記の実施例は、非常に簡単な回路に関するものである
が９本発明の構造は絶縁基板上に形成される種々の薄膜
半導体装置に適用可能である１例えば、同一基板上に邸
、動回路を内蔵した面像表示用のアクティブマトリック
ス基板において、駆動回路を構成するトランジスタに対
し本発明の構造を適用すれば、高い電流駆動能力を有す
るトランジスタが均一に作成できるため、高速動作可能
な駆動回路が構成できる。これにより、より大型あるは
い高精細の表示装置が実現される。

第５図は本発明の構造のアクティブマトリックス基板上
により表示装置を構成したものである。

ガラス基板１０１上に形成された走査配線３０１と信号
配線３０２とがマトリックス状に形成され、その交差点
近傍に薄膜トランジスタ３００が形成され、透明電極か
らなる画素電極らを駆動する。走査配線３０１と信号配
線３０２はそれぞれ走査側駆動３０４及び信号側駆動回
路３０５に接続され駆動される。液晶層３０６を挟んで
対向するガラス基板３０９上には透明電極よりなる対向
電極３０７およびカラーフィルタ３０８が形成され一対
のガラス基板１０１，３０９を挟むように偏光板３１０
が設けられる。光源からの光の透過量を画素電極ら部分
で調整する二により薄膜トランジスタ駆動型のカラー液
晶表示装置が構成される０本発明の構造は駆動回路を高
性能化できるため、液晶表示装置の大型化、高精細化に
適しており、ビデオターミナル、ワークステジョン、高
品位ＴＶなどが実現される。

また７本発明の構造は上記の例だけでなく９例えば、フ
ァクシミリ用のラインセンサ用の駆動回路などの、絶縁
基板上に形成される光電変換装置の駆動回路へも適用可
能である。本発明によれば高性能の駆動回路が得られる
ため、高精細、高感度かつ高速の光電変換装置が実現で
きる。

上記の実施例では半導体膜としてはシリコンを対象とし
て説明したが２本発明はこれに限られずＧｅ、５ｉＧｓ
、ＧａＡｓ、Ｚｎ５ｅなどの他へ半導体についても適用
可能である。

また、再結晶化の手段としは上記実施例で説明したＸｅ
ＣＱエキシマレーザ光に限らずＡｒ、レーザ、ＡｒＦエ
キシマレーザなどの他の種類のレーザや、電子ビームあ
るいはイオンビームを用いることも可能である。

〔発明の効果〕

以上のように１本発明によればレーザ再結晶化する半導
体膜の面積を１．６×１０５μｍ２以下とし。

半導体膜の内、最小の面積と最大の面積の比を５０以下
して構成することにより、［の結晶性のバラツキを抑え
、高性能な能動素子を均一に形成できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示した回路図と平面図であ
る。第２図は従来技術における膜の結晶性のバラツキを
説明したものである。第３図は従来技術の一例の回路図
と平面図である。第４図は本発明の実施例の工程の断面
構造図である。第５図は薄膜トランジスタ駆動型液晶表
示装置の構造を示す斜視図である。 １０１・・・ガラス基板、１０２・・・ａ　−Ｓ　ｉ膜
。 １０３・・・Ｓ　ｉ　Ｏ，膜、１０４・・・ゲート絶縁
膜。 １０５・・・ゲートＳｉ膜、１０６・・・保護膜。 １０７・・・Ａｎ電極、１０８・・・多結晶膜、２０１
゜２０２　、２０３−　Ｓ　ｉ膜、１０７−ＡＱ電極。 ３０１・・・走査配線、３０２・・・信号配線、３０３
・・・薄膜トランジスタ、３０４・・・走査側駆動回路
。 ３０５・・・信号用駆動回路、３０６・・・液晶層。 ３０７・・・対向電極、３０８・・・カラーフィルタ。 ＄２ｒｉＪ ｌＬ７１ 第４図

Claims (1)

1. 【特許請求の範囲】 １、絶縁基板上に形成した半導体層を活性層とする複数
   の能動素子およびこれらの能動素子間を連結する配線か
   ら構成される薄膜半導体装置において、少なくとも素子
   の活性素子を構成する半導体層はレーザ光照射により再
   結晶膜であって、かつ各々の半導体層の面積は、１．６
   ×１０＾５μｍ＾２以下であることその特徴とする薄膜
   半導体装置。 ２、少なくとも能動素子の活性層を構成する各々の半導
   体層の面積の最大値と最小値の比は５０以下であること
   を特徴とする請求項第１項の薄膜半導体装置。 ３、絶縁基板上に半導体膜を形成する工程と、上記半導
   体膜の全部または一部を、最大面積が１．６×１０＾５
   μｍ＾２以下でかつ面積の最大値と最小値の比が５０以
   下となるように島状にパターニングする工程と、既記パ
   ターニングでした半導体膜をレーザ光照射により再結晶
   化させる工程と、既記再結晶化させた半導体膜上に能動
   素子を形成する工程とを含むことを特徴する請求項第１
   項記載の薄膜半導体装置の製造方法。 ４、半導体薄膜はＳｉまたはＧｅまたはIV族−IV族間化
   合物合金、または、III族−Ｖ族間化合物合金、または
   II族−VI族化合物合金、またはIV族−VI族間化合物合金
   またはIII族−VI族またはIII族−VI族− I 族間化合物
   合金であることを特徴とする請求項第１項の薄膜半導体
   装置。 ５、半導体薄膜はＳｉ、Ｇｅ、IV族−IV族間化合物合金
   、III族−Ｖ族間化合物合金、II族−VI族化合物合金、
   IV族−IV族間化合金、III族−VI族またはIII族−VI族−
   I 族間化合物合金のいづれかであることを特徴とする
   、請求項第３項の薄膜半導体装置の製造方法。 ６、請求第１項記載の薄膜半導体装置において半導体膜
   は電子ビーム照射またはイオンビーム照射により結晶化
   してなることを特徴とする薄膜半導体装置。 ７、請求項第３項記載の薄膜半導体装置の製造方法にお
   いて、半導体の再結晶化はレーザ光の代わりに電子ビー
   ムまたはイオンビーム照射によって行なうことを特徴と
   する薄膜半導体装置の製造方法。 ８、請求項第１項の薄膜半導体装置と、表面に対向電極
   が形成された他の絶縁基板に挟持された液晶を既記能動
   素子にて駆動することを特徴とする液晶表示装置。 ９、請求項第１項の薄膜半導体装置と既記薄膜半導体装
   置と同一基板上に形成せしめ、既記薄膜半導体装置と電
   気的に接続された光電変換素子とからなることを特徴と
   する光電変換装置。