JPH0222415B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は仮想記憶方式をとる情報処理装置に関
し、詳しくは、編集命令などの実行の際に必要と
するアドレス変換チエツクのための性能低下を防
ぐことを目的とした情報処理装置に関するもので
ある。

情報処理装置において、演算の結果等をプリン
トアウトする場合、小数点を入れたり、３桁ごと
にコンマを挿入したり、頭の不要なゼロを消去し
たい等の場合に編集命令が用いられる。第１図に
編集命令の一般的なフオーマツトを示す。第１図
において、DEは命令コードであり、第１アドレ
ス（B1／D1）以降の第１オペランドで示される
編集パターン（マスターパターン）に従つて、第
２アドレス（B2／D2）以降に格納されているデ
ータを読み出して編集し、その結果を第１アドレ
ス以降に格納する処理を指定する。なお、Ｌフイ
ールドは第１アドレス以降の編集パターンの長さ
を示している。第２図は編集処理の具体例で、第
１オペランドの編集パターンが４０（スペース）、
２０（数字選択）、６Ｂ（コンマ）、２０（数字選
択）で表わされるとすると、“40”，“6B”はその
まゝ転送されるが、“20”のときは、第２オペラ
ンドのデータ“１”、“２”が順次読み出され、８
ビツトのゾーン形式の数字（印字文字）“F1”、
“F2”に変換されて“20”の所に挿入される。即
ち、この例の場合、“１，２”とプリントアウト
される。

ところで、仮想記憶方式をとる情報処理装置の
場合、命令実行中にアドレス変換例外が発生する
と、処理装置は補助記憶装置から必要なデータを
主記憶装置にロードしたあと、命令の再実行を行
う。この場合、もし上記の如き編集命令の実行
中、主記憶装置の内容を変換したあとにアドレス
変換例外が発生すると、処理装置が命令再実行を
行つても、主記憶装置の内容が変更されているた
めに、期待する結果が得られない場合が生じる。
このため、従来は編集命令が与えられると、一般
に編集結果を書き込まず編集動作だけを試行処理
して、該命令で必要な第２オペランド・データを
すべて読み出してアドレス変換チエツチを行い、
各データが主記憶装置の同一ページにあることを
確認すると、次に最初から編集動作をやり直し、
結果を主記憶装置へ書き込む方法をとつていた。
この方法の欠点は、処理性能が演算結果を得るた
めの処理時間の約２倍の時間がかゝることであ
る。そこで、演算処理に先立ち、与えられた編集
命令の情報にもとづいてアドレス計算を行つてア
ドレス変換例外の発生を予測し、アドレス変換例
外の発生がないと予測された場合は試行処理を省
略する方法が一部で提案されているが（例えば、
特開昭52―53639号）、予測のためのハードウエア
手段が必要なこと、又、正確な予測ができず、ア
ドレス変換例外発生の可能性があるときには試行
処理をしてみる必要があることなどの欠点があ
る。

本発明の目的は上記従来の欠点を解決し、アド
レス変換例外の発生を予測することなく、編集命
令処理が大幅に高速化される情報処理装置を提供
することにある。

しかして本発明の特徴は、編集結果を一時貯え
るデータバツフアを設け、編集命令が与えられた
ら、そのまゝ編集処理を実行してその編集結果を
上記データバツフアに貯えてゆき、演算終了時、
アドレス変換例外の発生が検出されないと、該デ
ータバツフアの内容を主記憶装置へ書き込むよう
にして、編集動作だけの試行処理や、編集動作に
先立つてアドレス変換例外の予測を省略するもの
である。

次に本発明の一実施例につき図面を用いて詳細
に説明する。

第３図は本発明の一実施例のブロツク図を示
す。第３図において、１０は主記憶装置であり、
これに編集命令の第１アドレス以降で指定される
第１オペランド１、第２アドレス以降で指定され
る第２オペランド２が格納されているとする。３
は比較装置、４はワークレジスタ、５は第２オペ
ランド読出し制御装置、６はデータバツフアであ
る。以下、第２図の編集処理を例に第３図の動作
を説明する。

編集命令が与えられると、まず主記憶装置１０
から第１オペランド１の最初の編集パターンが読
み出される。比較装置３は、主記憶装置１０から
読み出された編集パターンが第２オペランドの編
集を要求するパターンか否か判定し、第２オペラ
ンドの編集を要求するものでないと、該読み出し
た編集パターンをワークレジスタ４を通してデー
タバツフア６に格納し、第２オペランドの編集を
要求するものであると、第２オペランドの読み出
しを行うべく第２オペランド読出し制御装置５を
起動する。第２図の例の場合、主記憶装置１０か
ら読み出された第１オペランドの最初の編集パタ
ーンは“40”（スペース）であり、これは第２オ
ペランドの編集を要求するタイプのものでないた
め、そのまゝ比較装置３、ワークレジスタ４を通
つてデータバツフア６に格納される。次に、主記
憶装置１０から第１オペランド１の編集パターン
“20”（数字選択）が読み出される。この編集パタ
ーン“20”は第２オペランドの編集を要求するパ
ターンであるため、第２オペランド読出し制御装
置５に起動がかゝり、主記憶装置１０から第２オ
ペランド２の最初のデータ“１”が読み出され、
それがゾーン形式の数字“F1”に変換された後、
編集パターン“20”のかわりにデータバツフア６
に格納される。次に主記憶装置１０からは第１オ
ペランド１の編集パターン“6B”（コンマ）が読
み出されるが、これはそのまゝ比較装置３、ワー
クレジスタ４を通つてデータバツフア６に格納さ
れる。第１オペランド１の最後の編集パターンは
“20”であり、これは第２オペランドの編集要求
パターンであるため第２オペランド読出し制御装
置５に起動がかゝり、主記憶装置１０から第２オ
ペランド２の次のデータ“２”が読み出され、そ
れが“F2”に変換されてデータバツフア６に格
納される。

以上の動作により、データバツフア６には
“40F1 6B F2”の編集結果が格納されたことに
なる。このようにして編集結果をすべてデータバ
ツフア６に格納し、アドレス変換例外の発生が検
出されないと、次に該データバツフア６の内容を
主記憶装置１０の第１オペランド１に書き込んで
いく。このデータバツフア６の内容が第１オペラ
ンド１へすべて書き込まれて、編集命令の実行は
終了となる。

なお、データバツフア６はレジスタや、制御メ
モリ内にあつてよい。また、編集命令に限らず、
テーブル変換命令などでも、データバツフアを付
加すれば、同様の機能が達成される。

以上の説明から明らかな如く、本発明によれ
ば、編集命令等が与えられたらそのまゝ実行すれ
ばよく、試行処理やアドレス変換例外発生の予測
処理等が不用である。

【図面の簡単な説明】

第１図は編集命令の命令形式を示す図、第２図
は編集処理の具体例を示す図、第３図は本発明の
一実施例のブロツク図である。 １…第１オペランド、２…第２オペランド、３
…比較装置、４…ワークレジスタ、５…第２オペ
ランド読出し制御装置、６…データバツフア、１
０…主記憶装置。

Claims (1)

【特許請求の範囲】
1. １ 仮想記憶方式をとる情報処理装置において、
   編集命令などの実行により演算処理された主記憶
   装置への書込みデータを一時貯えておくデータバ
   ツフアを設け、編集命令などが与えられたら該命
   令をそのまゝ実行して、その演算処理されたデー
   タを前記データバツフアに一時貯へ、演算終了
   時、アドレス変換例外の発生が検出されないと、
   前記データバツフアの内容を主記憶装置へ書き込
   むことを特徴とする情報処理装置。