JPH0222405B2 - - Google Patents

Description

請求の範囲 １ 共通エミツタ及び共通ベースを具備する少な
くとも３つのトランジスタを含む１つの集積化飽
和保護型電流ソースであつて、３つのトランジス
タのうちの１つのトランジスタのコレクタは共通
ベースへ接続され、一方他の２つのトランジスタ
の２つのコレクタは電流ソースのそれぞれの出力
へ接続され、ここで電流ソースは、第１の半導体
材料の導電型の基板と、外部方向に向かう表面を
具備する前記第２の半導体材料の導電型のエピタ
キシヤル領域と、及び前記第２の半導体材料の導
電型であるが、前記基板領域及び前記エピタキシ
ヤル領域においてともに形成される不純物密度よ
りも高い不純物密度を具備する第１の領域とから
形成されており、その電流ソースは前記エピタキ
シヤル領域において、前記第１の領域へ空間的に
離れた関係で形成され、かつ外部方向に向かう表
面を具備する前記第１の半導体材料の導電型の第
２の領域によつて特徴づけられ、前記第２の領域
は３つのトランジスタの共通エミツタとなつてお
り、前記エピタキシヤル領域内において形成され
た前記第１の半導体材料のタイプを具備する第３
の領域は、他の２つのトランジスタの内の第１の
トランジスタのコレクタ及び付加的な２つのトラ
ンジスタの共通エミツタを形成し、前記第２の領
域の実質的な部分に関して空間的に離れた関係を
具備しておりかつ前記第２の領域を二分する垂直
面に関して対称な構造を具備しており、前記エピ
タキシヤル層内において形成された前記第１の半
導体材料の導電型を具備する第４及び第５の異な
つた別々の領域は、外部方向に向かう表面を具備
し互いに空間的に離れた関係で形成されており、
しかも前記第２及び第３の領域、前記第４及び第
５の領域は前記第３の領域について形成されてお
りしかも前記垂直面に関して互いに鏡像となつて
おり、前記第４の領域は他の２つのトランジスタ
の内の第２のトランジスタのコレクタとなつてお
り、しかも前記２つの付加的なトランジスタの内
の第１のトランジスタのコレクタとなつており、
一方前記第５の領域は３つのトランジスタの内の
１つのトランジスタのコレクタでありしかも前記
２つの付加的なトランジスタの内の第２のトラン
ジスタのコレクタであり、前記２つの付加的なト
ランジスタのベースは前記エピタキシヤル領域に
よつて形成されており、しかも 前記第２の領域を動作電位電源の端子に、前記
第３領域を第１の出力に、前記第４領域を第２の
出力に、前記第５領域を（電流ソースの）入力に
それぞれ接続するための導電性接続手段を含むこ
とを特徴とする集積化飽和保護型電流ソース。

２ 前記エピタキシヤル領域中に形成され、前記
第５の領域とともに前記入力に接続される前記第
１の領域と同じ半導体材料の導電型の第６の領域
を具えることを特徴とする前記請求の範囲第１項
記載の飽和保護型電流ソース。

３ 前記第１の半導体材料はＰ−型材料であり、
かつ前記第２の半導体材料はＮ−型材料であるこ
とを特徴とする前記請求の範囲第２項記載の飽和
保護型電流ソース。

発明の背景 本発明は電流ソースに関し、より詳細には多負
荷回路にソース電流を供給するためのモノリシツ
ク集積電流ソースに関する。

多出力電流を供給するのに現在モノリシツク集
積回路に使用されている電流ソースには、たとえ
ばモトローラ社製のMLM−124演算増幅器に使
用されているソースがある。比較のため、この電
流ソースの概略図を、先行技術と表示して本明細
書の第１図に掲げる。図示の通り、この回路は入
力トランジスタと少なくとも第１と第２のソース
トランジスタとを含んで成る。この電流ソースの
動作とこれに関連する問題の詳細については、本
明細書に記載する。

この先行技術の電流ソースを集積回路として製
造した場合、基本的に２種類の欠点を生じる。第
１に、何らかの理由で出力ソーストランジスタの
一つが飽和した場合、入力トランジスタと出力ト
ランジスタの間の電流比の整合が不均衡となり、
もう一つのソーストランジスタの出力電流と前記
入力電流との比が不適当となる。第２に、集積回
路の基板と飽和ソーストランジスタのコレクタ−
ベース接合との間に寄生トランジスタが形成され
る可能性がある。この寄生トランジスタが形成さ
れると基板中に電流が注入され、こうして電流が
浪費されるだけでなく集積回路における電力消費
量が多くなる。以上二つの問題点はともに望まし
くない。

こうして、先行技術の特徴を具備するととも
に、１個又は複数個の出力ソースデバイスの飽和
に対する保護機能を備えた改良電流ソースが必要
である。

発明の要約 したがつて、本発明の一つの特徴は改良電流ソ
ースを提供するにある。

本発明のもう一つの特徴は、電流ソース出力デ
バイスを含んで成り、かつそのうち少くとも一つ
のデバイスの飽和に対する保護機能を備えた改良
電流ソースを提供するにある。

本発明の更に一つの特徴は、出力電流ソースト
ランジスタの一つが飽和した場合に、過剰電力消
費が生じないように保護する回路を具備した集積
回路状に形成するのに適した改良電流ソースを提
供するにある。

本発明では、こうした目的及びその他ここに記
載しなかつた目的に応じて、入力トランジスタと
少なくとも第１と第２の出力電流ソーストランジ
スタとを具備した集積回路状に形成するのに適し
た電流ソースが提供される。前記各トランジスタ
のベース電極は相互に共通接続される。これらト
ランジスタのエミツタも動作電位電源の供給され
る端子に共通接続される。入力トランジスタのコ
レクタはそのベースとともに、一定の電流を引込
む使用回路に接続される。第１と第２の出力トラ
ンジスタのコレクタはそれぞれの使用回路に接続
される。２個の追加トランジスタを使用する改良
技術において、このトランジスタのベースは、入
力トランジスタと第１と第２の出力トランジスタ
の共通接続ベースに接続される。この２個の追加
トランジスタのエミツタは第１の出力トランジス
タのコレクタに接続され、追加された２個のうち
１個のトランジスタのコレクタは入力トランジス
タのコレクタに接続される。追加された２個のう
ちもう一方のトランジスタのコレクタは第２の出
力トランジスタのコレクタに接続される。

２個の追加トランジスタは対称構造であり、た
とえば第１の出力トランジスタが飽和するなどし
て飽和電流が生じた場合、この飽和電流は両者間
に等しく分割され、他方の追加トランジスタの出
力電流を入力電流に整合した大きさに維持する。

【図面の簡単な説明】

第１図は先行技術による電流ソース回路の概略
図である。

第２図は本発明の電流ソースの概略図である。

第３図は本発明を具えた集積回路の輪郭図であ
り、電流ソース回路を形成する半導体領域の夫々
の輪郭を示したものである。

第４図は、第３図の矢印４−４の方向に切断し
た本発明の電流ソース回路の拡大断面図である。

好ましい実施例の詳細な説明 第１図は、後に説明するように入力電流の大き
さに関して量的に増減できる出力電流を提供する
ために、先行技術において使用されている電流ソ
ースを示したものである。こうした電流ソースを
使用した集積回路の例は、モトローラ社製の前記
MLM−124演算増幅器である。第１図のトラン
ジスタ１２〜１６は、1976年に刊行された「モト
ローラ半導体データライブラリ」（“Motorola
Semiconductor Data Library”）の第６巻シリ
ーズＢの３ページから163ページに図示されてい
るMLM−124演算増幅器のトランジスタＱ１５，
Ｑ１６，Ｑ１９に対応するものと考えてよい。図
示のように、この３個のトランジスタは、動作電
位電源Ｖ＋の端子１８に接続されたそれぞれのエ
ミツタ電極と並列接続されている。３個のトラン
ジスタのベースは相互に共通接続されており、ト
ランジスタ１４のコレクタはそのベースに接続さ
れている。

動作時にトランジスタ１４のコレクタは、トラ
ンジスタ１２，１４，１６のベース電流のほか、
端子２０を介して該トランジスタ１４のコレクタ
電流を引込む回路に接続される。トランジスタ１
２のコレクタは、一般に端子２２を介して該トラ
ンジスタから電流を引込み何らかの使用装置に接
続される。トランジスタ１２と１６は出力デバイ
スと考えることができ、トランジスタ１４は入力
デバイスと考えることができるが、ここで考察を
進める上では、回路出力の駆動のため電流ソース
の出力は端子２４を介してトランジスタ１６のコ
レクタから取出すものと考える。この種の回路で
は、トランジスタ１６と同じ複数の追加トランジ
スタを接続するか、あるいはマルチコレクタデバ
イスを用いることにより、任意数の電流ソース出
力を得ることができる。しかし解析を簡単にする
ため、ここでは電流ソース１０は、具備トランジ
スタ数３個だけ１２〜１６のものとして図示し
た。

３個のデバイスは何れも順方向電流利得が高
く、ベース電流は無視できるものと想定し、また
トランジスタ１２，１４，１６のベース−エミツ
タ接合は何れも等面積で、各トランジスタに流れ
る電流は等しいものと想定する。ただし、それぞ
れのデバイスのベース−エミツタ領域かコレクタ
−ベース領域のいずれかを増減することにより、
トランジスタ１２及び１６のコレクタでは、トラ
ンジスタ１４のコレクタに見られる入力電流に対
してそれぞれ異なる電流比の出力が得られること
が認められている。以上の前提から、３個のトラ
ンジスタの動作が何れも順方向能動領域において
生じたとき、電流I₁₂，I₁₄，I_inは何れも等価とな
る。

以上に記載した先行技術電流ソース回路では、
たとえばトランジスタ１６が飽和状態となつたと
きに問題が生じる。この状態となるのは、トラン
ジスタ１６のコレクタにおける電圧が高くなつて
該トランジスタのベース−コレクタ接合に順バイ
アスが生じるときである。また、該コレクタの回
路が開いたとき、即ち端子２４に接続されている
負荷が遮断されたときにもトランジスタ１６は飽
和状態となり得る。これはもちろん、トランジス
タ１６から負荷に注入できるコレクタ電流以上の
ベース電流増加が生じたためである。したがつて
飽和状態のトランジスタ１６はコレクタ電流をベ
ース電極に再注入することになる。この再注入電
流はトランジスタ１６からの追加ベース電流とな
り、その影響はトランジスタ１６の電流利得がゼ
ロに低下したに等しい。一例を挙げると、トラン
ジスタ１２を流れるのと同量のコレクタ電流がト
ランジスタ１６にも流れると想定すると、トラン
ジスタ１６のベースに再注入された追加ベース電
流はトランジスタ１４のコレクタ−ベース接合を
通じて逆吸収され、I_ioの大きさの増大となつて表
われる。事実、以上のような前提条件のもとでト
ランジスタ１６が飽和した場合、もしそれぞれの
デバイスの逆ベータ（β_r）が順ベータ（β_f）より
はるかに小さければ、トランジスタ１２における
電流は約1/2に減じることを実際に明らかにする
ことができる。こうして両電流間に不整合が生じ
るが、これは望ましいことではない。

前記先行技術の回路には、これをモノリシツク
集積回路として形成した場合に生じるもう一つの
問題がある。これが生じるのは、トランジスタ１
６のベース及びコレクタと集積回路の基板との間
の集積回路構造によつて寄生PNPトランジスタ
が形成されるときである。即ち該基板をコレクタ
とし、ベースはトランジスタ１６のベースと共通
接続され、エミツタはトランジスタ１６のコレク
タと接続されたPNPトランジスタが形成される。
したがつてトランジスタ１６が飽和すると、この
寄生トランジスタが導電性となり、前記基板に電
流を注入する。これによりI_ioとI₁₂との間の不整
合が幾分緩和されるものの、集積回路全体の消費
電力は許容できないほど増大する。またこれによ
り、両電流間の不均衡が充分に解消するわけでは
ない。

ほかの図は、以上に述べた先行技術の電流ソー
スの問題点を解決する本発明の電流ソース３０を
示したものである。第２図以下において、第１図
の構成要素及びノードに相当するものには同じ参
照番号を使用する。図示したように、回路上の問
題点を克服するため定電流ソース１０にPNPト
ランジスタ３２と３４と付加した。トランジスタ
３２と３４のベース電極はトランジスタ１２，１
４，１６の相互接続ベースに接続する。トランジ
スタ３２と３４のエミツタはトランジスタ１６の
コレクタに接続し、トランジスタ３２のコレクタ
はトランジスタ１４のコレクタに接続する。トラ
ンジスタ３４のコレクタはトランジスタ１２のコ
レクタに接続する。トランジスタ３２と３４は第
３図に図示するように対称構造を有し、したがつ
てベースに供給される電流を等分に受持つものと
想定する。また、トランジスタ１２のコレクタは
ほぼ一定のコレクタ電流を生成する負荷３６に接
続されるものと想定する。トランジスタ１４のコ
レクタも、ほぼ一定のコネクタ電流を生成する何
らかの種類の負荷もしくは使用装置３８に接続さ
れる。こうして、以下に述べる電流ソース３０の
説明においては回路の出力はノード２４を介して
提供されるものと想定する。ただしノード２２
（トランジスタ１２のコレクタ）も回路の出力と
考えることができる。

動作時において、負荷もしくは使用手段４０が
電流ソース３０の出力から遮断されているか、あ
るいはこの負荷によるノード２４での電圧の大き
さが増大してトランジスタ１６のコレクタ−ベー
ス接合に順バイアスを与えるときは、このトラン
ジスタは飽和状態になると思われる。これにより
トランジスタ１６のコレクタ−ベース接合に、ま
たトランジスタ３２と３４のベース−エミツタ接
合に同時に電流が流れる。トランジスタ３２と３
４のエミツタ電流は、デバイスの電流利得が高い
ため、大部分それぞれのコレクタに達する。この
コレクタ電流は、トランジスタが対称形であるた
め等価である。トランジスタ１６を流れるベース
−コレクタ電流が小さく、飽和電流の大部分がト
ランジスタ３２と３４の間で等分されると想定す
ると、次式が成立し、 I_io＝I₁₄＋I₃₂＝I₁₄＋1/2I_SAT I₂₂＝I₁₂＋I₃₄＝I₁₂＋1/2I_SAT こうして次式も成立する。

I_io＝I₂₂（I₁₂＝I₁₄及びI₃₂＝I₃₄であるため） したがつて、トランジスタ１６が飽和したとし
ても、トランジスタ１６からの飽和電流はトラン
ジスタ３２と３４の間で等分されるため、トラン
ジスタ１２と１４の間の電流比は一定のままであ
る。こうして、トランジスタ３２と３４は、出力
トランジスタ１６が飽和した場合に入力トランジ
スタ１４と出力トランジスタ１２の間の均衡を維
持する使用装置と考えることができる。回路３０
は相補形NPNトランジスタで構成することがで
き、その場合にもこれはPNPトランジスタ１２，
１４，１６，３２，３４について以上に説明した
のと同様に動作する。

トランジスタ１２が飽和状態となり、かつこの
トランジスタが前記定電流負荷以外の負荷を駆動
している場合には、前記のように回路を保護する
ため、トランジスタ３２と３４を、擬似トランジ
スタ４２と４４で目示するように鏡像配置するこ
とができる。また、トランジスタ３４を対称デバ
イスとする場合には、トランジスタ４４は必要と
されない。

第３図及び第４図は回路３０を集積回路状に構
成する新規な方法を例示したものであり、回路３
０は、もちろん、集積回路全体の一部に過ぎな
い。回路３０は標準集積回路技術を用いて製作さ
れる。標準Ｐ型もしくはＰ−型基板４６の上にＮ
−型半導体のエピタキシヤル層４８の成長が生じ
る。エピタキシヤル層４８の中にＰ＋分離領域５
０が形成される。Ｎ−ベース領域５６中には二つ
のＰ型コレクタ領域５２と５４が対称形成され
る。拡散層５２，５４の領域５８，６０はそれぞ
れトランジスタ１２及び１４のコレクタ領域に対
応し、領域６２と６４はそれぞれトランジスタ３
４と３２のコレクタに相当する。エピタキシヤル
層４８に形成されたＮ＋領域６６にはトランジス
タ１４のベース接点が含まれる。エピタキシヤル
層４８中に形成されたＮ＋領域６６はトランジス
タ１４のベース接点を含んで成る。ベース接点６
６は、周知のように金属処理段階で形成される金
属導体６７と物理的に接続される。Ｐ領域６８は
トランジスタ１２，１４，１６の共通エミツタを
形成する。トランジスタ１２と１６のベース領域
はＮ型エピタキシヤル領域４８に形成され、トラ
ンジスタ１６のコレクタはＰ型領域７２に形成さ
れる。このＰ型領域７２にはトランジスタ３２と
３４のエミツタも形成される。前記トランジスタ
とそれぞれのノード１８−２４の間の接続は、金
属層８０−８６を形成する前記金属処理段階にお
いて実施することができる。

動作中にトランジスタ１６が飽和すると、トラ
ンジスタ３２と３４は、それぞれのエミツタ−ベ
ース接合が順バイアスとなることにより導電性と
なる。こうなるのはこれらの接合がトランジスタ
１６のコレクタ−ベース領域と同じ領域で形成さ
れているためである。また、トランジスタ３２と
３４は半導体中に対称形成されているため、等価
のコレクタ−エミツタ電流を供給する。

Ｎ＋材の埋込層７４を形成することにより、前
述のような寄生基板PNPトランジスタに関連す
る問題は次のように二通りに解消される。第１
に、トランジスタ１６の実際のコレクシヨン領域
を分離せずにトランジスタ１２，１４，３２，３
４のコレクタで取囲むことにより、側方注入正孔
がこれらデバイスのコレクタで集収され、アース
に分路されるのではなく回路機能において活用さ
れる。第２に、デバイスを拡大してＮ＋埋込拡散
領域７４の面積を大きくとることにより、トラン
ジスタ１６のコレクタからＰ−基板４６へ向けて
下方注入される正孔の流れが阻止され、排斥され
る。こうして、下方注入が阻止されるか、あるい
は少なくとも厳しく制限され、こうして寄生
PNPトランジスタの形成が防止される。これに
より基板中への電力散逸が防止される。

以上に記載したのは出力ソーストランジスタの
うちの一つが飽和しても入力と出力の電流比が一
定に維持される、複数のソーストランジスタを含
んで成る改良電流ソースである。また前記回路で
は、出力ソーストランジスタのうちの一つが飽和
しても、該デバイスの電力消費量が増大すること
はない。