JPH02222212A - Ｐｗｍ波出力回路 - Google Patents
Ｐｗｍ波出力回路Info
- Publication number
- JPH02222212A JPH02222212A JP1042578A JP4257889A JPH02222212A JP H02222212 A JPH02222212 A JP H02222212A JP 1042578 A JP1042578 A JP 1042578A JP 4257889 A JP4257889 A JP 4257889A JP H02222212 A JPH02222212 A JP H02222212A
- Authority
- JP
- Japan
- Prior art keywords
- pwm wave
- channel
- output
- output buffer
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000005236 sound signal Effects 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばディジタルオーディオ信号をＰＷＭ波
に変換して出力するＬＳＩに好適なＰＷＭ波出力回路に
関する。
に変換して出力するＬＳＩに好適なＰＷＭ波出力回路に
関する。
本発明は、集積回路構成により例えばディジタルオーデ
ィオ信号をＰＷＭ波に変換して出力するＰＷＭ波出力回
路において、出力バッファを構成する一方のトランジス
タに基板電位を供給し、基板電位を変化させることでト
ランジスタのオン抵抗を調整できるようにし、ＳＮ比の
改善が容易にできるようにしたものである。
ィオ信号をＰＷＭ波に変換して出力するＰＷＭ波出力回
路において、出力バッファを構成する一方のトランジス
タに基板電位を供給し、基板電位を変化させることでト
ランジスタのオン抵抗を調整できるようにし、ＳＮ比の
改善が容易にできるようにしたものである。
コンパクトディスク等に記録されたディジタルオーディ
オ信号を、アナログオーディオ信号に変換する場合、デ
ィジタル／アナログ変換器（以下Ｄ／Ａ変換器と称する
）を使用する。従来のこのＤ／Ａ変換器は、所定ビット
数のディジタルオーディオ信号を、符号−電圧変換手段
によって階段波に変換し、この階段波をローパスフィル
タに供給することによってアナログオーディオ信号を得
ていた。ところが、符号−電圧変換手段により変換した
階段波には、各ステップ間にひげ状のグリッチ等と称さ
れるノイズが発生したり、変換手段の変換精度に起因す
るひずみが発生し、変換して得られるアナログオーディ
オ信号の音質が劣化する不都合があった。
オ信号を、アナログオーディオ信号に変換する場合、デ
ィジタル／アナログ変換器（以下Ｄ／Ａ変換器と称する
）を使用する。従来のこのＤ／Ａ変換器は、所定ビット
数のディジタルオーディオ信号を、符号−電圧変換手段
によって階段波に変換し、この階段波をローパスフィル
タに供給することによってアナログオーディオ信号を得
ていた。ところが、符号−電圧変換手段により変換した
階段波には、各ステップ間にひげ状のグリッチ等と称さ
れるノイズが発生したり、変換手段の変換精度に起因す
るひずみが発生し、変換して得られるアナログオーディ
オ信号の音質が劣化する不都合があった。
この問題点を解決するために、近年パルス密度変調方式
と称されるＤ／Ａ変換器が開発された。
と称されるＤ／Ａ変換器が開発された。
このパルス密度変調方式のＤ／Ａ変換器は、ディジタル
符号をパルスの疎密波であるＰＷＭ波（パルス幅変調波
）に変換し、このＰＷＭ波をローパスフィルタに供給す
ることによってアナログオーディオ信号を得るものであ
る。このパルス密度変調方式のＤ／Ａ変換器によると、
上述したノイズが発生しない良好なアナログオーディオ
信号が得られる。
符号をパルスの疎密波であるＰＷＭ波（パルス幅変調波
）に変換し、このＰＷＭ波をローパスフィルタに供給す
ることによってアナログオーディオ信号を得るものであ
る。このパルス密度変調方式のＤ／Ａ変換器によると、
上述したノイズが発生しない良好なアナログオーディオ
信号が得られる。
ところで、このＰＷＭ波を出力するパルス密度変調方式
のＤ／Ａ変換器は、最終段の出力回路として、出カバソ
ファを設ける必要がある。この出力バッファ回路は例え
ば第４図に示す如く、２個の電界効果トランジスタ（１
）、 （２）より構成され、変換回路よりのＰＷＭ波が
供給される端子（３）を、夫々の電界効果トランジスタ
（１）及び（２）のゲートに接続し、一方（Ｐチャンネ
ル）の電界効果トランジスタ（１）のソースを一方の電
源端子■。に接続し、他方（Ｎチャンネル）の電界効果
トランジスタ（２）のソースを他方の電源端子ＶＳＳに
接続する。また、双方の電界効果トランジスタ（１）及
び（２）のドレインを出力端子（４）に共通に接続する
。このように構成される出力バッファを介して、ＰＷＭ
波が出力端子（４）より出力される。
のＤ／Ａ変換器は、最終段の出力回路として、出カバソ
ファを設ける必要がある。この出力バッファ回路は例え
ば第４図に示す如く、２個の電界効果トランジスタ（１
）、 （２）より構成され、変換回路よりのＰＷＭ波が
供給される端子（３）を、夫々の電界効果トランジスタ
（１）及び（２）のゲートに接続し、一方（Ｐチャンネ
ル）の電界効果トランジスタ（１）のソースを一方の電
源端子■。に接続し、他方（Ｎチャンネル）の電界効果
トランジスタ（２）のソースを他方の電源端子ＶＳＳに
接続する。また、双方の電界効果トランジスタ（１）及
び（２）のドレインを出力端子（４）に共通に接続する
。このように構成される出力バッファを介して、ＰＷＭ
波が出力端子（４）より出力される。
斯る構成の出力バッファ回路は、Ｐチャンネルのトラン
ジスタ（１）とＮチャンネルのトランジスタ（２）のオ
ン抵抗を揃えないと、出力信号のＳＮ比が悪化する不都
合があった。例えば両チャンネルのトランジスタのオン
抵抗が等しいときには、このＤ／Ａ変換器より出力され
るオーディオ信号のＳＮ比が１２０ｄＢ以上になり、極
めてＳＮ比の高い良好なオーディオ信号が得られるが、
オン抵抗が異なると１００ｄＢ〜８０ｄＢ程度に低下し
てしまう。このため、例えばＰチャンネルのトランジス
タ（１）のドレインと一方の電源端子Ｖ。Ｄとの間に抵
抗器を挿入してオン抵抗の調整を行うことが考えられる
。
ジスタ（１）とＮチャンネルのトランジスタ（２）のオ
ン抵抗を揃えないと、出力信号のＳＮ比が悪化する不都
合があった。例えば両チャンネルのトランジスタのオン
抵抗が等しいときには、このＤ／Ａ変換器より出力され
るオーディオ信号のＳＮ比が１２０ｄＢ以上になり、極
めてＳＮ比の高い良好なオーディオ信号が得られるが、
オン抵抗が異なると１００ｄＢ〜８０ｄＢ程度に低下し
てしまう。このため、例えばＰチャンネルのトランジス
タ（１）のドレインと一方の電源端子Ｖ。Ｄとの間に抵
抗器を挿入してオン抵抗の調整を行うことが考えられる
。
ところが、オン抵抗は温度による変動が激しく、例えば
第５図に示す如り、２５°Ｃから７５°Ｃへの５０°Ｃ
の温度変化でオン抵抗が１０Ωから１１Ωに変化し、Ｉ
θ％程度変動してしまう。このため、抵抗器によるオン
抵抗の調整では、温度変化分を相殺することはできなか
った。
第５図に示す如り、２５°Ｃから７５°Ｃへの５０°Ｃ
の温度変化でオン抵抗が１０Ωから１１Ωに変化し、Ｉ
θ％程度変動してしまう。このため、抵抗器によるオン
抵抗の調整では、温度変化分を相殺することはできなか
った。
本発明は斯かる点に鑑み、オン抵抗を常に揃えてＰＷＭ
波の出力信号のＳＮ比を改善することを目的とする。
波の出力信号のＳＮ比を改善することを目的とする。
本発明のＰＷＭ波出力回路は、集積回路構成によりＰＷ
Ｍ波を出力するＰＷＭ波回路において、出力バッファを
構成する一方のトランジスタに基板電位を供給し、基板
電位を変化させることでトランジスタのオン抵抗を調整
できるようにしたものである。
Ｍ波を出力するＰＷＭ波回路において、出力バッファを
構成する一方のトランジスタに基板電位を供給し、基板
電位を変化させることでトランジスタのオン抵抗を調整
できるようにしたものである。
斯る構成によると、基板電位の調整により一方のトラン
ジスタのオン抵抗が調整され、出力バッファを構成する
２個のトランジスタのオン抵抗を揃えることができ、出
力されるＰＷＭ波のＳＮ比を改善できる。
ジスタのオン抵抗が調整され、出力バッファを構成する
２個のトランジスタのオン抵抗を揃えることができ、出
力されるＰＷＭ波のＳＮ比を改善できる。
以下、本発明のＰＷＭ波出力回路の一実施例を、第１図
〜第３図を参照して説明しよう。
〜第３図を参照して説明しよう。
本例はＬＳＩにより構成されるパルス密度変調方式のＤ
／Ａ変換器に適用した例を示し、最終段の出力バッファ
を第１図に示す如く構成する。即ち、第１図において、
（１０）はＰ型基板を示し、このＰ型基板（１０）上に
所定の回路が構成される。そして、このＰ型基板（ｌＯ
）はリードフレーム側の基準電圧供給端子（２１）より
基準となる電圧信号を供給する。この場合、端子（２１
）に供給する信号は、接地電位であるＯＶを基準にして
例えば＋０．５Ｖ〜−３，ＯＶの範囲で調整できる可変
電源（図示せず）よりの電圧信号とする。
／Ａ変換器に適用した例を示し、最終段の出力バッファ
を第１図に示す如く構成する。即ち、第１図において、
（１０）はＰ型基板を示し、このＰ型基板（１０）上に
所定の回路が構成される。そして、このＰ型基板（ｌＯ
）はリードフレーム側の基準電圧供給端子（２１）より
基準となる電圧信号を供給する。この場合、端子（２１
）に供給する信号は、接地電位であるＯＶを基準にして
例えば＋０．５Ｖ〜−３，ＯＶの範囲で調整できる可変
電源（図示せず）よりの電圧信号とする。
そして、このＰ型基板（１０）の表面に、出力バッファ
としてＮ型のウェル領域（１１）とＮ型領域（Ｉ２）及
び（１３）とを設け、さらにこのウェル領域（１１）内
にＰ型頭域（１４）、 （１５）を設ける。そして、Ｐ
型頭域（１４）及び（１５）の間に酸化膜等を介して電
極（１６）を設けると共に、Ｎ型領域（１２）及び（１
３）の間に酸化膜等を介して電極（１７）を設け、夫々
の電極（１６）及び（１７）よりの共通の端子（２２）
を引出す。
としてＮ型のウェル領域（１１）とＮ型領域（Ｉ２）及
び（１３）とを設け、さらにこのウェル領域（１１）内
にＰ型頭域（１４）、 （１５）を設ける。そして、Ｐ
型頭域（１４）及び（１５）の間に酸化膜等を介して電
極（１６）を設けると共に、Ｎ型領域（１２）及び（１
３）の間に酸化膜等を介して電極（１７）を設け、夫々
の電極（１６）及び（１７）よりの共通の端子（２２）
を引出す。
このように構成したことで、ウェル領域（１１）内のＰ
壁領域（１４）及び（１５）とゲート電極（１６）とで
Ｐチャンネルのトランジスタが形成され、Ｎ型領域（１
２）及び（１３）とゲート電極（１７）とでＮチャンネ
ルのトランジスタが形成され、両トランジスタで第４図
例と同様に出力バッファが構成される。この場合、Ｎチ
ャンネルのトランジスタには端子（２１）の電位で決ま
る基板電位をバックゲートバイアスとして供給する。ま
た、一方のＰ壁領域（１４）とウェル領域（１１）とに
一方の電源端子ＶＤＤを接続し、一方のＮ型領域（１２
）に他方の電源端子ＶＳＳを接続する。さらに、他方の
Ｐ壁領域（１５）と他方のＮ型領域（１３）とを共通に
接続する。
壁領域（１４）及び（１５）とゲート電極（１６）とで
Ｐチャンネルのトランジスタが形成され、Ｎ型領域（１
２）及び（１３）とゲート電極（１７）とでＮチャンネ
ルのトランジスタが形成され、両トランジスタで第４図
例と同様に出力バッファが構成される。この場合、Ｎチ
ャンネルのトランジスタには端子（２１）の電位で決ま
る基板電位をバックゲートバイアスとして供給する。ま
た、一方のＰ壁領域（１４）とウェル領域（１１）とに
一方の電源端子ＶＤＤを接続し、一方のＮ型領域（１２
）に他方の電源端子ＶＳＳを接続する。さらに、他方の
Ｐ壁領域（１５）と他方のＮ型領域（１３）とを共通に
接続する。
次に、この出力バッファの接続状態を第２図に示すと、
Ｄ／Ａ変換部よりＰＷＭ波が供給される端子（３１）を
、第１図に示した如き構成の第１の出力バッファ部（３
２）に接続すると共に、この端子（３１）をインバータ
（３３）を介して第１図に示した如き構成の第２の出力
バッファ部（３４）に接続し、ＰＷＭ波を夫々の出力ブ
ッファ部（３２）及び（３４）より出力させる。そして
、第１及び第２の出力バッファ部（３２）及び（３４）
の出力信号を、夫々フィルタ回路（３５）及び（３６）
を介して減算器（３７）の子側入力端子及び−個入力端
子に供給し、この減算器（３７）で減算処理された信号
を出力端子（３８）に供給する。
Ｄ／Ａ変換部よりＰＷＭ波が供給される端子（３１）を
、第１図に示した如き構成の第１の出力バッファ部（３
２）に接続すると共に、この端子（３１）をインバータ
（３３）を介して第１図に示した如き構成の第２の出力
バッファ部（３４）に接続し、ＰＷＭ波を夫々の出力ブ
ッファ部（３２）及び（３４）より出力させる。そして
、第１及び第２の出力バッファ部（３２）及び（３４）
の出力信号を、夫々フィルタ回路（３５）及び（３６）
を介して減算器（３７）の子側入力端子及び−個入力端
子に供給し、この減算器（３７）で減算処理された信号
を出力端子（３８）に供給する。
断る構成による出力動作を説明すると、インバータ（３
３）を設けたために、第１の出力バッファ部（３２）が
出力するＰＷＭ波を第３図Ａに示す如き信号とすると、
第２の出力バッファ部（３４）が出力するＰＷＭ波は反
転した第３図Ｂに示す如き信号となる。そして、この夫
々のＰＷＭ波出力を減算器（３７）で減算処理すること
で、第３図Ｃに示す如く、双方のＰＷＭ波出力の波高値
を加算したＰＷＭ波が端子（３８）に得られる。
３）を設けたために、第１の出力バッファ部（３２）が
出力するＰＷＭ波を第３図Ａに示す如き信号とすると、
第２の出力バッファ部（３４）が出力するＰＷＭ波は反
転した第３図Ｂに示す如き信号となる。そして、この夫
々のＰＷＭ波出力を減算器（３７）で減算処理すること
で、第３図Ｃに示す如く、双方のＰＷＭ波出力の波高値
を加算したＰＷＭ波が端子（３８）に得られる。
このとき本例においては、各出力バッファのＮチャンネ
ルのトランジスタにバックゲートバイアスとして基板電
位を供給しているので、各出力バッファの２個のトラン
ジスタのオン抵抗を揃えることができる。即ち、端子（
２１）に得られる信号の電圧値を上述した範囲で変化さ
せて、基板電位を調整することで、Ｎチャンネルトラン
ジスタのしきい値電圧■いが変化してオン抵抗が変化し
、Ｎチャンネルトランジスタのオン抵抗が調整できる。
ルのトランジスタにバックゲートバイアスとして基板電
位を供給しているので、各出力バッファの２個のトラン
ジスタのオン抵抗を揃えることができる。即ち、端子（
２１）に得られる信号の電圧値を上述した範囲で変化さ
せて、基板電位を調整することで、Ｎチャンネルトラン
ジスタのしきい値電圧■いが変化してオン抵抗が変化し
、Ｎチャンネルトランジスタのオン抵抗が調整できる。
このＮチャンネルトランジスタのオン抵抗の調整により
、出力バッファを構成する２個のトランジスタのオン抵
抗を等しくすることができる。
、出力バッファを構成する２個のトランジスタのオン抵
抗を等しくすることができる。
このようにオン抵抗が等しくなると、各出力バッファを
構成するＮチャンネルトランジスタとＰチャンネルトラ
ンジスタの温度特性が等しくなり、周囲温度の変動があ
ってもノイズのない良好なＰＷＭ波を出力し、出力信号
のＳＮ比が向上する。
構成するＮチャンネルトランジスタとＰチャンネルトラ
ンジスタの温度特性が等しくなり、周囲温度の変動があ
ってもノイズのない良好なＰＷＭ波を出力し、出力信号
のＳＮ比が向上する。
このため、出力されるＰＷＭ波をローパスフィルタに供
給してアナログオーディオ信号化することで、例えば１
２０ｄＢ以上の極めてＳＮ比の高い良好なオーディオ信
号が得られる。
給してアナログオーディオ信号化することで、例えば１
２０ｄＢ以上の極めてＳＮ比の高い良好なオーディオ信
号が得られる。
なお、本発明は上述実施例に限らず、本発明の要旨を逸
脱することなく、その他種々の構成が取り得ることは勿
論である。
脱することなく、その他種々の構成が取り得ることは勿
論である。
本発明によると、出力バッファを構成する２個のトラン
ジスタのオン抵抗を周囲温度の影響なく容易に等しくす
ることができ、ノイズの少ない良好なＰＷＭ波が出力さ
れる利益がある。
ジスタのオン抵抗を周囲温度の影響なく容易に等しくす
ることができ、ノイズの少ない良好なＰＷＭ波が出力さ
れる利益がある。
第１図は本発明のＰＷＭ波出力回路の一実施例を示す構
成図、第２図は一実施例の出力部の接続状態を示す構成
図、第３図は一実施例の説明に供する波形図、第４図は
従来の出力回路を示す構成図、第５図は従来の説明に供
する特性図である。 （１０）はＰ型基板、（２１）は基準電圧供給端子、（
３２）及び（３４）は出力バッフ１部である。
成図、第２図は一実施例の出力部の接続状態を示す構成
図、第３図は一実施例の説明に供する波形図、第４図は
従来の出力回路を示す構成図、第５図は従来の説明に供
する特性図である。 （１０）はＰ型基板、（２１）は基準電圧供給端子、（
３２）及び（３４）は出力バッフ１部である。
Claims (1)
- 【特許請求の範囲】 集積回路構成によりＰＷＭ波を出力するＰＷＭ波出力回
路において、 出力バッファを構成する一方のトランジスタに基板電位
を供給し、上記基板電位を変化させることで上記トラン
ジスタのオン抵抗を調整できるようにしたことを特徴と
するＰＷＭ波出力回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042578A JPH02222212A (ja) | 1989-02-22 | 1989-02-22 | Ｐｗｍ波出力回路 |
| KR1019900000311A KR0150206B1 (ko) | 1989-02-21 | 1990-01-12 | 디지탈/아날로그 변환기 |
| GB9003510A GB2228381B (en) | 1989-02-21 | 1990-02-15 | Digital-to-analog converters |
| US07/482,085 US5023615A (en) | 1989-02-21 | 1990-02-20 | Large scale integrated circuit for converting pulse code modulated data to an analog signal |
| DE4005489A DE4005489C2 (de) | 1989-02-21 | 1990-02-21 | Schaltungsanordnung für einen Digital/Analog-Wandler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042578A JPH02222212A (ja) | 1989-02-22 | 1989-02-22 | Ｐｗｍ波出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222212A true JPH02222212A (ja) | 1990-09-05 |
Family
ID=12639952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1042578A Pending JPH02222212A (ja) | 1989-02-21 | 1989-02-22 | Ｐｗｍ波出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132748U (ja) * | 1991-05-30 | 1992-12-09 | 関西日本電気株式会社 | 出力バツフア回路 |
-
1989
- 1989-02-22 JP JP1042578A patent/JPH02222212A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132748U (ja) * | 1991-05-30 | 1992-12-09 | 関西日本電気株式会社 | 出力バツフア回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02290327A (ja) | デジタル・インタフェース回路、デジタル入力回路及びデジタル変換回路 | |
| US4725813A (en) | MOS type circuit device | |
| KR100405221B1 (ko) | 가변이득증폭기 | |
| KR0150206B1 (ko) | 디지탈/아날로그 변환기 | |
| JP3002555B2 (ja) | 信号処理装置 | |
| JPH09260968A (ja) | 増幅器及び半導体装置 | |
| US7068090B2 (en) | Amplifier circuit | |
| US5638011A (en) | Digital to analog converter (DAC) current source arrangement | |
| JP2000156616A (ja) | 多入力差動増幅回路 | |
| JPH02222212A (ja) | Ｐｗｍ波出力回路 | |
| JP2560542B2 (ja) | 電圧電流変換回路 | |
| EP0460651A2 (en) | D/A converter | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| JPS623611B2 (ja) | ||
| US7734265B2 (en) | Audio muting circuit and audio muting method | |
| US10855299B2 (en) | Resistive DAC with summing junction switches, current output reference, and output routing methods | |
| US20040052101A1 (en) | Device for amplitude adjustment and rectification made with MOS technology | |
| US6259302B1 (en) | Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing | |
| US20010045817A1 (en) | Current generator | |
| JP3088393B2 (ja) | 抵抗ストリング型ｄ／ａ変換器 | |
| JP4047599B2 (ja) | Ｄ／ａ変換装置 | |
| US7215191B2 (en) | Device for amplitude adjustment and rectification made with MOS technology | |
| JPS636957B2 (ja) | ||
| JPH0519323B2 (ja) | ||
| JPS60136405A (ja) | ソ−スフオロワ回路 |