JPH02219269A - 半導体装置、光電変換装置、およびそれらの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置及びそれを用いた光電変換装置に
係り、特に切り換えによって信号の転送を行なう複数の
スイッチ手段と、この複数のスイッチ手段のそれぞれに
接続された複数のマトリクス配線とが同一基体上に形成
された半導体装置及びそれを用いた光電変換装置に関す
る。なお、本発明の光電変換装置は、ファクシミリ、イ
メージリーグ、ディジタル複写機および電子黒板等の入
力部に好適に用いられるものである。

［従来の技術］ 近年、ファクシミリ、イメージリーグ等の小型化、高性
能化のために、光電変換装置として、等倍光学系をもつ
長尺ラインセンサの開発が行われている。従来、この種
のラインセンサは一列のアレイ状に配置された各光電変
換素子に対して、それぞれスイッチ素子等で構成された
信号処理用のＩＣ（集積回路）を接続して構成している
。しかしながら、その光電変換素子の個数はファクシミ
リＧ３規格に準するとＡ４サイズで１７２８個も必要と
なり、多数の信号処理用のＩＣが必要となる。このため
、実装工数も増え、製造コスト、並びに信頼性で満足な
ものは得られていない。

方、信号処理用のＩＣの個数を減らし、かつ実装工数を
減らす構成としては従来からマトリクス配線による構成
が採用されている。

第１１図にマトリクス配線された光電変換装置の構成図
を示す。

第１１図において、１０１は光電変換素子部、１０２は
走査部、１０３は信号処理部、１０４はマトリクス配線
部である。

また、第１２図に従来のマトリクス配線部の平面図を、
第１３図（ａ）、（ｂ）に第１２図（７）ＡＡ′および
Ｂ−Ｂ“断面図をそれぞれ模式的に示す。

第１３図（Ａ）　（Ｂ）において２０１は基体、２０２
〜２０５は個別電極、２０Ｂは絶縁層、２０７〜２０９
は共通線、２１０は個別電極と共通線とのオーミックコ
ンタクトをとるためのスルーホールである。

このようにマトリクス配線された光電変換装置では、信
号処理部１０３の信号処理回路の数がマトリクスの出力
線数だけでよいので、信号処理部を小型化でき、光電変
換装置の低コスト化が可能となるという利点を有する。

一方、薄膜半導体を使った光電変換装置においては、光
電変換素子と転送回路である薄膜トランジスタ（以下Ｔ
ＰＴと略す）を同一プロセスで同一・基体上に形成し、
光電変換装置の小型化、低コスト化を計ることも提案さ
れている。さらに、小型化、低コスト化のため、等倍フ
ァイバーレンズアレイを用いずに、ガラス等の透明スペ
ーサを介して、センサが原稿からの反射光を直接検知す
る光電変換装置も提案されている。

以上説明したような従来のマトリクス配線を用いた光電
変換装置には、以下に示すような問題点があった。

光電変換素子の微弱な出力をマトリクス配線を経由して
読み出すので、光電変換素子の出力個別電極とマトリク
スの共通線との交差部において形成される浮遊容量を十
分に小さくしなければ、各出力信号間でクロストークが
生じる。このことは、居間絶縁材料の選択およびマトリ
クスの寸法設計に対し、厳しい制約を与える。

また、マトリクス共通線は長尺方向に配線されているの
で、たとえばＡ４サイズ幅のラインセンサでは２１０ｍ
腸の長さになる。このため、各共通線間の線間容量を十
分に小さくしないと、各出力信号間でクロストークが生
じる。このことはマトリクス部の大型化につながり、好
ましくなかった。

さらに、光電変換素子の出力個別電極のピッチは、たと
えば８本／ｒａｍの解像度をもつ光電変換装置では１２
５　ｇ＋ｉと狭くなる。このため、この個別型極間の線
間容量も十分に小さくしないと、出力信号間でクロスト
ークが生じる。

上述の問題点を除去し、光電変換装置において各出力信
号間のクロストークが生じず、かつ、小型化されたマト
リクス配線を具備した光電変換装置を実現する目的で、
特開昭８２−８７８８４号公報、特開昭８３−４４７５
９号公報等の提案がなされている。

第１４図は、上記提案による光電変換装置の断面を示す
模式的断面図である。

ここでは薄膜半導体を用いて、光電変換素子とＴＰＴと
マトリクス配線を同一プロセスで同−基体上に形成して
いる。

第１４図において、１は光電変換素子部、２は蓄積コン
デンサ部、３はＴＦＴ部、４は入射窓、５はマトリクス
配線部、６は透明スペーサ、７は原稿、８は基体である
。なお、ここで、光電変換部ｌ、蓄積コンデンサ部２、
ＴＦＴ部３、マトリクス配線部５とは、基体上に形成さ
れる光電変換素子、蓄積コンデンサ、ＴＰＴ、マトリク
ス配線が占める領域をいう。矢印９で示される入射光は
原稿７を経て、反射光ｌＯとして光電変換素子部１に至
る。

光電変換素子部ｌに入射した光情報は、光電流に変換さ
れ、蓄積コンデンサ部２に電荷として蓄えられる。そし
て一定時間経過後、ＴＦＴ部３により蓄積コンデンサ部
２に蓄積された電荷は、マトリクス配線部５へ転送され
る。

基体８上には、ＡＩ、　Ｃｒ等の第１の導電体層１２、
ＳｉＮ等の第１の絶縁層１３、水素化非晶質シリコン（
以下ａ−８ｉ：Ｈと略記する）層１４、ｎ十ａ−３ｉ：
Ｈドーピング層１５、ＡＩ、　Ｏｒ等の第２の導電体層
１６、ポリイミドフィルムやＳｉＮ膜等の第２の絶縁層
１７、ＡＩ、　Ｃｒ等の第３の導電体層１８が順次形成
されている。

マトリクス配線部５において、１９は個別信号配線、１
８は共通信号配線であり、個別信号配線１９と共通信号
配線１８とが互いに交差する交差部には、電位を一定に
保つことのできる導電体層２０が設けられている。

上記光電変換装置を形成するには、まず、ガラス等の透
明な基体８上にＡＩ、　Ｃｒ等の第１の導電体層１２を
スパッタ法、蒸着法等により堆積させ、これを所望の形
状にパターニングする。つぎに、プラズマＣＶＤ法等の
周知の技術で窒化シリコン（ＳｉＮ）（７）第１の絶縁
層１３、ａ−９ｉ：Ｈ層１４．１＋ａ−！１ｌｉｉ：Ｈ
ドーピング層１５を形成し、前記三層１３．１４．１５
を所望の形状にパターニングする。さらに、ＡＩ、　Ｃ
ｒ等の第２の導電体層１６をスパッタ法、蒸着法等によ
り形成し、所望の形状にパターニングする。ここで、光
電変換素子のキャップ１ＴＦＴのチャネル部のｎ＋　　
ａ−３ｉ：Ｈドーピング層１５をエツチングによって除
去する。その後に、第２の絶縁層１７をポリイミドフィ
ルムやＳｉＮ膜で第２の導電体層１６上に形成し、コン
タクトホールを開ける。必要によっては所望の形状にパ
ターニングする。最後に、第２の絶縁層１７上にＡＩ、
　Ｃｒ等の第３の導電体層１８をスパッタ法、蒸着法等
により形成し、所望の形状にパターニングする。

以−ヒの工程により製作された光電変換装置では、個別
信号配線１９と共通信号配線１８との交差部に電位を一
定に保てる導電体層２０を設けることによって、個別信
号配線と共通信号配線との間に浮遊容量が形成されるこ
とが防止され、さらに、不図示ではあるが個別信号配線
間および共通信号配線間に電位を一定に保てる配線をそ
れぞれ設けることによって、個別信号配線間および共通
信号配線には線間容量が形成されることが防止された。

従って、各線間が容量的に結合されることがなくなり、
そのため各出力信号の間にクロストークが生じることを
防ぐことが可能となった。

上記従来の光電変換装置において、第１の絶縁層、ａ−
３ｉ：８層、ｎ＋　　ａ−Ｓｉ：Ｈドーピング層の３層
の膜厚は、光電変換素子部では光電変換特性、ＴＦＴ部
ではスイッチング特性、蓄積コンデンサ部ではコンデン
サ特性を充分に得られる値に設定され、通常それぞれ０
．３ｇｍ　、　０．８　ｐ、ｒａ　、　０．１５ＪＬｍ
程度である。

次に、第２の導電体層の膜厚は、光電変換素子部からの
信号をマトリクス信号配線部の個別信号配線へ転送する
ために、上述した３層の膜厚を介して行なわなければな
らず、約１ル履程度必要となる。

したがって、第２の絶縁層の膜厚は、光電変換素子部、
ＴＦＴ部およびマトリクス信号配線部の段差をおおい、
かつ平坦化するには、２〜３ＪＬ１１程度要求される。

［発明が解決しようとする課題］ しかしながら、このような従来の光電変換装置において
は、以下に示すような課題を生ずる場合があった。

すなわち、第２の絶縁層にＳｉＮ等の無機絶縁膜を用い
た場合、光電変換素子部、ＴＦＴ部、とくにはマトリク
ス信号配線部の段差部において、マイクロクラックが生
じたり、膜厚が大きくなるにともない膜内の内部応力が
大きくなり膜はがれが生じる場合があった。

また、ポリイミド等の有機絶縁膜を第２絶縁層に用いた
場合、マイクロクラックなどが生じないようにステップ
カバレジ性良く形成されるようにはなるが、コンタクト
ホールの形成が困難となる場合があった。

コンタクトホール形成法には、大きく分けて湿式エツチ
ングと乾式エツチングとがある。

（１）湿式エツチング ヒドラジン法は、完全に硬化したポリイミド系樹脂膜を
エツチングできる特長があり、微細なコンタクトホール
を再現性よく形成することができるが、ヒドラジン水溶
液が光電変換素子部やＴＦＴ部の半導体層等を侵す危険
性がある。

レジストの現像液を用いる方法には、ホトレジストにポ
ジ型またはネガ型を用いる２通りのプロセスがある。ポ
ジ型レジストを用いる場合には、前処理としてポリイミ
ドの半硬化膜を形成し、現像液が半硬化膜をエツチング
できることを利用してレジストの現像と同時にポリイミ
ド樹脂膜のエツチングを行う。このため、工程を短縮で
きるメリットがある。しかし、エツチング速度の前処理
温度依存性が大きく、厳密なプロセスコントロールは困
難である。またレジスト除去液によって半硬化状態の膜
が侵されたり、半導体層等が侵されたりする危険性があ
る。一方、ネガ型レジストを用いる場合には、半硬化膜
とレジストの密着性はポジ型より良好なため、プロセス
のコントロール性は若干改善される。しかしながら、レ
ジスト除去液による悪影響は依然解消されない。

（２）乾式エツチング ０２プラズマによるドライエツチング法は、微細なコン
タクトホールを形成できるが、エツチング速度の安定性
に問題があり、プロセスの制御が難しい。マスクとして
ポジ型レジストを用いて、レジスト膜をポリイミド樹脂
膜より厚く形成することで対処する方法があるが、この
場合レジスト膜の膜厚は５＃Ｌ−程度必要になり、安定
した微細加工は極めて困難である。

また、Ｓｉｎ、　５ｉ０２をマスクとして使用すること
も考えられるが　ＳｉＮ、　５ｉ０２をパターニングす
る必要があり、プロセスが長くなる。

本発明の目的は上述の従来の光電変換装置の性能をより
向上させ、各出力信号間のクロストークが生じず、かつ
、小型化が可能なマトリクス配線を具備した光電変換装
置を提供することにある。

［課題を解決するための手段］ 本発明の半導体装置は、切り換えによって信号の転送を
行なう複数のスイッチ手段と、この複数のスイッチ手段
のそれぞれに接続された複数のマトリクス配線とが同一
基体上に形成された半導体装置において、前記マトリク
ス配線が、少なくとも第１の導電層、第１の絶縁層、第
２の導電層、第２の絶縁層、半導体層、第３の導電層の
順の積層構造で形成されていることを特徴とする。

本発明の光電変換装置は、同一基体上で複数の光電変換
素子毎にスイッチ手段を接続するとともに、全光電変換
素子を複数のブロックに分割してマトリクス配線を形成
し、ブロック毎にスイッチ手段を動作させることにより
画像信号を出力する光電変換装置において、 マトリクス配線が、少なくとも第１の導電層。

第１の絶縁層、第２の導電層、第２の絶縁層、半導体層
、第３の導電層からなる積層構造で形成されていること
を特徴とする。

［作用］ 本発明の半導体装置は、従来、マトリクス配線が、第１
の導電層、第１の絶縁層、半導体層、第２の導電層、第
２の絶縁層、第３の導電層の順で積層され、第２の絶縁
層の下層の段差のために第２の絶縁層の層厚を一定の値
以上とする必要があり、第２の絶縁層にコンタクトホー
ルを形成する必要性があることから種々の課題を生じて
いたことを鑑み、 マトリクス配線が、少なくとも第１の導電層、第１の絶
縁層、第２の導電層、第２の絶縁層、半導体層、第３の
導電層の順の積層構造を有するように構成することで、
第２の絶縁層の下層の段差を小さなものとし、第２の絶
縁層の層厚を縮小し、コンタクトホールの形成を容易化
したものである。

本発明の光電変換装置は、上記半導体装置を、複数の光
電変換素子毎にスイッチ手段を接続するとともに、全光
電変換素子を複数のブロックに分割してマトリクス配線
を形成し、ブロック毎にスイッチ手段を動作させること
により画像信号を出力する光電変換装置に用いたもので
ある。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

なお、本発明の半導体装置は、必ずしも光電変換装置の
みに限定されるものではないが、好適に用いられる一例
として光電変換装置を取り上げて説明する。

第１図は、本発明の光電変換装置の第１実施例の模式的
断面図である。

本実施例の光電変換装置は、ａ−Ｓｉ：Ｈを用いて、光
電変換素子部、蓄積コンデンサ部、ＴＦＴ部、マトリク
ス配線部等が絶縁基体上に同一プロセスで、一体化形成
されている。なお、第１４図に示した構成部材と同一構
成部については同一符号を付する。

第１図において、１は光電変換素子部、２は蓄積コンデ
ンサ部、３はＴＦＴ部、４は入射窓、５はマトリクス配
線部、６は透明スペーサ、７は原稿、８は基体である。

矢印９で示される入射光は原稿７を経て、反射光１０と
して光電変換素子部１に至る。

光電変換素子部１に入射した光情報は、光電流に変換さ
れ、蓄積コンデンサ部２に電荷として蓄えられる。そし
て一定時間経過後、ＴＦＴ部３により蓄積コンデンサ部
２の電荷は、マトリクス配線部５へ転送される。

基体８上には、ＡＩ、　Ｃｒ等の第１の導電体層２２、
　ＳｉＮ等の第１（７）絶縁層２３、ＡＩ、　Ｃｒ等の
第２の導電体層２４、ＳｉＮ等の第２の絶縁層２５、ａ
−３ｉ：Ｈ＋７）半導体層２６、ｎ＋　　ａ−５ｉ：Ｈ
（７）オーミックコンタクト層２７、ＡＩ、　Ｃｒ等の
第３の導電体層２８、そしてポリイミド等の保護層２９
が形成されている。

光電変換素子部１において、３０および３１は上層電極
配線である。原稿面で反射された光１０はａ−３ｉ：Ｈ
たる光導電性半導体層２６の導電率を変化させ、くし状
に対向する上層電極配線３０，３１間に流れる電流を変
化させる。なお、３２は金属の遮光層であり、適宜の駆
動源に接続して、主電極３０（ソース側）および３１（
ドレイン側）に対する制御電極たるゲート電極となるよ
うにしてもよい。

蓄積コンデンサ部２は下層電極配線３３と、この下層電
極配線３３上に形成された第２の絶縁層２５と光導電性
半導体２６からなる誘電体と、光導電性半導体層２６上
に形成され、光センサ部の上層電極配線３１に連続した
配線とから構成される。この蓄積コンデンサ部２の構造
はいわゆるＭ　Ｉ　Ｓ　（Ｍｅｔｅｌ−１ｎｓｕｌａｔ
ｅｒ−３ｅｍｉｃｏｎｄｕｃｔｏｒ）コンデンサの構造
である。バイアス条件は正負いずれでも、用いることが
できるが、下層電極配線３３を常に負にバイアスする状
態で用いることにより、安定な容量と周波数特性を得る
ことができる。

ＴＦＴ部３は、ゲート電極たる下層電極配線３４と、ゲ
ート絶縁層をなす第２の絶縁層２５と、半導体層２６と
、ソース電極たる上層電極配線３５と、ドレイン電極た
る上層電極配線３６等とから構成される。

マトリクス配線部５においては、基体８上に第１の導電
層からなる個別信号配線２２、個別信号配線を被う第１
の絶縁層２３、電位を一定に保持する第２の導電体層２
４、第２の導電体層上に設けられた第２の絶縁層２５、
半導体層２６、オーミックコンタクト層２７、そして個
別信号線と交差し第３の導電層からなる共通信号配線３
７が順次積層されている。３８は、個別信号配線２２と
共通信号配線３７とオーミックコンタクトをとるための
コンタクト・ホール、３９は共通信号配線間に設けられ
た線間シールド配線である。

以上のように本実施例の光電変換装置は、光電変換素子
部、蓄積コンデンサ部、ＴＦＴ部、マトリクス配線部の
各構成部のすべてが光導電性半導体層および絶縁層、導
電体層等の積層構造を有するので、各部を同一プロセス
により同時形成することができる。

また、光電変換素子の出力個別信号配線と共通信号配線
との交差部に電位を一定に保つことのできる第２の導電
体層を設けることによって個別信号配線と共通信号配線
の交差部で形成される浮遊容量をなくし、さらに共通信
号配線間に電位を一定に保つことのできるシールド配線
を設けることによって各共通信号配線間に容量が生じな
いようにしている。

なお、個別信号配線間に電位を一定に保つことができる
シールド配線を設けることによって、各個別信号線間に
容量が生じないようにすることもできる。

第２図（Ａ）〜（Ｈ）は第１図に示した実施例の製造工
程を示す断面図である。以下、第２図（Ａ）〜（Ｈ）に
従って工程を説明する。

まず、第２図（Ａ）に示すように、ガラス等の透明な基
体８上にＡＩ、　Ｃｒ等の第１の導電体層２２をスパッ
タ法、蒸着法等により０．１μｍ程度堆積させ、これを
所望の形状にパターニングする。

つぎに、第２図（Ｂ）に示すように、プラズマＣＶＤ法
等の周知の技術で窒化シリコン（ＳｉＮ）の第１の絶縁
層２３を０．３１Ｌｒｓ程度形成する。

つぎに、第２図（Ｇ）に示すように、ＡＩ、　Ｏｒ等の
第２の導電体層２４をスパッタ法、蒸着法等により０．
１　ｇｒａ程度堆積させ、これを所望の形状にパターニ
ングする。

つぎに、第２図（Ｄ）に示すように、プラズマＣＶＤ法
等の周知の技術で窒化シリコン（Ｓｉｎ）の第２の絶縁
層２５、ａ−３ｉ：１層２６、ｎ＋ａ−Ｓｉ：Ｈドーピ
ング層２７をそれぞれ０．３　＃Ｌｔａ　、　０．８１
Ｌｍ０．１５　ｇｒａ程度に形成し、前記三層２５，２
６゜２７を所望の形状にパターニングして、コンタクト
ホールをあける。

さらに、第２図（Ｅ）に示すように、ＡＩ、　Ｏｒ等の
第３の導電体層２８をスパッタ法、蒸着法等により形成
し、所望の形状にパターニングする。

ここで、第２図ＣＦ）に示すように、光電変換素子部１
のギャップ部、ＴＦＴ部３のチャネル部のｎ＋　　ａ−
５ｉ：Ｈドーピング層をエツチングにょっ−ｃ除去する
。そして、第２図（Ｇ）に示すように、不要な半導体層
を除去して、素子分離を行なう。

その後に、第２図（Ｈ）に示すように、保護層として第
３の絶縁層２９をポリイミドフィルムやＳｉＮ膜で第３
の導電体層２８上に形成する。

以上のように、本実施例の光電変換装置は、同一基板上
に光電変換素子部、ＴＦＴ部およびマトリクス配線部を
設けた光電変換装置において、マトリクス配線を第１の
導電層、第１の絶縁層、第２の導電層、第２の絶縁層、
半導体層、第３の導電層が基板上に順次積層した構造に
しており、この中で、第２の導電層はＴＦＴ部のゲート
電極と同一層にて形成されており、第２の絶縁層はＴＰ
Ｔのゲート絶縁膜と同一層にて形成されており、半導体
層は光電変換素子部の光導電性半導体層およびＴＦＴ部
の半導体層と同一層にて形成されており、第３の導電層
はＴＦＴ部のソース・ドレイン電極と同一層にて形成さ
れている。

従来２〜３ル層程度の膜厚を必要とした第２の絶縁層は
、本発明の構造によれば、第２の導電層の段差部をおお
い、かつＴＰＴのスイッチング特性を良好に保つだけの
厚さで充分となり、通常０．３　ＪＬｍ程度の膜厚によ
りマイクロクシツクの発生しない良質な膜になる。

また、第３の導電層と第１の導電層のオーミックコンタ
クトをとるためのコンタクトホールの形成は、従来困難
であったが、本発明の構造によれば、従来節２の導電層
と第１の導電層のオーミックコンタクトをとるためのコ
ンタクトホールを形成する工程と同様のプロセスを用い
ることができ、簡易なプロセスで微細加工を安定させる
ことができる。

次に、本発明の光電変換装置の読み取り動作について説
明する。

第３図に本発明の光電変換装置の等価回路を示す回路図
である。

光電変換素子に入射した光情報は、光電変換素子から蓄
積コンデンサ、転送用ＴＰＴ、リセット用ＴＰＴ、マト
リクス配線を通って、４８ビット並列の電圧出力となる
。さらに、スイッチＩＣによって直列信号となり外部に
取り出される。

総画素数１７２８ビツトの光電変換素子は本実施例では
、４８ビツトづつまとめ３６ブロツクに分割しである。

各動作は順次このブロック単位で進む。

光電変換素子５１−１〜Ｓ　１−４８に入射した光情報
は、光電流に変換され、蓄積コンデンサＣＳ　１−１〜
ＣＳ　１−４８に電荷として蓄えられる。一定時間後、
ゲート駆動線Ｇ１に電圧パルスを加え、転送用ＴＰＴ　
Ｔ　１−１−７１−４８をオフ状態に切り替える。これ
で蓄積コンデンサＣＳ　１−１〜ＣＳ　１−４８の電荷
がマトリクス信号線を通って負荷コンデンサＣＬ　１−
１〜ＣＬ　１−４８に転送される。この際上述したよう
に、マトリクス配線の各配線間に、電位を一定に保持す
るシールド配線を設けることによって、各配線間が容量
的に結合されることがなくなり、各出力信号の間にクロ
ストークが生じなくなっている。

続いて、ＣＬ　１−１〜ＣＬ　１−４８に転送した第１
ブロツクの信号出力はスイッチＩＣによって直列値号に
変換され、インピーダンス変換後、外部へ取り出される
。この時同時にＣＬｌ−１−ＣＬｌ−４８の電荷をリセ
ットする。

次に、ゲート駆動線Ｇ２に電圧パルスを印加する。これ
で第２ブロツクの転送動作が始まる。同時にリセットＴ
　Ｆ　Ｔ　Ｒ１−１〜Ｒ１−４８が導通し、第１ブロツ
クの蓄積コンデンサＣＳ　１−１〜ＣＳ　１−４８の電
荷がリセットされ、次の読み出しに備える。

以下、ゲート駆動線Ｇ３．Ｇ４．・・φを順次駆動し１
ライン分のデータを出力する。

（第２実施例） 第４図は、本発明の光電変換装置の他の実施例の断面を
示す模式図である。ここで上述した実施例の第１図と同
一構成部分については同一符号を何する。

本実施例においては、共通信号線３７の間に設けられた
線間シールド配線４０と、個別信号配線２２と共通信号
線３７の交差部に設けられた交差部シールド配線４１と
をコンタクトホール４２を介してオーミックコンタクト
させるところに特徴がある。

上述したように、本発明では第２の絶縁層２５には、Ｔ
ＦＴ部３のゲート絶縁膜としての機能とマトリクス配線
部５の層間絶縁膜としての機能と同時に満たす必要があ
るため、０．３７ｐｍ程度の薄い膜で段切れ等のマイク
ロクラックのない構造が望まれる。したがって、段差を
形成する要因となる第２の導電層２４の膜厚を薄くする
ことによって、段差をできる限り小さくする構造が必要
となる。

一方、第２の導電層２４は、個別信号配線２２と共通信
号配線３７との交差部での量信号配線の容量カップリン
グをなくすための交差部シールド配線４１としての機能
を発揮しなければならないが、膜厚を薄くすることによ
って配線抵抗の増大によるシールド機能の低下を招く危
険性がある。

本実施例は、このような問題を対策するものであり、交
差部シールド４１と隣接する線間シールド配線４０とを
コントクトホール４２を介してオーミックコンタクトさ
せている。

（第３実施例） 第５図は、本発明の光電変換装置の第３実施例の等価回
路図である。なお、ここでは１２個の光電変換素子を有
する場合を一例として取り上げる。

なお、本実施例の光電変換装置の断面構造は、第１実施
例あるいは、第２実施例と同様である。

すなわち、本実施例の光電変換装置は、同一基体上に光
電変換素子部、ＴＦＴ部およびマトリクス配線部を設け
て、マトリクス配線部を第１の導電層、第１の絶縁層、
第２の導電層、第２の絶縁層、半導体層、第３の導電層
が基体上に順次積層した構造にし、且つ第２の導電層は
ＴＦＴ部のゲート電極と同一層にて、第２の絶縁層はＴ
ＦＴ部のゲート絶縁膜と同一層にて、半導体層は光電変
換素子部の光導電性半導体層およびＴＦＴ部の半導体層
と同一層にて、第３の導電層はＴＦＴ部のソース会ドレ
イン電極と同一層にて形成している。

同図において、光電変換素子Ｅｌ〜Ｅ１２は、後述する
ように、３個で１ブロツクを構成し、２ブロツクで１グ
ループを構成している。たとえば、光電変換素子Ｅ１〜
Ｅ３は第１ブロツク、光電変換素子Ｅ４〜Ｅ８は第２ブ
ロツクであり、光電変換素子Ｅ１〜Ｅ６は第１グループ
である。

光電変換素子Ｅ１〜Ｅ１２の各々対応して接続されてい
る充電流蓄積用のコンデンサＣ１−０１２放電用のＴＦ
ＴＩＩ丁１〜ＤＴ１２　　そして転送用のＴＦＴＴ１〜
Ｔ１２も同様である。

各光電変換素子Ｅｌ−Ｅ１２の一方の電極（共通電極）
は電源４１１に接続され、一定の電圧が印加されている
。

光電変換素子Ｅ１〜Ｅ１２の他方の電極（個別電極）は
、各々転送用のＴＰＴＴＩ〜Ｔ１２の一方の主電極に接
続されるとともに、各々コンデンサ０１〜０１２を介し
て接地され、さらに放電用のＴＦＴＩＩＴＩ〜ＤＴ１２
を介して接地されている。

転送用ＴＦＴＤＴＩ〜ＤＴ１２のゲート電極は、３個ず
つ、すなわちブロック毎に共通に接続され、各々がシフ
トレジスタ４１０の並列出力端子Ｓ１３〜５ＩＥｉに接
続されている。並列出力端子Ｓ１〜Ｓ４からは所定のタ
イミングで順次ハイレベルが出力されるから、放電用Ｔ
ＦＴＩＩＴＩ〜ｌｌＴ１２はブロック毎に順次オン状態
となる。

転送用ＴＰＴＴＩ〜Ｔ１２のゲート電極も、ブロック毎
に共通に接続され、各々がシフトレジスタ４０１の並列
出力端子Ｓ１〜Ｓ４に接続されている。

転送用ＴＦＴＴＩ〜Ｔ１２の他方の主電極は、個別信号
配線の３０１〜３１２を介して各グループでの同一順番
にあるものが各々共通信号配線４０２〜４０７に接続さ
れている。たとえば、各グループ内で２番目の転送用Ｔ
ＦＴＴ２およびＴ８はそれぞれ個別信号配線３０２．３
０８を介して共通信号線４０３に接続されている。

共通信号配線４０２〜４０７は、各々スイッチングトラ
ンジスタ５ＴＩ−９ＴＢを介して、アンプ４１２の入力
端子に接続されている。

スイッチングトランジスタＳＴＩ〜ＳＴ３およびＳＴ４
〜ＳＴＢの各ゲート電極は、シフトレジスタ４０８およ
びシフトレジスタ４０９の並列出力端子８５〜ＳＩＯに
各々接続され、これら並列出力端子からハイレベルが所
定のタイミングで順次出力されることで、スイッチング
トランジスタＳＴ１〜ＳＴＢが順次オン状態となる。

共通信号配線４０２〜４０７は、それぞれ転送電荷蓄積
用の負荷コンデンサ００１〜ＣＯＢを介して接地され、
且つ放電用のスイッチングトランジスタＧＴＩ〜Ｇ７Ｂ
を介して接地されている。

コンデンサＣＣ１〜ＣＣ６の容量はコンデンサ０１〜Ｃ
１２のそれよりも十分大きくとっておく。

スイッチングトランジスタＣ７１〜ＧＴｆｌの各ゲート
電極は、３個ずつ共通に接続され、各々端子Ｓ１１およ
びＳ１２に接続されている。したがって、端子Ｓｌｌ又
はＳ１２にハイレベルが印加されることで、スイッチン
グトランジスタＧＴＩ〜ＧＴ３またはＣＴ４〜ＣＴ８が
オン状態となり、共通信号配線４０２〜４０４または共
通信号配線４０５〜４０７が接地されることになる。

次に、このような構成を有する本実施例の動作を、第６
図に示すタイミングチャートを用いて説明する。

まず、光電変換素子Ｅ１〜Ｅ１２に光が入射すると、そ
の強度に応じて電源４１１からコンデンサ引〜０１２に
電荷が蓄積される。

そして、まず、シフトレジスタ４０１の並列出力端子Ｓ
１からハイレベルが出力され、転送用ＴＰＴＴＩ−７３
がオン状態になる［第６図（ａ）］。

転送用ＴＰＴＴＩ〜Ｔ３がオン状態となることで、第１
ブロツクのコンデンサ０１〜Ｃ３に蓄積されていた電荷
が、それぞれ負荷コンデンサＣＣ１〜ＣＣ３へ転送され
る。

第１ブロツクの情報が転送された時点で、今度はシフト
レジスタ４０１の出力端子Ｓ２からハイレベルが出力さ
れ、転送用ＴＰＴ７４〜丁Ｂがオン状態になる［第６図
（ｂ）］。

これによって、第２ブロツクのコンデンサＣ４〜Ｃ６に
蓄積されていた電荷が、それぞれ負荷コンデンサＣＣ４
〜ＣＣＢへ転送される。

第２ブロツクの転送動作と並行して、シフトレジスタ４
０８の出力端子Ｓ５〜Ｓ７から順次ハイレベルが出力す
る［第６図（ｅ）〜（ｇ）］。

これによって、スイッチングトランジスタＳＴ１〜ＳＴ
３が順次オン状態となり、コンデンサＣＣ１〜ＣＣ３へ
転送され蓄積された第１ブロツクの光情報がアンプ４１
２を通って時系列的に読み出される。

第１ブロツクの情報が読み出されると、端子Ｓｌｌにハ
イレベルが印加され、スイッチングトランジスタＣＴＩ
〜ＣＴ３が同時にオン状態となる［第６図（ｋ）］。

これによって、転送電荷蓄積用コンデンサＣＧ１〜ＣＣ
３の残留電荷が完全に放電される。

上記読み出しおよび転送電荷放電動作［第６図（ｅ）〜
（ｇ）および（ｋ）］と並行して、シフトレジスタ２１
０の並列出力端子Ｓ１３からハイレベルが出力される［
第６図（ｍ）］。

これによって、放電用Ｔ　Ｆ　ＴＤＴＩ−ＩＩＴ３がオ
ン状態となり、第１ブロツクの光電荷蓄積用コンデンサ
０１〜Ｃ３の残留電荷が完全に放電される。

このように、第２ブロツクの情報の転送、第１ブロツク
の情報の読み出しおよび残留転送電荷の放電、そして残
留光電荷の放電、という各動作が並行して行なわれる。

これらの動作が終了した時点で、シフトレジスタ４０１
がシフトし、並列出力端子Ｓ３からハイレベルが出力さ
れる［第６図（Ｃ）］。

これによって、転送用ＴＰＴ７７〜Ｔ９がオン状態にな
り、第３ブロツクのコンデンサＣ７〜Ｃ８に蓄積されて
いる電荷がコンデンサＣＣ１〜００３へ転送される。

この第３ブロツクの情報の転送動作と並行して、シフト
レジスタ４０９の並列出力端子Ｓ８〜ＳＩＯから順次ハ
イレベルが出力される［第６図（ｈ）〜（１月。

これによって、スイッチングトランジスタＳＴ４〜ＳＴ
Ｂが順次オン状態となり、コンデンサ００４〜ＣＣ６に
転送され蓄積された第２ブロツクの情報が時系列的に読
み出される。

第２ブロツクの情報が読み出されると、端子Ｓ１２にハ
イレベルが印加され、スイッチングトランジスタＣＴ４
〜Ｃ７Ｂが同時にオン状態となる［第６図（１）］。

これによって、転送電荷蓄積用コンデンサＧＣ４〜ＣＣ
Ｂの残留電荷が完全に放電される。

上記第２ブロツクの情報の読み出しおよび残留転送電荷
の放電動作と並行して、シフトレジスタ４１０の並列出
力端子Ｓ１４からハイレベルが出力され［第６図（ｎ）
］　、スイッチングトランジスタＳＴ４〜ＳＴ８が同時
にオン状態となる。

これによって、光電荷蓄積用のコンデンサ０４〜Ｃ６の
残留電荷が放電される。

以下同様に、第４ブロツクの情報の転送と並行して、第
３ブロツクの情報の読み出しおよび残留転送電荷の放電
、そして同じぐ第３ブロツクの残留光電荷の放電、とい
う各動作が行なわれ、第４ブロツクの情報の読み出し、
残留転送電荷および残留光電荷の放電動作は、第１ブロ
ツクの情報の転送と並行して行なわれる。

以上述べた動作が繰り返され、光情報が時系列的に読み
出される。

このように、次ブロックの情報の転送動作と並行して、
前ブロックの情報の読み出しおよび残留転送電荷および
残留光電荷の放電を行なう本実施例においては、マリト
クス信号配線の各信号配線間に電位を一定に保持するシ
ールド配線を設けることによって、各信号配線間が容量
的に結合されることがなくなり、各出力信号の間にクロ
ストークが生じない良好な読み取りができる。

（第４実施例） 第７図は、本発明の光電変換装置の第４実施例の等価回
路図である。

なお、本実施例の光電変換装置の断面構造は、第１実施
例あるいは第２実施例と同様である。すなわち、本実施
例の光電変換装置は、同一基体上に光電変換素子部、Ｔ
ＦＴ部およびマトリクス配線部を設けて、マトリクス配
線部を第１の導電層、第１の絶縁層、第２の導電層、第
２の絶縁層、半導体層、第３の導電層が基体上に順次積
層した構造にし、かつ 第２の導電層はＴＦＴ部のゲート電極と同一層にて、第
２の絶縁層はＴＦＴ部のゲート絶縁膜と同一層にて、半
導体層は光電変換素子部の光導電性半導体層およびＴＦ
Ｔ部の半導体層と同一層にて、第３の導電層はＴＦＴ部
のソース・ドレイン電極と同一層にて形成している。

ただし、光電変換素子Ｅ１〜Ｅ１８、光電荷蓄積用のコ
ンデンサ０１〜０１８、光電荷放電用のＴＦＴＩＩＴＩ
〜ＤＴ１８および転送用のＴＦＴＴＩ〜７１８の構成は
、第５図と略同じであり、個数が１２個から１８個に増
えただけであるから説明を省略する。

なお、第７図では、簡易化のために回路の一部が省略さ
れている。

本実施例では、３ブロツクで１グループを形成しており
、各グループで同一順番を有する転送用ＴＰＴの主電極
が、各々共通信号配線４０２〜４１０に接続されている
。

転送用ＴＦＴＴＩ−Ｔ１８の各ゲート電極はブロック毎
に共通に接続され、各々シフトレジスタ６０１の並列出
力端子旧〜Ｂ６に接続されている。

放電用ＴＦＴＤＴＩ〜ＤＴ１Ｂの各ゲート電極も同様に
して、シフトレジスタ６１０の並列出力端子Ｓ１３〜５
１８に接続されている。

また、共通信号配線６０２〜ＥｉＩＯは転□送電荷蓄積
用のコンデンサＣＣ１〜ＣＣ９を介して接地され、且つ
放電用のＴＦＴＧＴＩ〜ＣＴ９を介して接地されている
。

放電用のＴＦＴＣＴＩ〜ＣＴ１１のゲート電極は、３個
ずつ共通に接続され、各々端子旧〜Ｈ３に接続されてい
る。

共通信号配線６０２〜６１０は、スイッチングトランジ
スタＳＴＩ〜ＳＴ９を介して、アンプ４１２に接続され
、スイッチングトランジスタＳＴＩ〜ＳＴ９のゲート電
極は、シフトレジスタ８１１〜６１３の各並列出力端子
０１−０９に各々接続されている。

次に、このような構成を有する本実施例の動作を、第８
図のタイミングチャートを用いて簡単に説明する。

まず、シフトレジスタ６０１の出力端子Ｂｌから、ハイ
レベルが出力され、転送用ＴＦＴＴＩ〜Ｔ３がオン状態
となる［第８図（ａ）］。

転送用ＴＰＴＴＩ〜Ｔ３がオン状態となることで、第１
ブロツクのコンデンサ０１〜Ｃ３に蓄積されていた電荷
が、それぞれコンデンサＧＣ１〜ＣＣ３へ転送される。

第１ブロツクの情報が転送された時点で、今度はシフト
レジスタ６０１の出力端子Ｂ２からハイレベルが出力さ
れ、転送用ＴＰＴ７４〜Ｔ６がオン状態になる［第８図
（ｂ）］。これによって、第２ブロックのコンデンサ０
４〜Ｃ６に蓄積されていた電荷が、それぞれコンデンサ
ＣＣ４〜ＣＣ８へ転送される。

第２ブロツクの転送動作と並行して、シフトレジスタ６
１１の出力端子Ｄ１〜Ｄ３から順次ハイレベルが出力す
る［第８図（ｇ）〜（ｉ月。

これによって、スイッチングトランジスタＳＴＩ〜ＳＴ
３が順次オン状態となり、コンデンサＣＣ１〜ＣＣ３へ
転送され蓄積された第１ブロツクの光情報アンプ４１２
を通って時系列的に読み出される。

さらに、第２ブロツクの転送動作と並行して、シフトレ
ジスタ６１０の端子３１３からハイレベルが出力され［
第８図（Ｓ）］　、放電用ＤＴＩ〜ＩＩＴ３がオン状態
となり、第１ブロツクのコンデンサ０１〜Ｃ３の残留光
電荷が放電される。

第１ブロツクの情報が読み出しおよび残留光電荷の放電
が終了した時点で、端子旧にハイレベルが印加され、ス
イッチングトランジスタＧＴＩ〜ＣＴ３が同時にオン状
態となり［第８図（ｐ）１、コンデンサＣＧＩ〜ＣＣ３
の残留電荷が完全に放電される。

この放電動作と並行して、シフトレジスタ６０１の出力
端子Ｂ３からハイレベルが出力される［第８図（Ｃ）］
。

これによって、転送ＴＰＴ７７〜Ｔ９がオン状態になり
、第３ブロツクのコンデンサ０７〜Ｃ９に蓄積されてい
る電荷がコンデンサＧｅｅ−ＣＣ９へ転送される。

上記放電動作および転送動作と並行して、シフトレジス
タ６１２の出力端子Ｄ４〜Ｄ６から順次ハイレベルが出
力し［第８図（ｊ）〜（＋）］、スッチングトランジス
タＳＴ４〜ＳＴ８が順次オン状態となり、第２ブロツク
の情報が時系列的に読み出される。

さらに、上記放電動作および転送動作と並行して、シフ
トレジスタ６１０の出力端子Ｓ１４からハイレベルが出
力し［第８図（１）］　、第２ブロックのコンデンサ０
４〜ＣＢの残留光電荷の放電が行なわれる。

続いて、第４ブロツクの情報の転送と［第８図（ｄ）］
　、第３ブロックの情報の時系列的な読み出しと［第８
図（騰）〜（０）］、コンデンサＧＣ４〜ＣＣ６の残留
転送電荷の放電動作［第８図（ｑ）］と、コンデンサ０
７〜Ｃ８の残留光電荷の放電動作［第８図（Ｕ）］と、
が並行して行なわれ、以下同様にして、光電変換素子Ｅ
１〜Ｅ１８の光情報が繰返し読み取られる。

このように、本実施例では、３ブロツクで１グループを
形成しているために、あるブロックの情報の転送動作と
、前ブロックの読み出し動作および残留光電荷の放電動
作と、さらに前々ブロックの残留転送電荷の放電動作と
を並行して行なうことができ、全体として高速動作が可
能となる。

マトリクス信号配線の各信号配線間に電位を一定に保持
するシールド配線を設けることによって、各信号配線間
が容量的に結合されることがなくなり、各出力信号の間
にクロストークが生じない良好な読み取りができる。

（第５実施例） 第９図は、本発明の光電変換装置の第５実施例の断面を
示す模式的断面図である。ここで上述した実施例と同一
構成部分については同一符号を付しである。

本実施例においては、光電変換素子部ｌおよびＴＦＴＦ
２Ｏ３板側に第１の導電層２２からなる遮光層４０およ
び４１が形成されているところに特徴がある。

遮光層４０および４１は、照明光９が光電変換素子部ｌ
あるいはＴＦＴＦ２Ｏ３導体層２６を直接あるいは迷光
として間接的に照射し、光電変換特性あるいはスイッチ
ング特性を乱すことを防止する効果がある。

次に、本発明の光電変換装置の実施例の具体的な応用例
について説明する。

第１０図は、本発明における実施例を用いたファクシミ
リ装置の概略的構成図である。

同図において、原稿送信時では、密着型イメージセンサ
５０１上に原稿５０５がプラテンローラ５０３によって
圧着し、プラテンローラ５０３及び給送ローラ５０４に
よって矢印方向へ移動する。原稿表面は光源であるキセ
ノンランプ５０２によって照明され、その反射光が本実
施例の光電変換装置に対応するセンサ５０１に入射して
原稿の画像情報に対応した電気信号に変換され送信され
る。

また、受信時には、記録紙５０６が記録プラテンローラ
５０７によって搬送され、サーマルヘッド５０８によっ
て受信信号に対応した画像が再生される。

なお、装置全体はシステムコントロール基板５０９のコ
ントローラによって制御され、また各駆動系及び各回路
には電源５１０から電力が供給される。５１１及び５１
２はそれぞれ分離片、オペレーションパネルである。

［発明の効果］ 以上説明したように、本発明の半導体装置及びそれを用
いた光電変換装置によれば、 マトリクス配線を、少なくとも第１の導電層、第１の絶
縁層、第２の導電層、第２の絶縁層、半導体層、第３の
導電層の順の積層構造で形成したことにより、マトリク
ス配線の各出力信号間にクロストークが生じず、かつ簡
単な構造プロセスで、不良率の低いマトリクス配線を有
する半導体装置及び光電変換装置を提供することができ
る。

【図面の簡単な説明】

第１図は、本発明の光電変換装置の第１実施例の模式的
断面図である。 第２図（Ａ）〜（Ｈ）は、第１図に示した実施例の製造
工程を示す断面図である。 第３図は、本発明の光電変換装置の等価回路を示す回路
図である。 第４図は、本発明の光電変換装置の第２実施例の模式的
断面図である。 第５図は、本発明の光電変換装置の第３実施例の等価回
路図である。 第６図は、上記第３実施例の光電変換装置に示すタイミ
ングチャートである。 第７図は、本発明の光電変換装置の第４実施例の等価回
路図である。 第８図は、上記第４実施例の光電変換装置に示すタイミ
ングチャートである。 第９図は、本発明の光電変換装置の第５実施例の断面を
示す模式的断面図である。 第１０図は、本発明の実施例を用いたファクシミリ装置
の概略的構成図である。 第１１図は、マトリクス配線された光電変換装置の構成
図である。 第１２図は、従来のマトリクス配線部の平面図である。 第１３図（Ａ）　（Ｂ）は、第１２図のＡ−Ａ　”及び
Ｂ−Ｂ　’模式的断面図である。 第１４図は、従来の光電変換装置の断面を示す模式的断
面図である。 ＴＦＴ、ＣＬ１〜ＣＬ４８　：負荷コンデンサ。

Claims (6)

【特許請求の範囲】
1. （１）切り換えによって信号の転送を行なう複数のスイ
   ッチ手段と、この複数のスイッチ手段のそれぞれに接続
   された複数のマトリクス配線とが同一基体上に形成され
   た半導体装置において、前記マトリクス配線が、少なく
   とも第１の導電層、第１の絶縁層、第２の導電層、第２
   の絶縁層、半導体層、第３の導電層の順の積層構造で形
   成されていることを特徴とする半導体装置。
2. （２）前記スイッチ手段の主電極層と前記第３の導電層
   とが同一導電層から形成されている請求項１記載の半導
   体装置。
3. （３）前記スイッチ手段が、少なくとも制御電極層、絶
   縁層、半導体層、主電極層の順の積層構造で構成される
   絶縁ゲート型トランジシスタであって、この積層構造の
   各層が前記マトリクス配線の第２の導電層、第２の絶縁
   層、半導体層、第３の導電層の各層と同一層から形成さ
   れている請求項１記載の半導体装置。
4. （４）同一基体上で複数の光電変換素子毎にスイッチ手
   段を接続するとともに、全光電変換素子を複数のブロッ
   クに分割してマトリクス配線を形成し、ブロック毎にス
   イッチ手段を動作させることにより画像信号を出力する
   光電変換装置において、 マトリクス配線が、少なくとも第１の導電層、第１の絶
   縁層、第２の導電層、第２の絶縁層、半導体層、第３の
   導電層からなる積層構造で形成されていることを特徴と
   する光電変換装置。
5. （５）前記スイッチ手段の主電極、前記光電変換素子の
   電極、及び前記第３の導電層が同一導電層から形成され
   ている請求項４記載の光電変換装置。
6. （６）前記スイッチ手段が少なくとも制御電極層、絶縁
   層、半導体層、主電極層の順の積層構造で構成される絶
   縁ゲート型トランジシスタであって、この積層構造の各
   層が前記マトリクス配線の第２の導電層、第２の絶縁層
   、半導体層、第３の導電層の各層と同一層から形成され
   、且つ前記光電変換素子の光導電性半導体層と前記マト
   リクス配線の半導体層とが同一層から形成されている請
   求項４記載の半導体装置。