JPH02219101A - Output processor - Google Patents
Output processorInfo
- Publication number
- JPH02219101A JPH02219101A JP4086889A JP4086889A JPH02219101A JP H02219101 A JPH02219101 A JP H02219101A JP 4086889 A JP4086889 A JP 4086889A JP 4086889 A JP4086889 A JP 4086889A JP H02219101 A JPH02219101 A JP H02219101A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- storage device
- storage
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 230000005856 abnormality Effects 0.000 abstract description 11
- 230000005611 electricity Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、マイクロコンピュータ(以下、マイコンと表
記する)を用いて各種の負荷の制御を行うもので、特に
割込処理の中で出力を行う機器の出力処理装置に関する
ものである。[Detailed Description of the Invention] (Industrial Application Field) The present invention uses a microcomputer (hereinafter referred to as microcomputer) to control various loads, and in particular outputs during interrupt processing. The present invention relates to an output processing device for a device that performs processing.
(従来の技術)
従来、この種の出力処理装置は、第3図に示すように演
算を行って出力データを決定する出力決定装置t21と
、出力データを記憶する記憶装置22と、出力を行う出
力装置23とから成り、出力は割込処理の中で行われる
ように構成されている。第4図はこの出力処理装置を用
いてヒータの制御を行う機器の回路図を示したものでマ
イコン24の出力により電力制御素子25を制御してヒ
ータ26の通電を制御するものである。27は交流電源
28のゼロクロスパルス(以下ZCPと表記する)を発
生させる回路で、マイコン24はこのZCPを外部割込
信号入力により検出し、ZCPに同期して出力を行うの
である。(Prior Art) Conventionally, as shown in FIG. 3, this type of output processing device includes an output determining device t21 that performs calculations to determine output data, a storage device 22 that stores the output data, and a storage device 22 that performs output. The output device 23 is configured such that output is performed during interrupt processing. FIG. 4 shows a circuit diagram of a device that controls a heater using this output processing device, in which a power control element 25 is controlled by the output of a microcomputer 24 to control energization of a heater 26. 27 is a circuit that generates a zero cross pulse (hereinafter referred to as ZCP) of the AC power supply 28. The microcomputer 24 detects this ZCP by inputting an external interrupt signal and outputs it in synchronization with the ZCP.
出力データの持ち方としては、例えば4つの出力を行う
場合は、4つの独立したデータを用いるのではなく、4
ビツトの1個のデータとして取り扱い、4ビツトのそれ
ぞれのビットを個々の出力に割り当て、0のときOFF
、1のときONとしてRAMに記憶する。出力は4ビツ
トのデータをそのまま4ビツト構成の出力ポートの出力
レジスタに書き込むことで4つの出力を同時に行うか、
ビット毎にデータを判定して個々に行うことができる。For example, when outputting four pieces of data, instead of using four independent pieces of data,
Treated as one bit of data, assign each of the 4 bits to an individual output, and turn OFF when it is 0.
, 1, it is stored in the RAM as ON. Output can be done by writing 4-bit data as it is to the output register of the 4-bit configured output port, or outputting 4 at the same time.
This can be done individually by determining the data bit by bit.
(発明が解決しようとする課題)
しかしながら、上記の方法においては、1つの出力デー
タを1ビツトのOllとして記憶するため、ノイズ、静
電気等でビ・ントが反転して、0が1に変化した場合に
は、OFFでなければならないのにも関わらずONする
ことになる。また出力を外部割込処理で行っているが、
マイコンの暴走により出力データの書換えが行えなくな
ったにもかかわらず、外部割込処理だけが、ZCPに同
期して行われると常に同し出力が行われることになり正
常な制御が行われなくなる。したがって、制御対象が、
ヒータであれば加熱による火傷、或は火災の危険性があ
るという問題がある。(Problem to be Solved by the Invention) However, in the above method, since one output data is stored as a 1-bit Oll, the bits may be reversed due to noise, static electricity, etc., and 0 may change to 1. In some cases, it turns on even though it should be off. Also, output is performed using external interrupt processing,
Even though the output data cannot be rewritten due to a runaway of the microcomputer, if only external interrupt processing is performed in synchronization with the ZCP, the same output will always be performed and normal control will not be performed. Therefore, the controlled object is
If it is a heater, there is a problem that there is a risk of burns or fire due to heating.
本発明は上記課題を解決する出力処理装置を提供するも
のである。The present invention provides an output processing device that solves the above problems.
(課題を解決するための手段)
上記課題を解決するために、本発明の出力処理装置は、
演算結果に基づき出力データを決定する出力決定装置と
、出力データを全く同じ内容で記憶する第一、第二の記
憶装置と、第一、第二の記憶装置に記憶されたデータを
比較し、−敗したとき第一の記憶装置のデータを用いて
出力を行うと共に、第一の記憶装置のデータをクリアし
、一致しなければ異常処理を行う出力装置とからなるも
のである。(Means for Solving the Problems) In order to solve the above problems, the output processing device of the present invention includes:
an output determining device that determines output data based on the calculation result; first and second storage devices that store output data with exactly the same content; and comparing the data stored in the first and second storage devices; - It consists of an output device that outputs data using the data in the first storage device when it loses, clears the data in the first storage device, and performs abnormal processing if they do not match.
(作用)
上記構成によって、ノイズ、静電気等で記憶された出力
データが反転した場合の異常処理、或は、マイコンの暴
走により出力データの書換えが行われなくなった場合の
異常処理が可能となる。(Function) With the above configuration, it is possible to handle an abnormality when the stored output data is reversed due to noise, static electricity, etc., or when the output data cannot be rewritten due to runaway of the microcomputer.
(実施例)
以下、本発明の一実施例を添付図面に基づいて説明する
。第1図は本実施例における出力処理装置のブロック図
で、1は出力決定装置、2.3はそれぞれ第一、第二の
記憶装置、4は出力装置である。(Example) Hereinafter, one example of the present invention will be described based on the accompanying drawings. FIG. 1 is a block diagram of the output processing device in this embodiment, in which 1 is an output determining device, 2 and 3 are first and second storage devices, respectively, and 4 is an output device.
第2図は本実施例におけるフローチャートで、出力の手
順を示したものである。まず、演算によって出力データ
の決定S5を行い、次にこの決定された出力データを第
一、第二の記憶装置にそれぞれ記憶S6.S7L、割込
み処理の終了待ちS8を行う、実際の出力は割込処理S
9の中で行われる0割込処理S9ではまず第一、第二の
記憶装置のデータを比較S10して、もしも一致してい
なければ異常と判断して、異常処理S14を行う。FIG. 2 is a flowchart in this embodiment, showing the output procedure. First, output data is determined by calculation S5, and then the determined output data is stored in the first and second storage devices S6. S7L, wait for interrupt processing to end S8; actual output is interrupt processing S
In the 0 interrupt process S9 performed in step 9, the data in the first and second storage devices are first compared S10, and if they do not match, it is determined that there is an abnormality, and an abnormality process S14 is performed.
致していれば出力データは正常であると判断して、第一
の記憶装置のデータを用いて出力Sllを行い、第一の
記憶装置のデータをクリアS12する。ここで言うクリ
アとは、出力OFFのデータを書き込むことを言う0以
上で割込処理9を終了して、再び、出力データ決定処理
S5に復帰S13する。If so, it is determined that the output data is normal, the output Sll is performed using the data in the first storage device, and the data in the first storage device is cleared S12. Clearing here means writing data of output OFF, and when the value is 0 or more, the interrupt processing 9 is ended and the process returns to the output data determination processing S5 again at S13.
したがって、もしもノイズ、静電気等で記憶装置のデー
タが、変化していたらデータの比較を行った場合不一致
と判定されて、異常処理を行うことができる。もちろん
、第一と第二の記憶装置のデータが全く同じように変化
した場合にはデータが異常でも異常処理は行えないが、
現実には非常に希なケースであり、この方法は実際的に
は極めて有効の手段である。また、出力後、第一の記憶
装置のデータをクリアするため、万一、マイコンが暴走
して、出力データ決定の処理が行えなくなった場合には
、第一、第二の記憶装置のデータは異なったデータとな
り異常と判断することができる。もしも、第二の記憶装
置のデータがOFFのデータであれば、第一の記憶装置
のデータと一致することになるが、この場合の出力はO
FFとなるのでマイコンの暴走は検出できないものの動
作としては、安全側に動作させることができる。このよ
うな出力処理装置を第4図に示すヒータ制御に応用すれ
ば、より安全性の高い制御回路を提供できることになる
。Therefore, if the data in the storage device has changed due to noise, static electricity, etc., when the data is compared, it will be determined that there is a mismatch, and abnormality processing can be performed. Of course, if the data in the first and second storage devices change in exactly the same way, no abnormality processing can be performed even if the data is abnormal.
In reality, this is a very rare case, and this method is extremely effective in practice. In addition, since the data in the first storage device is cleared after output, in the unlikely event that the microcomputer goes out of control and cannot perform the process of determining the output data, the data in the first and second storage devices will be cleared. The data will be different and can be determined to be abnormal. If the data in the second storage device is OFF data, it will match the data in the first storage device, but in this case the output will be OFF.
Since it is a FF, runaway of the microcomputer cannot be detected, but the operation can be made on the safe side. If such an output processing device is applied to the heater control shown in FIG. 4, a control circuit with higher safety can be provided.
(発明の効果)
以上のように本発明の出力処理装置によれば、次の効果
が得られる。(Effects of the Invention) As described above, according to the output processing device of the present invention, the following effects can be obtained.
(1)ノイズ、静電気等によるデータ異常を発見して、
異常処理を行うことができる。(1) Discover data abnormalities due to noise, static electricity, etc.
Abnormality processing can be performed.
(2)マイコンの暴走を検出して、異常処理を行うこと
ができる。(2) Runaway of the microcomputer can be detected and abnormality processing can be performed.
(3) ヒータ等の制御回路応用した場合に課題とな
っていた、火傷、火災等の不具合を防ぎ安全性の面にお
いて著しい効果を得ることができる。(3) It is possible to prevent malfunctions such as burns and fires, which have been problems when applied to control circuits for heaters, etc., and to obtain a significant effect in terms of safety.
第1図は本発明の一実施例を示す出力処理装置のブロッ
ク図、第2図は同装置のフローチャート、第3図は従来
の出力処理装置のブロック図、第4図は出力処理装置を
応用したヒータ制御回路の一例を示す回路図である。
1・・・・・・出力決定装置、2・・・・・・第一の記
憶装置、3・・・・・・第二の記憶装置、4・・・・・
・出力装置。Fig. 1 is a block diagram of an output processing device showing an embodiment of the present invention, Fig. 2 is a flowchart of the same device, Fig. 3 is a block diagram of a conventional output processing device, and Fig. 4 is an application of the output processing device. FIG. 2 is a circuit diagram showing an example of a heater control circuit according to the present invention. 1...Output determining device, 2...First storage device, 3...Second storage device, 4...
・Output device.
Claims (2)
装置と、前記出力データを全く同じ内容で記憶する第一
、第二の記憶装置と、前記第一、第二の記憶装置に記憶
されたデータを比較し、一致したとき前記第一の記憶装
置のデータを用いて出力を行うと共に、第一の記憶装置
のデータをクリアし、一致しなければ異常処理を行う出
力装置とからなる出力処理装置。(1) An output determining device that determines output data based on the calculation result, first and second storage devices that store the output data with exactly the same content, and a device that stores the output data in the first and second storage devices. An output process consisting of an output device that compares the data and, when they match, outputs using the data in the first storage device, clears the data in the first storage device, and performs abnormal processing if they do not match. Device.
装置と、前記出力データを記憶する第一の記憶装置と、
前記出力データの反転データを記憶する第二の記憶装置
と、前記第一、第二の記憶装置の内容を比較し、正常で
あれば前記第一の記憶装置のデータを用いて出力を行う
と共に、第一の記憶装置のデータをクリアし、異常であ
れば異常処理を行う出力装置とからなる出力処理装置。(2) an output determining device that determines output data based on calculation results; and a first storage device that stores the output data;
A second storage device that stores inverted data of the output data is compared with the contents of the first and second storage devices, and if normal, output is performed using the data of the first storage device. , an output device that clears data in a first storage device, and performs abnormal processing if it is abnormal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4086889A JPH02219101A (en) | 1989-02-21 | 1989-02-21 | Output processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4086889A JPH02219101A (en) | 1989-02-21 | 1989-02-21 | Output processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02219101A true JPH02219101A (en) | 1990-08-31 |
Family
ID=12592504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4086889A Pending JPH02219101A (en) | 1989-02-21 | 1989-02-21 | Output processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02219101A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014041829A1 (en) * | 2012-09-11 | 2014-03-20 | 三菱電機株式会社 | Safety arithmetic device, safety input device, safety output device, and safety controller |
JP5762642B2 (en) * | 2012-09-11 | 2015-08-12 | 三菱電機株式会社 | Safety arithmetic device, safety input device, safety output device and safety controller |
-
1989
- 1989-02-21 JP JP4086889A patent/JPH02219101A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014041829A1 (en) * | 2012-09-11 | 2014-03-20 | 三菱電機株式会社 | Safety arithmetic device, safety input device, safety output device, and safety controller |
JP5762642B2 (en) * | 2012-09-11 | 2015-08-12 | 三菱電機株式会社 | Safety arithmetic device, safety input device, safety output device and safety controller |
US9417943B2 (en) | 2012-09-11 | 2016-08-16 | Mitsubishi Electric Corporation | Safety computing device, safety input device, safety output device, and safety controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02219101A (en) | Output processor | |
JPS5914005A (en) | Sequence controlling system by microcomputer | |
JPS61223916A (en) | Power source control system | |
JPH02281343A (en) | Cpu operation monitor system | |
JPS63250710A (en) | System controller | |
JPS5981963A (en) | Check system of ram for system control | |
JPS647147A (en) | Data processing device | |
JPH01112404A (en) | Programmable controller | |
JP2841405B2 (en) | Microcomputer control circuit | |
JPS61110205A (en) | Programmable controller | |
JPH04180134A (en) | Pseudo error generating system | |
JPH01310974A (en) | Monitor of printer | |
JPH05151075A (en) | Memory protection device | |
JPS63173154A (en) | System for reading out timer simultaneously in multplex processor system | |
JPH0370014A (en) | Reset control system | |
JPS63205705A (en) | Programmable controller | |
JPH02244372A (en) | Load decentralized type multiprocessor interruption control system | |
JPS59153415A (en) | Programmable protective relay | |
JPH03251021A (en) | Setting of digital protection relay device | |
JPH0351928A (en) | System reset circuit | |
JPS63214999A (en) | Read-only memory device | |
JPH04352260A (en) | Device and method fork information processing | |
JPH02204846A (en) | Information processor | |
JPH03138717A (en) | Input signal protection circuit | |
JPH01114906A (en) | Jump control system for pc |