JPH02118748A - Input output control system - Google Patents

Input output control system

Info

Publication number
JPH02118748A
JPH02118748A JP27203488A JP27203488A JPH02118748A JP H02118748 A JPH02118748 A JP H02118748A JP 27203488 A JP27203488 A JP 27203488A JP 27203488 A JP27203488 A JP 27203488A JP H02118748 A JPH02118748 A JP H02118748A
Authority
JP
Japan
Prior art keywords
cpu
block data
data
output control
input output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27203488A
Other languages
Japanese (ja)
Inventor
Hiroyuki Osanai
小山内 博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27203488A priority Critical patent/JPH02118748A/en
Publication of JPH02118748A publication Critical patent/JPH02118748A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve data processing efficiency by means of CPU by performing input output control corresponding to plural commands by means of one start. CONSTITUTION:A CPU 11 outputting plural pieces of block data including length information showing a data length and the commands at once and an input output controller 14 which stores plural pieces of block data that have been outputted from CPU 11 at once fetches block data from plural block data one by one based on length information included in respective block data and which sequentially performs input output control corresponding to the contents of the commands included in the block data are provided. Consequently, the input output controller 14 can be operated independent of CPU 11 while it performs input output control. Thus, time when CPU 11 has to supervise the input output controller 14 can be reduced and the burden of a processing with respect to the input output control of CPU can be reduced, whereby data processing efficiency by CPU can be improved.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、CPUからのコマンドデータの内容に応じ
た入出力制御を行なう人出力制御方式(従来の技術) 一般に、入出力装置の制御は、CPUの制御の下で入出
力(I 10)コントローラによって行なわれている。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) This invention relates to a human output control method (prior art) that performs input/output control according to the contents of command data from a CPU. Control of the output device is performed by an input/output (I10) controller under the control of the CPU.

すなわち、!10コントローラは、CPUからコマンド
を受取り、そのコマンドの内容に応じた入出力制御を実
行する。この場合、転送すべきデータがある場合は、そ
のコマンド処理に続いてデータ転送を行なう。そして、
このようなコマンド処理が終了すると、I10コントロ
ーラはCPUに対して処理の終了通知を行ない、CPU
から次のコマンドが送られるのを待つ。
In other words! The controller 10 receives commands from the CPU and executes input/output control according to the contents of the commands. In this case, if there is data to be transferred, the data transfer is performed following the command processing. and,
When such command processing is completed, the I10 controller notifies the CPU of the completion of the processing, and the CPU
Waits for the next command to be sent.

CPUでは、I10コントローラにコマンドを渡した後
、I10コントローラからそのコマンド処理の終了通知
が送られて来るのを待つ。そして、終了通知を受取ると
、次のコマンドをI10コントローラに渡すための処理
を行なう。
After passing the command to the I10 controller, the CPU waits for the I10 controller to send a notification that the command processing has ended. When receiving the completion notification, it performs processing to pass the next command to the I10 controller.

このように、従来の入出力制御方式においては、I10
コントローラの起動、およびI10コントローラからの
終了通知に対する処理を各コマンド毎に行なう必要があ
る。このため、CPUがI10コントローラを監視する
時間が長くなるので、CPUによるデータ処理効率が低
下される欠点があった。
In this way, in the conventional input/output control method, I10
It is necessary to start the controller and process the termination notification from the I10 controller for each command. For this reason, the time for the CPU to monitor the I10 controller becomes longer, resulting in a disadvantage that data processing efficiency by the CPU is lowered.

(発明が解決しようとする課題) この発明は前述の事情に鑑みなされたもので、従来では
各コマンド毎にI10コントローラの起動、およびI1
0コントローラからの処理終了通知に対する処理を実行
しなければならなかった点を改善し、1回の起動で複数
のコマンドに応じた人出力制御を実行できるようにして
、CPUによるデータ処理効率を向上できる人出力制御
方式を提供することを目的とする。
(Problems to be Solved by the Invention) This invention was made in view of the above-mentioned circumstances. Conventionally, the I10 controller was activated for each command, and the I1
Improved the issue of having to perform processing in response to processing completion notifications from the 0 controller, and made it possible to perform human output control in response to multiple commands with a single startup, improving data processing efficiency by the CPU. The purpose is to provide a human output control method that is capable of controlling human output.

[発明の構成] (課題を解決するための手段) この発明による人出力制御方式は、データ長を示すレン
グス情報とコマンドとを含むブロックデータを慢数個一
度に出力するCPUと、このCPUから一度に出力され
た複数のブロックデータを記憶し、各ブロックデータに
含まれるレングス情報に基づいてその複数のブロックデ
ータからブロックデータを1個づつ取出してそのブロッ
クとを特徴とする。
[Structure of the Invention] (Means for Solving the Problems) The human output control method according to the present invention includes a CPU that outputs a large number of block data including length information indicating the data length and a command at once, and a A plurality of block data output at one time are stored, and each block is extracted one by one from the plurality of block data based on length information included in each block data, and the block is characterized.

(作用) この入出力制御方式にあ7ては、1度に複数のコマンド
データに応じた入出力制御の処理を実行できる。入出力
制御装置は、入出力制御を実行している期間はCPUか
ら独立して動作できる。
(Function) With this input/output control method, input/output control processing can be executed in accordance with a plurality of command data at once. The input/output control device can operate independently of the CPU while executing input/output control.

このため、CPUが入出力制御装置を監視しなければな
らない時間を減少することができる。したがって、CP
Uの入出力制御に対する処理の負担が軽減され、CPU
によるデータ処理効率を向上させることが可能になる。
Therefore, the time the CPU has to monitor the input/output control device can be reduced. Therefore, C.P.
The processing burden for U input/output control is reduced, and the CPU
This makes it possible to improve data processing efficiency.

(実施例) 以下、図面を参照してこの発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図にこの発明の一実施例に係る入出力制御方式を実
現するためのシステム構成を示す。第1図において、1
1はシステム全体の制御を司るCPUであり、このCP
UIIは内部バス12を介してメインメモリ13および
I10コントローラ14に接続されている。メインメモ
リ12には、cPUの制御動作を実行するための種々の
プログラムやデータが格納されている。I10コントロ
ーラ14は、CPUからの指示に従って入出内装!15
の動作制御すなわち入出力制御を行なう。
FIG. 1 shows a system configuration for realizing an input/output control method according to an embodiment of the present invention. In Figure 1, 1
1 is a CPU that controls the entire system;
The UII is connected to main memory 13 and I10 controller 14 via internal bus 12. The main memory 12 stores various programs and data for executing control operations of the cPU. The I10 controller 14 enters and exits the interior according to instructions from the CPU! 15
Controls the operation of the system, that is, controls input and output.

このシステムにおいて、CPUIIは、レングス情報/
コマンド/データ、あるいはレングス情報/コマンドを
1ブロツクとした複数のブロックデータを一度にI10
コントローラ14に出力する。
In this system, CPU II has length information/
Multiple block data of command/data or length information/command as one block can be sent to I10 at once.
Output to the controller 14.

この場合、レングス情報は各ブロックデータのデータ長
を示している。I10コントローラ14は、CPUII
から1度に出力された複数のブロックデータ(ルコード
分)をレジスタ等にスタックする。そして、その各ブロ
ックデータに含まれるレングス情報に基づいてルコード
分のブロックデータからブロックデータを1個づつ取出
してその取出したブロックデータに含まれるコマンド処
理を実行する。
In this case, the length information indicates the data length of each block data. The I10 controller 14 is a CPU II
A plurality of block data (for code) output at one time are stacked in a register or the like. Then, based on the length information included in each block data, block data is extracted one by one from the block data corresponding to the code, and command processing included in the extracted block data is executed.

第2図には、I10コントローラ14にスタックされた
状態のルコード分のブロックデータのデータフォーマッ
トが示されている。第2図において、レングス0/コマ
ンド0/データOは第1番目のブロックデータを構成す
るものであり、またレングスn/コマンドnは第n番目
のブロックデータを構成している。この図から分るよう
に、ここでは、レングス情報を表わすためのビット数、
およびコマンドを表わすためのビット数は一義的にそれ
ぞれ決定されており、データのためのビット数だけが可
変長になっている。したがって、ブロックデータのデー
タ長は、そのブロックデータに含まれるレングス情報が
ブロックデータ全体のデータ長を示さなくても、レング
ス情報が可変長のデータのビット数だけを示すようにし
ても決定することができる。
FIG. 2 shows the data format of the block data for the code stacked in the I10 controller 14. In FIG. 2, length 0/command 0/data O constitutes the first block data, and length n/command n constitutes the nth block data. As you can see from this figure, here the number of bits to represent length information,
The number of bits for representing the data and the command are uniquely determined, and only the number of bits for data is variable in length. Therefore, the data length of block data can be determined even if the length information included in the block data does not indicate the data length of the entire block data, and even if the length information indicates only the number of bits of variable-length data. Can be done.

次に、第3図および第4図のフローチャートを参照して
このシステムの入出力制御動作を説明する。まず、第3
図に示されているように、CPUIIからルコード分の
ブロックデータが一度に出力され、そのルコード分のブ
ロックデータがI10コントローラ14に記憶される(
ステップAl)。次いで、■10コントローラ14によ
って1個づつブロックデータが取出され、その取出した
ブロックデータに含まれるコマンドの内容にλ 応じた処理が実行される(へキ)。そして、ルコード分
のブロックデータの処理が終了したか否かの判断がなさ
れ(ステップA3)、終了してない場合はステップA2
の処理が繰返し行われる。
Next, the input/output control operation of this system will be explained with reference to the flowcharts of FIGS. 3 and 4. First, the third
As shown in the figure, the block data for the code is output from the CPU II at once, and the block data for the code is stored in the I10 controller 14 (
Step Al). Next, the block data is extracted one by one by the (10) controller 14, and processing according to λ is executed in accordance with the contents of the command contained in the extracted block data (step). Then, it is determined whether or not the processing of the block data for the code has been completed (step A3), and if it has not been completed, step A2
The process is repeated.

このステップA3におけるルコード分のブロックデータ
の処理が終了したか否かの判断は、例えばルコード分の
ブロックデータ全体のデータ長を示すレングス情報をC
PUIIから出力させることによって実行できる。
To determine whether or not the processing of the block data for the code in step A3 has been completed, for example, length information indicating the entire data length of the block data for the code is
This can be executed by outputting from PUII.

ステップA2におけるブロックデータの取出しおよびコ
マンド処理の動作は、例えば第4図に示すようなステッ
プ81〜BBの処理工程を含んでいる。すなわち、まず
ステップBlにおいてブロックデータに含まれているレ
ングス情報がチエツクされ、そのブロックデータがコマ
ンド以外のデータを含んでいるか否かが判断される(ス
テップB2)。コマンド以外のデータを含んでない場合
はステップB3でコマンド処理がなされた後、第3図の
ステップ八3の処理が行われる。また、コマンド以外の
データを含んでいる場合はステップ84〜B6の処理が
行われる。すなわち、まず、ステップB4でコマンド処
理がなされ、次いでステップB5でデータの転送処理が
行なわれる。そして、ステップB6において1ブロツク
デ一タ分のデータ転送が終了したか否かが判断され、終
了してない場合はステップB5のデータ転送処理が繰返
し行われ、終了した場合は第3図のステップA3の処理
が行われる。
The block data retrieval and command processing operations in step A2 include, for example, steps 81 to BB as shown in FIG. That is, first, length information included in the block data is checked in step B1, and it is determined whether the block data includes data other than commands (step B2). If the data does not contain data other than commands, the command is processed in step B3, and then the process in step 83 of FIG. 3 is performed. Furthermore, if the data includes data other than commands, the processes of steps 84 to B6 are performed. That is, first, command processing is performed in step B4, and then data transfer processing is performed in step B5. Then, in step B6, it is determined whether or not the data transfer for one block has been completed. If not, the data transfer process in step B5 is repeated, and if it has been completed, it is determined in step A3 in FIG. processing is performed.

このような一連の処理によりルコード分のブロックデー
タに対応する人出力制御の処理が終了すると、I10コ
ントローラ14はCPUIIに対して処理の終了通知を
行なう。したがって、このシステムにおいては、I10
コントローラ14の起動、およびそのI10コントロー
ラからの処理の終了通知に対する処理は、各コマンド毎
ではなく、レコード単位で行なうだけで済む。このため
、CP U Itの入出力制御に対する処理の負担を軽
減することが可能になり、CPUによるデータ処理の効
率を向上させることが可能になる。
When the human output control process corresponding to the block data corresponding to the code is completed through this series of processes, the I10 controller 14 notifies the CPU II of the completion of the process. Therefore, in this system, I10
The activation of the controller 14 and the processing in response to the notification of completion of processing from the I10 controller need only be performed on a record-by-record basis, rather than on a per-command basis. Therefore, it is possible to reduce the processing load on the CPU It for input/output control, and it is possible to improve the efficiency of data processing by the CPU.

[発明の効果] 以上のように、この発明によれば1回の起動で複数のコ
マンドに応じた入出力制御が実行できるようになり、C
PUによる入出力制御に対する処理の負担を軽減できる
。したがって、その分CPUのデータ処理効率を高める
ことが可能になる。
[Effects of the Invention] As described above, according to the present invention, input/output control according to multiple commands can be executed with one startup, and C
The processing load for input/output control by the PU can be reduced. Therefore, it becomes possible to increase the data processing efficiency of the CPU accordingly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る人出力制御方式を実
現するためのシステム構成を示すブロック図、第2図は
第1図に示したシステムで使用されるブロックデータの
データフォーマットを説明するための図、第3図および
第4図はそれぞれ第1図に示したシステムの入出力制御
動作を説明するフローチャートである。 11・・・CPU、12・・・内部バス、13・・・メ
インメモリ、14・・・I10コントローラ、15・・
・入出力装置。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図
Fig. 1 is a block diagram showing a system configuration for realizing a human output control method according to an embodiment of the present invention, and Fig. 2 explains the data format of block data used in the system shown in Fig. 1. FIGS. 3 and 4 are flowcharts for explaining input/output control operations of the system shown in FIG. 1, respectively. 11...CPU, 12...Internal bus, 13...Main memory, 14...I10 controller, 15...
・I/O device. Applicant's agent Patent attorney Takehiko Suzue

Claims (1)

【特許請求の範囲】[Claims] データ長を示すレングス情報とコマンドとを含むブロッ
クデータを複数個一度に出力するCPUと、このCPU
から一度に出力された複数のブロックデータを記憶し、
各ブロックデータに含まれるレングス情報に基づいてそ
の複数のブロックデータからブロックデータを1個づつ
取出してそのブロックデータに含まれるコマンドの内容
に応じた入出力制御を順次実行する入出力制御装置とを
具備することを特徴とする入出力制御方式。
A CPU that outputs multiple pieces of block data including length information indicating data length and commands at once;
Stores multiple block data output at once from
an input/output control device that extracts block data one by one from the plurality of block data based on length information included in each block data and sequentially executes input/output control according to the contents of commands included in the block data; An input/output control method characterized by comprising:
JP27203488A 1988-10-28 1988-10-28 Input output control system Pending JPH02118748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27203488A JPH02118748A (en) 1988-10-28 1988-10-28 Input output control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27203488A JPH02118748A (en) 1988-10-28 1988-10-28 Input output control system

Publications (1)

Publication Number Publication Date
JPH02118748A true JPH02118748A (en) 1990-05-07

Family

ID=17508204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27203488A Pending JPH02118748A (en) 1988-10-28 1988-10-28 Input output control system

Country Status (1)

Country Link
JP (1) JPH02118748A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05128043A (en) * 1991-11-08 1993-05-25 Sanyo Electric Co Ltd Data transfer control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05128043A (en) * 1991-11-08 1993-05-25 Sanyo Electric Co Ltd Data transfer control system

Similar Documents

Publication Publication Date Title
JPH02118748A (en) Input output control system
JPH01246602A (en) Special function unit for programmable controller
JPH05189232A (en) Automated apparatus and operating method thereof
JPS617903A (en) Sequence control device
JPH0638210B2 (en) Sequence controller input / output control system
JPH01297728A (en) Microprogram start address generating system
JPH082727Y2 (en) Programmable sequencer
JP2773672B2 (en) Input check method
JPH0751610Y2 (en) Programmable controller with override function
JPH06100949B2 (en) Power-on control method for computer system
JPS63153635A (en) Specification system for data transfer speed
JPS6177948A (en) Data processor
JPH0328905A (en) Input/output transfer method for programmable controller
JPS63138427A (en) Processing system for scheduling instruction to array
JPH02144749A (en) Data processor
JPH0564372B2 (en)
JPS62241054A (en) Initial starting system for data processor
JPH0247749A (en) Control program loading system
JPS62184529A (en) Data compressing and stretching device
JPS62271139A (en) Terminal equipment
JPH06131173A (en) Microprogram control system
JPH01173132A (en) Microprogram controller
JPS63268026A (en) Display device
JPH03232030A (en) Computer
JPH01109405A (en) Programmable controller