JPH0221642A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH0221642A JPH0221642A JP63170614A JP17061488A JPH0221642A JP H0221642 A JPH0221642 A JP H0221642A JP 63170614 A JP63170614 A JP 63170614A JP 17061488 A JP17061488 A JP 17061488A JP H0221642 A JPH0221642 A JP H0221642A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal base
- fixing
- power semiconductor
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000005855 radiation Effects 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力用半導体装置に係シ、特に放熱特性が向上
し、かつ実装面積を小さくしたトランジスタ素子に関す
る。
し、かつ実装面積を小さくしたトランジスタ素子に関す
る。
〔従来の技術」
従来、この種の電力用デバイスでは、発熱源と同電位の
端子を取付に用いる構造が、−数的であり、一つの電極
に対して、2個の取付端子を有している。
端子を取付に用いる構造が、−数的であり、一つの電極
に対して、2個の取付端子を有している。
〔発明が解決しようとする課題」
前述した従来のデバイスでは、電極端子をそのまま取付
端子と共用し℃放熱性を尚めるために、取付部の電位に
対して、絶縁が必要となり、そのための幅、面積を短絡
しないだけ用意しなければならなかった。このため、複
数個の電力用半纏体を取付ける際に、電極端子以外の取
付端子を多数必要とするため、尚密度に実装する場合に
、不利となる。
端子と共用し℃放熱性を尚めるために、取付部の電位に
対して、絶縁が必要となり、そのための幅、面積を短絡
しないだけ用意しなければならなかった。このため、複
数個の電力用半纏体を取付ける際に、電極端子以外の取
付端子を多数必要とするため、尚密度に実装する場合に
、不利となる。
本発明の目的は、前記欠点が解大され、取1寸が容易で
絶縁する必要がなく、放熱性を良好にした電力用半導体
装置を提供することにある。
絶縁する必要がなく、放熱性を良好にした電力用半導体
装置を提供することにある。
本発明の電力用半導体装置の構成は、金稿ベース上にP
a基板な介し℃半導体チップを固定し、前記半導体チッ
プのパッドと電気的釦接続された電極端子が前記金属ベ
ース上に絶縁層を介して固定され、前記電極端子には取
付穴が貫通していることを特徴とする。
a基板な介し℃半導体チップを固定し、前記半導体チッ
プのパッドと電気的釦接続された電極端子が前記金属ベ
ース上に絶縁層を介して固定され、前記電極端子には取
付穴が貫通していることを特徴とする。
〔央IM例J
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の電力用半導体装置の平面図
、第2図は第1図のA−A’線に滑って9j断じて見た
断面図である。これら図において、本実施例の電力用半
導体装置は、電力用半導体チップ5と、このチップ5の
放熱板を兼ねた金鵡ベース1と、さらに放熱性を向上さ
せるために他の放熱器にとりつけろための絶縁処理され
た貫通孔をもつネジ穴2又はバカ穴と、ネジによる取付
堪子と共用出来るに極端子3.7と、半導体チップ5か
ら電極端子3.7までを接続するためのワイヤ4と、半
導体テップ5を保護するためのキャップ6と、電力用半
導体チップ5の発熱部11L物端子8と、放熱性が良く
しかも電気的には金属ベース1と絶縁された基板9と、
基板9と電極端子8とを接続するためのジャンパ10と
、金属ベース1と電極溝子3,7.8との間の絶縁層1
1とを含み、構成される。
、第2図は第1図のA−A’線に滑って9j断じて見た
断面図である。これら図において、本実施例の電力用半
導体装置は、電力用半導体チップ5と、このチップ5の
放熱板を兼ねた金鵡ベース1と、さらに放熱性を向上さ
せるために他の放熱器にとりつけろための絶縁処理され
た貫通孔をもつネジ穴2又はバカ穴と、ネジによる取付
堪子と共用出来るに極端子3.7と、半導体チップ5か
ら電極端子3.7までを接続するためのワイヤ4と、半
導体テップ5を保護するためのキャップ6と、電力用半
導体チップ5の発熱部11L物端子8と、放熱性が良く
しかも電気的には金属ベース1と絶縁された基板9と、
基板9と電極端子8とを接続するためのジャンパ10と
、金属ベース1と電極溝子3,7.8との間の絶縁層1
1とを含み、構成される。
半導体チップ5として、電力用のトランジスタfFET
、−+ll−イリスタ等を使用することにょシ、電力素
子のアレイについて、電極端子3,7.8を取付端子と
して任意に使用出来る構造となる。
、−+ll−イリスタ等を使用することにょシ、電力素
子のアレイについて、電極端子3,7.8を取付端子と
して任意に使用出来る構造となる。
%に、半導体チップ5がトランジスタの場合、コレクタ
、ベース、エミ、りの各電極を電極端子8゜3.7とす
ることができ、これらはいずれもネジ穴2の甲にビスを
入れて、取付端子にすることもでき、また電気的に絶縁
したい場合1丁、ビスに絶縁性の′ノッ7ヤーを介して
このビスをネジ′に2の中に入れ、他の放熱板やグリン
ト配線基板に固定すればよい。尚、放熱効果は、金属ベ
ース10表面に、さらに放熱板を取り付けることにょシ
、さらに高まる。
、ベース、エミ、りの各電極を電極端子8゜3.7とす
ることができ、これらはいずれもネジ穴2の甲にビスを
入れて、取付端子にすることもでき、また電気的に絶縁
したい場合1丁、ビスに絶縁性の′ノッ7ヤーを介して
このビスをネジ′に2の中に入れ、他の放熱板やグリン
ト配線基板に固定すればよい。尚、放熱効果は、金属ベ
ース10表面に、さらに放熱板を取り付けることにょシ
、さらに高まる。
また、第1図に不すよ5に、半導体チップ5は、単数で
もよいが、複数で配列される場合は、ネジ穴2は取lt
端子としてはすべて使用する必要がなく、固定に必要な
穴だけビスを入れて固定すればよい。この場合は、特に
実装面積も小さくなる。
もよいが、複数で配列される場合は、ネジ穴2は取lt
端子としてはすべて使用する必要がなく、固定に必要な
穴だけビスを入れて固定すればよい。この場合は、特に
実装面積も小さくなる。
以上説明したように、本発明は、放熱を行うための取付
端子を別に設ける必要がなく、[4c&端子のネジ穴を
オリ用することにより、素子を小型にすることが出来る
幼果がある。このことは、電力素子を並列に構成するル
イ檎造に於て’PI有利である。また、本発明は、絶縁
をした上で、取り付ける必要がないため、小型九できる
効果がある。
端子を別に設ける必要がなく、[4c&端子のネジ穴を
オリ用することにより、素子を小型にすることが出来る
幼果がある。このことは、電力素子を並列に構成するル
イ檎造に於て’PI有利である。また、本発明は、絶縁
をした上で、取り付ける必要がないため、小型九できる
効果がある。
第1図は本発明の一実施例の電力用半導体装置の平面図
、第2図は第1図のA−A’線に沿って切断して見た断
面図である。 1・・・・・・金属ベース、2・・・・・・取付ネジ穴
、3.7・・・・・・電極溝子、4・・・・・・接続ワ
イヤ、5・旧・・半導体チップ、6・・・・・・キャッ
プ、8・・団・発熱都電極端子、9・・・・・・絶縁基
板、10・・・・・・接続ジャンパ、11・・・・・・
絶縁層。 井 ; 呵 茅 2 図
、第2図は第1図のA−A’線に沿って切断して見た断
面図である。 1・・・・・・金属ベース、2・・・・・・取付ネジ穴
、3.7・・・・・・電極溝子、4・・・・・・接続ワ
イヤ、5・旧・・半導体チップ、6・・・・・・キャッ
プ、8・・団・発熱都電極端子、9・・・・・・絶縁基
板、10・・・・・・接続ジャンパ、11・・・・・・
絶縁層。 井 ; 呵 茅 2 図
Claims (1)
- 金属ベース上に絶縁基板を介して半導体チップを固定し
、前記半導体チップのパッドと電気的に接続された電極
端子が前記金属ベース上に絶縁層を介して固定され、前
記電極端子には取付穴が貫通していることを特徴とする
電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63170614A JPH0221642A (ja) | 1988-07-08 | 1988-07-08 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63170614A JPH0221642A (ja) | 1988-07-08 | 1988-07-08 | 電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0221642A true JPH0221642A (ja) | 1990-01-24 |
Family
ID=15908128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63170614A Pending JPH0221642A (ja) | 1988-07-08 | 1988-07-08 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0221642A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999052148A1 (en) * | 1998-04-03 | 1999-10-14 | Ericsson Inc. | Capacitive mounting arrangement for securing an integrated circuit package to a heat sink |
EP0965701A1 (en) | 1998-06-19 | 1999-12-22 | Dow Deutschland Inc. | Sound insulating panel |
GB2526171A (en) * | 2014-03-28 | 2015-11-18 | Deere & Co | Electronic assembly for an inverter |
US9504191B2 (en) | 2014-03-28 | 2016-11-22 | Deere & Company | Electronic assembly for an inverter |
-
1988
- 1988-07-08 JP JP63170614A patent/JPH0221642A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999052148A1 (en) * | 1998-04-03 | 1999-10-14 | Ericsson Inc. | Capacitive mounting arrangement for securing an integrated circuit package to a heat sink |
US6160710A (en) * | 1998-04-03 | 2000-12-12 | Ericsson Inc. | Capacitive mounting arrangement for securing an integrated circuit package to a heat sink |
EP0965701A1 (en) | 1998-06-19 | 1999-12-22 | Dow Deutschland Inc. | Sound insulating panel |
GB2526171A (en) * | 2014-03-28 | 2015-11-18 | Deere & Co | Electronic assembly for an inverter |
US9504191B2 (en) | 2014-03-28 | 2016-11-22 | Deere & Company | Electronic assembly for an inverter |
GB2526171B (en) * | 2014-03-28 | 2018-11-28 | Deere & Co | Electronic assembly for an inverter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4417266A (en) | Power and ground plane structure for chip carrier | |
US4167031A (en) | Heat dissipating assembly for semiconductor devices | |
JP3160496B2 (ja) | ダイヤモンド放熱子を備えた集積回路パッケージ | |
JP2922462B2 (ja) | 半導体デバイス | |
US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
JPH064595Y2 (ja) | ハイブリッドic | |
US3396361A (en) | Combined mounting support, heat sink, and electrical terminal connection assembly | |
JP2002198477A (ja) | 半導体装置 | |
JP2001502845A (ja) | 二重接地を有するrfパワー・パッケージ | |
JPH0221642A (ja) | 電力用半導体装置 | |
DE59607546D1 (de) | Polymeres höcker-matrix-gehäuse | |
JP2662738B2 (ja) | セラミックス放熱フィン付半導体装置 | |
US5561324A (en) | Semiconductor chip mounting sector | |
CN219811493U (zh) | 功率器件封装结构 | |
JPS63261738A (ja) | 集積回路担持用電気的構成要素 | |
EP0181975B1 (en) | Semiconductor device comprising a support body | |
JPH11340455A (ja) | 絶縁ゲート形電界効果トランジスタ素子 | |
JPS58107649A (ja) | 半導体集積回路装置 | |
JP2540974Y2 (ja) | 電子部品取付構造 | |
JPH039335Y2 (ja) | ||
JPH0636592Y2 (ja) | 混成集積回路装置 | |
JPS62265744A (ja) | 半導体装置 | |
JPS5858785A (ja) | 半導体レ−ザ−装置 | |
JPS5866640U (ja) | 半導体装置 | |
JPS6023976Y2 (ja) | 混成集積回路装置 |