JPH02215141A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02215141A JPH02215141A JP1035000A JP3500089A JPH02215141A JP H02215141 A JPH02215141 A JP H02215141A JP 1035000 A JP1035000 A JP 1035000A JP 3500089 A JP3500089 A JP 3500089A JP H02215141 A JPH02215141 A JP H02215141A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- pad
- semiconductor chip
- positions
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 229920003002 synthetic resin Polymers 0.000 claims 1
- 239000000057 synthetic resin Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関し、さらに詳しくは
パッド又はリードとワイヤとの位置ズレが生じない半導
体装置の製造方法に関する。
パッド又はリードとワイヤとの位置ズレが生じない半導
体装置の製造方法に関する。
［従来の技術］
半導体装置の製造に際しては、リードフレームのダイパ
ッドに接着剤等により半導体チップを取り付けて、半導
体チップのパッドとリードフレームのリードとをワイヤ
で接続する、いわゆるワイヤボンディング工程がある。
ッドに接着剤等により半導体チップを取り付けて、半導
体チップのパッドとリードフレームのリードとをワイヤ
で接続する、いわゆるワイヤボンディング工程がある。
第６図はワイヤボンディングを行なう従来のワイヤボン
ダの構成図、第７図はその概略図である。
ダの構成図、第７図はその概略図である。
第６図及び第７図において、１は基準座標プログラムを
記憶している基準座標記憶回路、２はボンディングを施
す半導体チップ３を撮影するテレビカメラ、４はテレビ
カメラ２が出力する画像情報に基づいて、半導体チップ
３の座標等を算出する画像処理回路、４ａは画像処理回
路４の算出結果を記憶するメモリ、５は画像処理回路２
の処理結果に応じて、基準座標を補正する補正回路、６
は補正した座標に従って、Ｘ軸テーブル７を駆動するＸ
軸モータ、８は補正した座標に従って、Ｘ軸テーブル７
に載置されているＹ軸テーブル９を駆動するＹ軸モータ
、１０は基準座標に従って、キャピラリー１１をＺ軸方
向に動かすＺ軸モータ、１２はＸ軸モータ６、Ｙ軸モー
タ８及び２軸モーター０を制御するモータ制御回路、１
４はテレビカメラ２とキャピラリー１１との位置の違い
により生じるオフセットを補正するオフセット設定回路
、１５は半導体チップ３が取り付けられているリードフ
レーム１６を搬送するレールである。
記憶している基準座標記憶回路、２はボンディングを施
す半導体チップ３を撮影するテレビカメラ、４はテレビ
カメラ２が出力する画像情報に基づいて、半導体チップ
３の座標等を算出する画像処理回路、４ａは画像処理回
路４の算出結果を記憶するメモリ、５は画像処理回路２
の処理結果に応じて、基準座標を補正する補正回路、６
は補正した座標に従って、Ｘ軸テーブル７を駆動するＸ
軸モータ、８は補正した座標に従って、Ｘ軸テーブル７
に載置されているＹ軸テーブル９を駆動するＹ軸モータ
、１０は基準座標に従って、キャピラリー１１をＺ軸方
向に動かすＺ軸モータ、１２はＸ軸モータ６、Ｙ軸モー
タ８及び２軸モーター０を制御するモータ制御回路、１
４はテレビカメラ２とキャピラリー１１との位置の違い
により生じるオフセットを補正するオフセット設定回路
、１５は半導体チップ３が取り付けられているリードフ
レーム１６を搬送するレールである。
次に、従来のワイヤボンダの動作について、第８図のフ
ローチャートを参照して説明する。
ローチャートを参照して説明する。
（１）ステップ５Ｌ−９２
画像処理回路４はテレビカメラ２が撮影したサンプルと
しての半導体チップ３の画像情報から、第９図に示すよ
うにキャピラリー１１によるボンディング位置、即ち半
導体チップ３のパッドＰｌ、Ｐ２、・・・、Ｐ 、リー
ドＬ １Ｌ２、・・・、Ｌ のｎ
ｌ ｎ位置及び配線関
係、即ちパッドＰ とリードＬ１、パッドＰ とリード
し 、・・・、パッドＰ とり−２２ｎ ドＬ とをそれぞれ接続することをメモリ４ａに記憶さ
せる（ステップＳＬ）。
しての半導体チップ３の画像情報から、第９図に示すよ
うにキャピラリー１１によるボンディング位置、即ち半
導体チップ３のパッドＰｌ、Ｐ２、・・・、Ｐ 、リー
ドＬ １Ｌ２、・・・、Ｌ のｎ
ｌ ｎ位置及び配線関
係、即ちパッドＰ とリードＬ１、パッドＰ とリード
し 、・・・、パッドＰ とり−２２ｎ ドＬ とをそれぞれ接続することをメモリ４ａに記憶さ
せる（ステップＳＬ）。
又、画像処理回路は半導体チップ３のコーナー部Ａ％Ｂ
の位置を記憶させる（ステップＳ２）。
の位置を記憶させる（ステップＳ２）。
なお、パッドＰ −Ｐ の位置、リードＬ、〜Ｉ
ｎ Ｌ の位置及び配線関係は予め基準座標記憶回路１に記
憶されている基準座標に基づくものである。
ｎ Ｌ の位置及び配線関係は予め基準座標記憶回路１に記
憶されている基準座標に基づくものである。
又、パッドＰ −Ｐ の位置、リードＬｌ 〜ｉ
ｎ Ｌ の位置及びコーナ部Ａ、Ｂの位置は座標値として記
憶される。
ｎ Ｌ の位置及びコーナ部Ａ、Ｂの位置は座標値として記
憶される。
（２）ステップ８３〜Ｓ４
オフセット設定回路１４はオフセット入力があるときは
（ステップＳ３）、これを補正回路５に出力する（ステ
ップ８４）。
（ステップＳ３）、これを補正回路５に出力する（ステ
ップ８４）。
オフセットとは半導体チップ３を撮影するテレビカメラ
２とキャピラリー１１との距Ｊｕｌ ｘ ＊ ｙであ
る。
２とキャピラリー１１との距Ｊｕｌ ｘ ＊ ｙであ
る。
テレビカメラ２とキャピラリー１１との位置はずれてい
るので、画像処理回路４がテレビカメラ２の出力する画
像情報から算出した半導体チップ３の位置によってボン
ディングをすると、位置ずれが生じる。
るので、画像処理回路４がテレビカメラ２の出力する画
像情報から算出した半導体チップ３の位置によってボン
ディングをすると、位置ずれが生じる。
そこで、テレビカメラ２がキャピラリー１１のある位置
にあるように修正する。
にあるように修正する。
オフセットは作業者がボンディングしたときのパッドと
ボール又はリードとボールの位置ずれを見て設定する。
ボール又はリードとボールの位置ずれを見て設定する。
（３）ステップ８５〜Ｓ６
テレビカメラ２が実際にボンディングする半導体チップ
３を撮影して、画像処理回路４が半導体チップ３のコー
ナ一部ＡＳＢの位置を算出すると（ステップＳ５）、補
正回路５は実際にボンディングする半導体チップ３のず
れを算出し、半導体チップ３の位置の補正量を算出し、
各基準座標に対しボンディング位置を補正する（ステッ
プ８Ｂ）。
３を撮影して、画像処理回路４が半導体チップ３のコー
ナ一部ＡＳＢの位置を算出すると（ステップＳ５）、補
正回路５は実際にボンディングする半導体チップ３のず
れを算出し、半導体チップ３の位置の補正量を算出し、
各基準座標に対しボンディング位置を補正する（ステッ
プ８Ｂ）。
これは半導体チップ３をリードフレーム１６に取り付け
る段階において、半導体チップ３の取付位置にばらつき
が生じているためである。
る段階において、半導体チップ３の取付位置にばらつき
が生じているためである。
なお、算出するずれは、Ｘ軸方向のずれΔＸ１Ｙ軸方向
のずれΔＹ及びｚ軸回りのずれΔθである。
のずれΔＹ及びｚ軸回りのずれΔθである。
又、補正回路５は実際にボンディングする半導体チップ
３の位置の補正量を算出するときに、オフセットが設定
されていると、このオフセットを加味して補正量を算出
する。
３の位置の補正量を算出するときに、オフセットが設定
されていると、このオフセットを加味して補正量を算出
する。
（４）ステップ８７〜Ｓ８
モータ制御回路１２は補正回路５によって補正されたボ
ンディング位置に基づいて、Ｘ軸モータ６、Ｙ軸モータ
８、Ｚ軸モータ１０を駆動制御する（ステップ８７）。
ンディング位置に基づいて、Ｘ軸モータ６、Ｙ軸モータ
８、Ｚ軸モータ１０を駆動制御する（ステップ８７）。
モータ制御回路１２のモータ制御に対応してキャピラリ
ー１１は半導体チップ３上のパッドからリード間をボン
ディングする（ステップＳ８）。
ー１１は半導体チップ３上のパッドからリード間をボン
ディングする（ステップＳ８）。
以下、一つの半導体チップ３のボンディングが終了する
度毎に、ステップ８５〜Ｓ８が繰り返し実行される。
度毎に、ステップ８５〜Ｓ８が繰り返し実行される。
なお、リード側において、ステップＳ２におけるＡ、Ｂ
に相当するリード位置の記憶及びステップＳ５、Ｓ６に
おけるリード側の位置補正量の算出と各ボンディング位
置を補正する場合がある。
に相当するリード位置の記憶及びステップＳ５、Ｓ６に
おけるリード側の位置補正量の算出と各ボンディング位
置を補正する場合がある。
［発明が解決しようとする課題］
ところで、半導体チップ上のパッド及びリードに対する
ボンディングの位置ずれが生じると、ボンディング結合
力が低下し、周辺部品とのショートが生じる。位置ずれ
が大きいと、パッド（リード）周辺における微細設計が
できないことになる。
ボンディングの位置ずれが生じると、ボンディング結合
力が低下し、周辺部品とのショートが生じる。位置ずれ
が大きいと、パッド（リード）周辺における微細設計が
できないことになる。
しかし、オフセットの設定（ステップＳ４参照）は作業
者が実際のずれ量を見て行なっているので、精度良くオ
フセットを設定しても作業者毎の個人差が生じてしまう
。
者が実際のずれ量を見て行なっているので、精度良くオ
フセットを設定しても作業者毎の個人差が生じてしまう
。
一方、ボンディング作業の進行に伴ない、Ｘ軸テーブル
７、Ｙ軸テーブル９及びキャピラリー１１を支持するア
ーム等、機械部分の温度変化により位置がずれる。この
ため、オフセットの設定を頻繁に行なうことになるが、
作業者がオフセットを設定しているので位置精度に限界
がある。例えば、従来は作業者がオフセットを設定する
と、±２０−の誤差が生じていた。１２０．の大きさの
パッドにボンディングしたときのボールの大きさは９０
〜１００−であるので、±２０−はぎりぎりの誤差であ
る。
７、Ｙ軸テーブル９及びキャピラリー１１を支持するア
ーム等、機械部分の温度変化により位置がずれる。この
ため、オフセットの設定を頻繁に行なうことになるが、
作業者がオフセットを設定しているので位置精度に限界
がある。例えば、従来は作業者がオフセットを設定する
と、±２０−の誤差が生じていた。１２０．の大きさの
パッドにボンディングしたときのボールの大きさは９０
〜１００−であるので、±２０−はぎりぎりの誤差であ
る。
しかし、最近は半導体チップ３の多機能化及び小形化に
対応するために、多ピン化が要求されているので、±２
０−の誤差ではこれに対応できないという問題点があっ
た。
対応するために、多ピン化が要求されているので、±２
０−の誤差ではこれに対応できないという問題点があっ
た。
又、頻繁なオフセットの設定は作業効率を低下させると
いう問題点があった。
いう問題点があった。
本発明は上記問題点を解決するためになされたもので、
ボンディングの位置精度が高い半導体装置の製造方法を
提供することを目的とする。
ボンディングの位置精度が高い半導体装置の製造方法を
提供することを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置の製造方法は、画像情報に基づ
いて、ボンディングすべきパッドとリードの少なくとも
一方の位置を記憶しておき、位置を記憶したパッドとリ
ードに対してボンディングし、ボンディングしたボンデ
ィング位置を記憶し、記憶したボンディング位置に基づ
いて、パッドとリードとに対するボンディング位置のず
れ量を算出し、算出したずれ量に基づいて、以降のボン
ディング位置を補正する半導体装置の製造方法を提供す
ることを目的とする。
いて、ボンディングすべきパッドとリードの少なくとも
一方の位置を記憶しておき、位置を記憶したパッドとリ
ードに対してボンディングし、ボンディングしたボンデ
ィング位置を記憶し、記憶したボンディング位置に基づ
いて、パッドとリードとに対するボンディング位置のず
れ量を算出し、算出したずれ量に基づいて、以降のボン
ディング位置を補正する半導体装置の製造方法を提供す
ることを目的とする。
この場合、パッドとリードとの位置とボンディングの位
置とに基づく半導体チップの位置の補正は、１ボンディ
ング毎、一つの半導体チップ毎、又は複数の半導体チッ
プ毎に行なう。
置とに基づく半導体チップの位置の補正は、１ボンディ
ング毎、一つの半導体チップ毎、又は複数の半導体チッ
プ毎に行なう。
［実施例］
以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
明する。
第１図は本発明に係る半導体装置の製造方法を実現する
ためのワイヤボンダの構成図である。なお、第１図にお
いて第６図と同様の機能を果たす部分については同一の
符号を付し、その説明は省略する。又、第１図において
画像処理回路１５は半導体チップ３のパッドとリードと
の位置及びボンディング後の単ボンディング位置を算出
するものである。なお、画像処理回路１５を画像処理回
路４とは便宜士別に示したが、一つにしてもよい。
ためのワイヤボンダの構成図である。なお、第１図にお
いて第６図と同様の機能を果たす部分については同一の
符号を付し、その説明は省略する。又、第１図において
画像処理回路１５は半導体チップ３のパッドとリードと
の位置及びボンディング後の単ボンディング位置を算出
するものである。なお、画像処理回路１５を画像処理回
路４とは便宜士別に示したが、一つにしてもよい。
次に、第１図に示したワイヤボンダの動作について、第
２図、第３図及び第４図のフローチャートを参照して説
明する。なお、第２図、第３図及び第４図は１ボンディ
ング毎、−半導体チツブ毎及びｎ半導体チップ毎にオフ
セットの設定を行なうときのフローチャートである。
２図、第３図及び第４図のフローチャートを参照して説
明する。なお、第２図、第３図及び第４図は１ボンディ
ング毎、−半導体チツブ毎及びｎ半導体チップ毎にオフ
セットの設定を行なうときのフローチャートである。
なお、本件の説明を容易に理解するためにバッド側のボ
ンディングについて説明し、リード側については省略す
る。
ンディングについて説明し、リード側については省略す
る。
まず、１ボンディング毎にオフセットの設定を行なうと
きについて説明する。
きについて説明する。
（１）ステップ９１−３２
画像処理回路４はテレビカメラ２が撮影したサンプルと
しての半導体チップ３の画像情報から、キャピラリー１
１によりボンディングする位置、即ち半導体チップ３の
バッドＰ１の位置、リードの位置及び配線関係をメモリ
４ａに記憶させるとともに（ステップＳｌ） 、画像処
理回路４は半導体チップ３のコーナ一部ＡＳＢの位置を
記憶させる（ステップＳ２）。
しての半導体チップ３の画像情報から、キャピラリー１
１によりボンディングする位置、即ち半導体チップ３の
バッドＰ１の位置、リードの位置及び配線関係をメモリ
４ａに記憶させるとともに（ステップＳｌ） 、画像処
理回路４は半導体チップ３のコーナ一部ＡＳＢの位置を
記憶させる（ステップＳ２）。
（２）ステップＳ５〜Ｓ８
画像処理回路４が実際にボンディングする半導体チップ
３のコーナ一部Ａ、Ｂの位置を算出すると（ステップＳ
５）、補正回路５は半導体チップ３の位置の補正量を算
出して、ボンディング位置を補正する（ステップ８Ｂ）
。
３のコーナ一部Ａ、Ｂの位置を算出すると（ステップＳ
５）、補正回路５は半導体チップ３の位置の補正量を算
出して、ボンディング位置を補正する（ステップ８Ｂ）
。
（２）ステ′ツブＳ２１−８２２
画像処理回路１５は第５図（ａ）に示すようにテレビカ
メラ２が撮影した半導体チップ３の画像情報に基づいて
、パッドＰｘの位置を算出し、メモリー５ａに記憶させ
る（ステップＳ２１ ）。バッドＰｘの位置は、例えば
バッドＰＸの中心の位置を記憶する。
メラ２が撮影した半導体チップ３の画像情報に基づいて
、パッドＰｘの位置を算出し、メモリー５ａに記憶させ
る（ステップＳ２１ ）。バッドＰｘの位置は、例えば
バッドＰＸの中心の位置を記憶する。
なお、バッドＰｘの中心の位置は周知の方法により算出
できる。
できる。
モータ制御回路１２は補正回路５により補正されたボン
ディング位置に基づいて、半導体チップ３のバッドＰ
に対してボンディングする（ステラプ５２２）。
ディング位置に基づいて、半導体チップ３のバッドＰ
に対してボンディングする（ステラプ５２２）。
（３）ステップ８２３〜Ｓ２５
画像処理回路１５は第５図（ｂ）に示すようにボンディ
ングしたワイヤのボールＢｘの位置を算出し、記憶する
（ステップ５２３）。
ングしたワイヤのボールＢｘの位置を算出し、記憶する
（ステップ５２３）。
画像処理回路１５はボンディングする前のパッドＰ の
位置（ステップＳ２１参照）とボールＢｘの位置（ステ
ップＳ２３参照）とを比較して、ズレ量（オフセット）
を算出し、メモリ４ａに記憶させる（ステップ５２４）
。算出するオフセットは第５図（ｃ）及び（ｄ）に示す
ように、Ｘ軸方向のずれΔＸ１Ｙ軸方向のずれΔＹ及び
回転軸方向のずれΔθである。
位置（ステップＳ２１参照）とボールＢｘの位置（ステ
ップＳ２３参照）とを比較して、ズレ量（オフセット）
を算出し、メモリ４ａに記憶させる（ステップ５２４）
。算出するオフセットは第５図（ｃ）及び（ｄ）に示す
ように、Ｘ軸方向のずれΔＸ１Ｙ軸方向のずれΔＹ及び
回転軸方向のずれΔθである。
補正回路５は画像処理回路１５が算出したオフセットに
より次にボンディングを行なうときのボンディングの位
置を補正する（ステップ５２５）。
より次にボンディングを行なうときのボンディングの位
置を補正する（ステップ５２５）。
（４）ステップ８２Ｂ
以下、同様に一つの半導体チップの全てのパッドに対し
てステップ８２１〜８２４を繰り返し実行する（ステッ
プ８２６）。
てステップ８２１〜８２４を繰り返し実行する（ステッ
プ８２６）。
又、一つの半導体チップのボンディングが終了すると、
次の半導体チップに対してステップＳｔ〜Ｓ２、ステッ
プ８５〜Ｓ８、ステップ５２１−８２５を繰り返し実行
される。
次の半導体チップに対してステップＳｔ〜Ｓ２、ステッ
プ８５〜Ｓ８、ステップ５２１−８２５を繰り返し実行
される。
一パッド毎にオフセットを設定することにより、パッド
とボールとのずれ量は±５＆Ｉ１１になった。
とボールとのずれ量は±５＆Ｉ１１になった。
次に、−半導体チップ毎にオフセットを行なうときの動
作について説明する。
作について説明する。
（１）ステップ５Ｌ−３２
画像処理回路４はサンプルとしての半導体チップ３の画
像情報からボンディングする位置及び配線関係をメモリ
４ａに記憶させるとともに（ステップＳｌ）、半導体チ
ップ３のコーナ一部Ａ、Ｂの位置を記憶させる（ステッ
プＳ２）。
像情報からボンディングする位置及び配線関係をメモリ
４ａに記憶させるとともに（ステップＳｌ）、半導体チ
ップ３のコーナ一部Ａ、Ｂの位置を記憶させる（ステッ
プＳ２）。
（２）ステップ８５〜Ｓ６
画像処理回路４が実際にボンディングする半導体チップ
３のコーナ一部ＡＳＢの位置を算出すると（ステップＳ
５）、補正回路５は実際にボンディングする半導体チッ
プ３のずれを算出し、半導体チップ３の位置の補正量を
算出して、ボンディング位置を補正する（ステップＳＳ
）。
３のコーナ一部ＡＳＢの位置を算出すると（ステップＳ
５）、補正回路５は実際にボンディングする半導体チッ
プ３のずれを算出し、半導体チップ３の位置の補正量を
算出して、ボンディング位置を補正する（ステップＳＳ
）。
（２）ステップ８３１−８３２
画像処理回路１５は半導体チップ３の画像情報に基づい
て、パッドＰｘの位置を算出し、メモＩＪ４ａに記憶さ
せる（ステップ８３１ ）。
て、パッドＰｘの位置を算出し、メモＩＪ４ａに記憶さ
せる（ステップ８３１ ）。
モータ制御回路１２は補正回路５により補正されたボン
ディング位置に基づいて、半導体チップ３のバッドＰ
に対してボンディングする（ステラプ５３２）。
ディング位置に基づいて、半導体チップ３のバッドＰ
に対してボンディングする（ステラプ５３２）。
（３）ステップ８３３〜Ｓ３４
画像処理回路１５はボンディングしたワイヤのボールＢ
ｘの位置を算出し、記憶する（ステップＳ３３ ）。
ｘの位置を算出し、記憶する（ステップＳ３３ ）。
画像処理回路１５はボンディングする前のバッドＰｘの
位置とボールＢｘの位置とを比較して、オフセットを算
出し、メモリ４ａに記憶させる（ステップ５３４）。
位置とボールＢｘの位置とを比較して、オフセットを算
出し、メモリ４ａに記憶させる（ステップ５３４）。
（４）ステップＳ３５
補正回路５は画像処理回路１５が算出したオフセットに
より以降のボンディング位置補正値を決定する。
より以降のボンディング位置補正値を決定する。
（５）ステップ８３Ｂ
モータ制御回路１２は補正回路５により補正されたボン
ディング位置補正値に基づいて、半導体チップ３の残り
の全てのバッドに対してボンディングする（ステップ８
３Ｂ）。
ディング位置補正値に基づいて、半導体チップ３の残り
の全てのバッドに対してボンディングする（ステップ８
３Ｂ）。
一つの半導体チップ３のボンディングを終了すると（ス
テップ５３７）、ステップ８５〜Ｓ６、ステップ８３１
〜３３Ｂが繰り返し実行される。
テップ５３７）、ステップ８５〜Ｓ６、ステップ８３１
〜３３Ｂが繰り返し実行される。
以上の例では最初の１ボンディングにおいてボンディン
グ位置補正値を算出（ステップ９２１〜８２５ ） し
ているが、最後のボンディングにて実施することにより
、次の半導体チップのボンディング位置補正値として使
うことも有効である。
グ位置補正値を算出（ステップ９２１〜８２５ ） し
ているが、最後のボンディングにて実施することにより
、次の半導体チップのボンディング位置補正値として使
うことも有効である。
次に、ｎ半導体チップ毎にオフセットを行なうときの動
作について説明する。
作について説明する。
（１）ステップ８１−８２
画像処理回路４はサンプルとしての半導体チップ３の画
像情報から、ボンディングする位置及び配線関係をメモ
リ４ａに記憶させるとともに（ステップＳｌ） 、半導
体チップ３のコーナ一部Ａ、Ｂの位置を記憶させる（ス
テップ８２）。
像情報から、ボンディングする位置及び配線関係をメモ
リ４ａに記憶させるとともに（ステップＳｌ） 、半導
体チップ３のコーナ一部Ａ、Ｂの位置を記憶させる（ス
テップ８２）。
（２）ステップＳ５〜ＳＯ
画像処理回路４が実際にボンディングする半導体チップ
３のコーナ一部Ａ、Ｂの位置を算出すると（ステップＳ
５）、補正回路５は半導体チップ３の位置の補正量を算
出して、ボンディング位置を補正する（ステップＳＯ）
。
３のコーナ一部Ａ、Ｂの位置を算出すると（ステップＳ
５）、補正回路５は半導体チップ３の位置の補正量を算
出して、ボンディング位置を補正する（ステップＳＯ）
。
（３）ステップ３４１〜Ｓ４３
モータ制御回路１２がｎ個の半導体チップ３に対してボ
ンディングをしたときは（ステップ８４１ ）、画像処
理回路１５は半導体チップ３の画像情報に基づいて、バ
ッドＰｘの位置を算出し、メモリ４ａに記憶させる（ス
テップ５４２）。
ンディングをしたときは（ステップ８４１ ）、画像処
理回路１５は半導体チップ３の画像情報に基づいて、バ
ッドＰｘの位置を算出し、メモリ４ａに記憶させる（ス
テップ５４２）。
モータ制御回路１２は補正回路５により補正されたボン
ディング位置に基づいて、半導体チップ３のバッドＰ
に対してボンディングする（ステラプ５４３）。
ディング位置に基づいて、半導体チップ３のバッドＰ
に対してボンディングする（ステラプ５４３）。
なお、ワイヤボンダの動作開始時にはｎ個の半導体チッ
プ３に対してボンディングをしていないが、バッドＰｘ
の位置を算出する処理を行なうのは当然である（ステッ
プ８４２参照）。
プ３に対してボンディングをしていないが、バッドＰｘ
の位置を算出する処理を行なうのは当然である（ステッ
プ８４２参照）。
（４）ステップ８４４〜８４５
画像処理回路１５はボンディングしたワイヤのボールＢ
ｘの位置を算出し、記憶する（ステップ８４４ ）。
ｘの位置を算出し、記憶する（ステップ８４４ ）。
画像処理回路１５はボンディングする前のバッドＰ の
位置とボールＢｘの位置とを比較して、オフセットを算
出し、メモリ４ａに記憶させる（ステップ５４５）。
位置とボールＢｘの位置とを比較して、オフセットを算
出し、メモリ４ａに記憶させる（ステップ５４５）。
（４）ステップ３４Ｂ
補正回路５は画像処理回路１５が算出したオフセットに
より以降のボンディング位置補正値を決定する。
より以降のボンディング位置補正値を決定する。
（５）ステップ８４７
モータ制御回路１２は補正回路５により補正されたボン
ディング位置に基づいて、半導体チップ３の全てのバッ
ドに対してボンディングする（ステップ５４７）。
ディング位置に基づいて、半導体チップ３の全てのバッ
ドに対してボンディングする（ステップ５４７）。
一つの半導体チップ３のボンディングを終了すると（ス
テップ９４８ ） 、ステップ８５〜Ｓ６、ステップ９
４１〜Ｓ４７が繰り返し実行される。
テップ９４８ ） 、ステップ８５〜Ｓ６、ステップ９
４１〜Ｓ４７が繰り返し実行される。
なお、本実施例ではボンディングにおけるバッドとボー
ルの関係において述べたがリード側のリードとのボンデ
ィングの関係においても同様である。又、ステッチボン
ディングの他、各種ワイヤボンディングにおいても適用
できるものである。
ルの関係において述べたがリード側のリードとのボンデ
ィングの関係においても同様である。又、ステッチボン
ディングの他、各種ワイヤボンディングにおいても適用
できるものである。
［発明の効果］
以上説明したように本発明によれば、ボンディング前の
パッドの位置と、このパッドにボンディングしたときの
ボールの位置とに基づいて、半導体チップのずれ量を算
出し、算出したずれ量に基づいて、半導体チップの位置
を補正するようにしたので、パッド及びリード周辺にお
ける微細設計が可能となり、半導体チップの高集積化及
び多ピン化に対応し得る半導体装置の製造方法が得られ
るという効果を奏する。
パッドの位置と、このパッドにボンディングしたときの
ボールの位置とに基づいて、半導体チップのずれ量を算
出し、算出したずれ量に基づいて、半導体チップの位置
を補正するようにしたので、パッド及びリード周辺にお
ける微細設計が可能となり、半導体チップの高集積化及
び多ピン化に対応し得る半導体装置の製造方法が得られ
るという効果を奏する。
又、パッドの位置とボールの位置とに基づく半導体チッ
プの位置の補正を、１ボンディング毎、一つの半導体チ
ップ毎、又は複数の半導体チップ毎に行なうので、精度
要求に応じた位置精度の半導体装置が製造できることに
なる。
プの位置の補正を、１ボンディング毎、一つの半導体チ
ップ毎、又は複数の半導体チップ毎に行なうので、精度
要求に応じた位置精度の半導体装置が製造できることに
なる。
第１図は本発明の一実施例に係る半導体装置の製造方法
を実現するためのワイヤボンダの構成図、第２図、第３
図及び第４図は第１図に示したワイヤボンダの動作を示
すフローチャート、第５図（ａ） 、（ｂ） 、（ｃ）
、（ｄ）はパッドにボンディングした際の位置ズレの
関係を示す平面図、第６図は従来のワイヤボンダの構成
図、第７図は第６図に示したワイヤボンダの概略図、第
８図は第６図に示したワイヤボンダの動作を示すフロー
チャート、第９図は半導体チップの説明図である。 １・・・基準座標記憶回路、２・・・テレビカメラ、４
．１５・・・画像処理回路、４ａ・・・メモリ、５・・
・補正回路、６・・・Ｘ軸モータ、８・・・Ｙ軸モータ
、１０・・・Ｚ軸モータ、１１・・・キャピラリー １
２・・・モータ制御回路、１３・・・キャピラリー制御
回路。
を実現するためのワイヤボンダの構成図、第２図、第３
図及び第４図は第１図に示したワイヤボンダの動作を示
すフローチャート、第５図（ａ） 、（ｂ） 、（ｃ）
、（ｄ）はパッドにボンディングした際の位置ズレの
関係を示す平面図、第６図は従来のワイヤボンダの構成
図、第７図は第６図に示したワイヤボンダの概略図、第
８図は第６図に示したワイヤボンダの動作を示すフロー
チャート、第９図は半導体チップの説明図である。 １・・・基準座標記憶回路、２・・・テレビカメラ、４
．１５・・・画像処理回路、４ａ・・・メモリ、５・・
・補正回路、６・・・Ｘ軸モータ、８・・・Ｙ軸モータ
、１０・・・Ｚ軸モータ、１１・・・キャピラリー １
２・・・モータ制御回路、１３・・・キャピラリー制御
回路。
Claims (4)
- （１）リードフレームのダイパッドに半導体チップを取
り付け、該半導体チップをテレビカメラで撮影すること
により得られた画像情報に基づいて該半導体チップの位
置を補正して、該半導体チップのパッドと該リードフレ
ームのリードとをワイヤボンディングした後、該半導体
チップを合成樹脂等で封止する半導体装置の製造方法に
おいて、 前記画像情報に基づいて、ボンディングすべきパッドと
リードの少なくとも一方の位置を記憶しておき、該位置
を記憶したパッドとリードとに対してボンディングし、
該ボンディングしたパッドのポールの位置を記憶し、該
記憶したパッドとリードとの位置及びボンディング位置
に基づいて、パッドとリードとに対するボンディング位
置のずれ量を算出し、該算出したずれ量に基づいて、以
降のボンディング位置を補正すること、 を特徴とする半導体装置の製造方法。 - （２）パッドとリードとの位置とボールの位置とに基づ
く以降のボンディング位置の補正は、１ボンディング毎
に行なう請求項第１項記載の半導体装置の製造方法。 - （３）パッドとリードとの位置とポールの位置とに基づ
く以降のボンディング位置の補正は、一つの半導体チッ
プ毎に行なう請求項第１項記載の半導体装置の製造方法
。 - （４）パッドとリードとの位置とポールの位置とに基づ
く以降のボンディング位置の補正は、複数の半導体チッ
プ毎に行なう請求項第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035000A JPH02215141A (ja) | 1989-02-16 | 1989-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035000A JPH02215141A (ja) | 1989-02-16 | 1989-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02215141A true JPH02215141A (ja) | 1990-08-28 |
Family
ID=12429853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1035000A Pending JPH02215141A (ja) | 1989-02-16 | 1989-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215141A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124066A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | Automatic position correction type wire bonding method |
| JPS62150831A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | ワイヤボンダ |
-
1989
- 1989-02-16 JP JP1035000A patent/JPH02215141A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124066A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | Automatic position correction type wire bonding method |
| JPS62150831A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | ワイヤボンダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5516023A (en) | Wire bonding apparatus | |
| US5615821A (en) | Wire bonding method and apparatus | |
| KR20070090670A (ko) | 다이 픽업위치 보정방법 | |
| JP3106345B2 (ja) | ワイヤボンディング装置 | |
| JPH02215141A (ja) | 半導体装置の製造方法 | |
| US5292050A (en) | Wire bonder | |
| KR100639401B1 (ko) | 기준마크가 구비된 흡착패드 및 이를 이용한 흡착패드얼라인 방법 | |
| US5579984A (en) | Bonding coordinate teaching method and teaching means | |
| US5097406A (en) | Lead frame lead located for wire bonder | |
| KR100275104B1 (ko) | 와이어본딩위치보정방법 | |
| JP3020191B2 (ja) | ボンデイング座標のティーチング方法及びティーチング手段 | |
| JPH11295032A (ja) | ワークの位置認識方法 | |
| JPS6120345A (ja) | ボンディング方法およびボンディング装置 | |
| JP2907246B2 (ja) | 部品実装装置 | |
| JPS61119054A (ja) | 自動ワイヤボンデイング装置 | |
| JP3320614B2 (ja) | ボンディング方法およびボンディング装置 | |
| JPH0810187Y2 (ja) | ダイボンディング装置 | |
| JPH08316259A (ja) | 半導体製品のワイヤボンディング方法および装置 | |
| JPS5826664B2 (ja) | 自動ワイヤボンデイング方法 | |
| JP2835156B2 (ja) | 位置決め方法 | |
| JPH08111430A (ja) | ワイヤボンダーのボンディング位置補正方法、およびその装置 | |
| JP2805912B2 (ja) | 半導体素子認識補正方法 | |
| JPH03136341A (ja) | ワイヤボンディング方法およびこれを用いた半導体装置の製造方法 | |
| JPH0527253B2 (ja) | ||
| JPH01246840A (ja) | ワイヤボンダ |