JPH0221341A - 他機プログラム動作の監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、各種コンピュータのソフトウェアの開発・試
験等に利用する他機プログラム動作の監視装置に係わり
、特にマイクロプロセッサのプログラム動作を安価な構
成を用いて監視する他機プログラム動作の監視装置に関
する。

（従来の技術） 従来、監視用ターゲットの１つとしてマイクロプロセッ
サがあるが、このマイクロプロセッサは独自にシステム
用プログラムおよびデバッグ用プログラム等を持ったＲ
ＯＭを備え、このＲＯＭのシステム用プログラムに基い
てマイクロプロセッサ・システム本来の所望とするシー
ケンス処理を実行し、かつ、デバッグ用プログラムに基
いてシーケンス用プログラムの動作状態をリアルタイム
に試験することが行われている。

（発明が解決しようとする課題） ところで、以上のようなマイクロプロセッサ◆システム
自身でソフトウェアのデバ・ソグヲ行つ場合、次のよう
な問題点があった。

■、各プログラムデータがＲＯＭに記憶されているので
、そのＲＯＭの所望とするメモリ領域に対しブレーク・
ポイント（プログラム停止）の設定ができない。

■、また、マイクロプロセッサ・システム自身でソフト
ウェアの監視を行う場合、ノ＼−ド的に相当高価なもの
となり、かつ、メモリ・プロテクタ機能を持っていない
場合が多く、またプログラムの特定部分へ割込んで処理
を行うイリーガルアクセスができない。

■、さらに、プログラムの実行状態をそのままトレース
できない問題がある。

本発明は上記実情に鑑みてなされたもので・監視対象と
なるターゲットに対し安価・かつ・簡単な構成を用いて
監視でき、容易にブレークポイントの設定を行え、かつ
、番地単位のメモリ・プロテクタを実現しうる他機プロ
グラム動作の監視装置を提供することを目的とする。

［発明の構成］ （発明が解決しようとする課題） 本発明による他機プログラム動作の監視装置は上記目的
を達成するために、予めプログラムを記憶するメモリと
、メモリアクセス記憶、指定アドレスのアクセス検知お
よびイリーガル・アクセス検知等の中から何れか１つの
動作モード指定情報および前記メモリの領域指定に係わ
る情報を送出した後、アドレスラインを通してアドレス
信号を出力しながら前記メモリのプログラムを実行する
制御部とを備えた他機のプログラム動作を監視する装置
において、前記制御部から送られて来る動作モード指定
情報に応じて前記アドレス信号ラインおよび監視結果の
情報を出力する出力ラインを選択し、かつ、前記メモリ
の領域指定に係わる情報と前記アドレスラインからのア
ドレス信号とから監視用メモリ部の指定領域を特定し、
前記動作モード指定に応じた情報を前記メモリ部の特定
領域から読み出して前記出力ラインを通して前記他機制
御部へ出力する監視制御手段を備え、他機に対し監視制
御手段からの出力情報に基いてプログラム動作を判断さ
せるものである。

（作用） 従って、本発明は以上のような手段を講じたことにより
、他機が自身のプロゲラを実行するに先立ち、動作モー
ド指定情報および前記他機メモリの領域指定に係わる情
報を送出すると、監視制御手段では動作モード指定情報
に応じて他機に対する情報の入力ラインおよび出力ライ
ンを選択すると共に他機制御部においてメモリのアドレ
スを指定してプログラムを実行したとき、そのアドレス
信号と前記他機メモリの領域指定に係わる情報とから監
視制御手段側メモリ部のメモリ領域を特定し、前記動作
モード指定情報に応じた情報をメモリ部から読出して他
機制御部へ送出する。従って、他機制御部では前記監視
制御手段からの情報に基いて自身のプログラム動作状態
を把握できる。

（実施例） 以下、本発明の一実施例について第１図を参照して説明
する。同図において１０はマイクロプロセッサ・システ
ムであって、このシステム中。

特に本発明装置に係わるものとして図示する如くマイク
ロプロセッサ１１およびマイクロプロセッサ・メモリ１
２等が上げられる。このマイクロプロセッサ・メモリ１
２は、１番地−８ビットの場合を仮定すると６４キロ番
地を有し、かつ、内部的にはシステム本来の実行動作を
行うシステム用プログラムおよびデバッグ処理を行うた
めのデバッグ用プログラムが格納されている。１３はリ
ード・ライトデータラインである。

しかして、以上のようなマイクロプロセッサ・システム
は次のような監視装置によって監視される様になってい
る。すなわち、この監視装置は、メモリ・アクセス記憶
制御部２１およびこの制御部２１に管理される６４キロ
ビツトのメモリ容量を持ったメモリ部２２を有し、かつ
、マイクロプロセッサ１１とメモリ・アクセス記憶制御
部２１との間に１マイクロプロセツサ１１からの制御情
報をメモリ・アクセス記憶制御部２１へ入力し、またメ
モリ・アクセス記憶制御部２１からの出力情報をマイク
ロプロセッサ１１へ入カスるインタフェース機能を持っ
たＩ１０コントローラ２３が設けられている。２４は制
御ライン、２５は出力ラインである。

さらに、マイクロプロセッサ１１からメモリ１２および
メモリ・アクセス記憶制御部２１に対してアドレスライ
ン２６およびアクセス種別ライン２７が導出され、一方
、メモリ・アクセス記憶制御部２１からマイクロプロセ
ッサ１１に対してアクセス検知ライン２８が導出されて
いる。

次に、以上のように構成された装置の動作を説明する。

（１）　メモリ１２のアクセス記憶を行う場合。

マイクロ舎プロセッサ１１からＩ１０コントローラ２３
および制御ライン２４を通して制御情報としてのクリア
信号をメモリ・アクセス記憶監視制御部２１に導入する
。ここで、この制御部２１はメモリ部２２の必要なメモ
リ領域または全部のメモリ領域をクリアする。引き続き
、マイクロプロセッサ１１から同じく制御ライン２４を
通してメモリ・アクセス記憶監視制御部２１にメモリ・
アクセス記憶の動作モード指定を行う。この動作モード
指定を受けて制御部２１はアドレスライン２６およびア
クセス種別ライン２７からの信号を取込み可能な状態に
設定する。しかる後、マイクロプロセッサ１１は、自身
側のメモリ１２の対象メモリ領域を特定した対象メモリ
領域情報を制御ライン２４を通してメモリ・アクセス記
憶監視制御部２１に設定する。このようにしてマイクロ
プロセッサ１１は、必要な情報を設定後、動作開始情報
を制御ライン２４を通してメモリ・アクセス記憶監視制
御部２１に送出した後、アドレスライン２６およびアク
セス種別ライン２７を使用してプログラムを実行するが
、このときメモリ・アクセス記憶監視制御部２１ではマ
イクロプロセッサ１１によるメモリ１２の実行中にアド
レスライン２６およびアクセス種別ライン２７から送ら
れてくるアドレス信号およびアドレス種別信号に基づき
、特にアドレス信号の上位４ビツトについて指定領域の
チエツクを行い、このチエツク結果のメモリ領域と前記
メモリ対象領域とが一致したとき、下位１６ビツトのア
ドレス信号からメモリ部２２の該当ビット・アドレスを
計算し、メモリ部２２の当該ビットアドレス領域にセッ
ト（−１）を立てる処理を行う。このような一連の処理
はマイクロプロセッサ１１から動作終了の制御情報が出
力される速読ける。

ここで、動作が終了するとマイクロプロセッサ１１はメ
モリ・アクセス記憶監視制御部２１を介してメモリ部２
２の所要とする対象領域のデータを読み出す。従って、
マイクロプロセッサ１１はデバッグ用プログラムに基い
てメモリ部２２からの読み出し情報からプログラムの走
行箇所のチエツク、またはデータエリアの実際のアクセ
ス範囲の確認等を容易に行うことが可能となる。つまり
、マイクロプロセッサ１１はプログラムのどの部分を実
際に実行したかを確実に知ることができる。

また、全バスチエツクを行った後、本当に全パスのチエ
ツクを行ったかの確認のための情報にもなります。

（２）　指定アドレスのアクセス検知を行う場合。

マイクロ・プロセッサ１１からＩ１０コントローラ２３
および制御ライン２４を通して制御情報としてのクリア
信号をメモリ・アクセス記憶監視制御部２１に導入する
。前に既に実行された情報を消去するためである。従っ
て、この制御部２１はクリア信号を受けてメモリ部２２
の必要なメモリ領域または全部のメモリ領域をクリアす
る。次に、マイクロプロセッサ１１から同じく制御ライ
ン２４を通してメモリ・アクセス記憶制御部２１に指定
アドレスのアクセス検知の動作モード指定を行う。この
動作モード指定を受けて制御部２１はアドレスライン２
６．アクセス種別ライン２７からの信号を取込み可能な
状態およびアクセス検知ライン２８から信号を出力可能
とする状態に設定する。しかる後、マイクロプロセッサ
１１は、自身のメモリ１２の例えばブロック単位６４キ
ロビツトの対象メモリ領域についてのメモリ領域情報を
制御ライン２４を通してメモリ・アクセス記憶監視制御
部２１に設定する。さらに、マイクロプロセッサ１１は
番地単位のアクセス検知対象の番地情報を制御ライン２
４からメモリ・アクセス記憶監視制御部２１に導入する
。この制御部２１ではこれらの領域情報および番地情報
をメモリ部２２または適宜なバッファメモリに記憶して
おく。

このようにしてマイクロプロセッサ１１は、必要な情報
を設定後、動作開始情報を制御ライン２４を通してメモ
リ・アクセス記憶監視制御部２１に送出した後、アドレ
スライン２６およびアクセス種別ライン２７を使用して
メモリ１２に対し指定アドレスのアクセス検知を行うが
、このときメモリ・アクセス記憶監視制御部２１ではマ
イクロプロセッサ１１によるメモリ１２の実行中にアド
レスライン２６およびアクセス種別ライン２７から送ら
れてくるアドレス信号およびアドレス種別信号に基づき
、特にアドレス信号の上位４ビツトについて指定領域の
チエツクを行い、このチエツク結果のメモリ領域と前記
メモリ対象領域とが一致したとき、下位１６ビツトのア
ドレス信号からメモリ部２２の該当ビット・アドレスを
計算し、メモリ部２２の当該ビットアドレス領域が“１
″であれば、メモリ・アクセス記憶監視制御部２１から
アクセス検知ライン２８を通してマイクロプロセッサ１
１ヘアクセス検知信号を送出する。

ここで、マイクロプロセッサ１１は、ライン２８からア
クセス検知信号を受けると禁止不可の割込み信号として
取込み、デバッグ用プログラムの必要な箇所へ飛んでデ
バッグ機能を実行する。

なお、アクセス検知信号を受けて何を実行するかは予め
マイクロプロセッサ１１の使い方により定まるものであ
る。

従って、この指定アドレスのアクセス検知により、デバ
ッグ用プログラムの全命令にブレーク・ポイントが設定
可能であり、かつ、ＲＯＭ領域についてもブレーク・ポ
イントが設定可能である。

（３）　イリーガル・アクセス検知を行う場合。

マイクロ拳プロセッサ１１からＩ１０コントローラ２３
および制御ライン２４を通して制御情報としてのクリア
信号をメモリ・アクセス記憶監視制御部２１に導入する
。ここで、制御部２１はクリア信号を受けてメモリ部２
２の必要なメモリ領域または全部のメモリ領域をクリア
する。次に、マイクロプロセッサ１１から同じく制御ラ
イン２４を通してメモリ・アクセス記憶制御部２１にイ
リーガル・アクセス検知の動作モード指定を行う。この
動作モード指定を受けて制御部２１はアドレスライン２
６．アクセス種別ライン２７からの信号を取込み可能な
状態およびアクセス検知ライン２８から信号を出力可能
とする状態に設定する。しかる後、マイクロプロセッサ
１１は、自身のメモリ１２の対象メモリ領域に相当する
メモリ領域情報を制御ライン２４を通してメモリ・アク
セス記憶監視制御部２１に設定する。さらに、マイクロ
プロセッサ１１はイリーガル・アクセス検知対象の番地
情報を制御ライン２４からメモリ・アクセス記憶監視制
御部２１に導入する。この制御部２１−ではこれらの領
域情報および番地情報をメモリ部２２または適宜なバッ
ファメモリに記憶する。このようにしてマイクロプロセ
ッサ１１は、必要な情報を設定後、動作開始情報信号を
制御ライン２４を通してメモリ・アクセス記憶監視制御
部２１に送出した後、アドレスライン２６およびアクセ
ス種別ライン２７を使用してメモリ１２のプログラムを
実行するが、このときメモリ・アクセス記憶監視制御部
２１ではマイクロプロセッサ１１によるメモリ１２の実
行中にアドレスライン２６およびアクセス種別ライン２
７から送られてくるアドレス信号およびアドレス種別信
号に基づき、特にアドレス信号の上位４ビツトについて
指定領域のチエツクを行い、このチエツク結果のメモリ
領域と前記メモリ対象領域とが一致したとき、下位１６
ビツトのアドレス信号からメモリ部２２の該当ビット・
アドレスを計算し、メモリ部２２の当該アドレスビット
が“１°であれば、アクセス種別信号をチエツクし、書
込みであればイリーガル・アクセスと判定し、メモリ・
アクセス記憶監視制御部２１からアクセス検知ライン２
８を通してマイクロプロセッサ１１ヘイリーガル・アク
セス検知信号を送出する。

そこで、マイクロプロセッサ１１は、このイリーガル・
アクセス検知信号を受けると禁止不可の割込み信号とし
て取込み、処理の中断されたアドレスがイリーガル・ア
クセスを行ったプログラムの位置になるので、プログラ
ムの誤りを容易に発見できる。

なお、本発明は上記実施例に限定されるものではない。

例えば第２図に示すようにメモリ・アクセス記憶監視制
御部２１に対し、複数のメモリ部２２ａ、２２ｂを持た
せる構成でもよい。その他、本発明はその要旨を逸脱し
ない範囲で種々変形して実施できる。

［発明の効果］ 以上詳記したように本発明によれば、監視対象機器のソ
フトウェアの開発に際しその開発ツールを準備する場合
にはその費用が膨大となるが、予め本装置の如くデバッ
グ用標準ソフトのものを用意し必要なときに付加すれば
、安価、かつ、簡単な構成を用いて監視対象機器自身で
プログラムを容易にデバッグさせることができ、ひいて
は容易にブレークポイントの設定および番地単位のメモ
リ・プロテクタを実現できる。また、製品完成後の不具
合発生時の調査に有効に活用できる効果がある。

【図面の簡単な説明】

第１図は本発明装置の一実施例を示す構成図、第２図は
本発明装置の他の実施例を示す構成図である。 １０・・・マイクロプロセッサ・システム、１１・・・
マイクロプロセッサ、１２・・・マイクロプロセッサメ
モリ、２１・・・メモリ・アクセス記憶監視制御部、２
２．２２ａ、２２ｂ・・・メモリ部。 出願人代理人　　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 予めプログラムを記憶するメモリと、メモリアクセス記
   憶、指定アドレスのアクセス検知およびイリーガル・ア
   クセス検知等の中から何れか１つの動作モード指定情報
   および前記メモリの領域指定に係わる情報を送出した後
   、アドレスラインを通してアドレス信号を出力しながら
   前記メモリのプログラムを実行する制御部とを備えた他
   機のプログラム動作を監視する装置において、 前記制御部から送られて来る動作モード指定情報に応じ
   て前記アドレス信号ラインおよび監視結果の情報を出力
   する出力ラインを選択し、かつ、前記メモリの領域指定
   に係わる情報と前記アドレスラインからのアドレス信号
   とから監視用メモリ部の指定領域を特定し、前記動作モ
   ード指定に応じた情報を前記メモリ部の特定領域から読
   み出して前記出力ラインを通して前記他機制御部へ出力
   する監視制御手段を備え、他機に対し監視制御手段から
   の出力情報に基いてプログラム動作を判断させるように
   したことを特徴とする他機プログラム動作の監視装置。