JPH02210567A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPH02210567A JPH02210567A JP3152389A JP3152389A JPH02210567A JP H02210567 A JPH02210567 A JP H02210567A JP 3152389 A JP3152389 A JP 3152389A JP 3152389 A JP3152389 A JP 3152389A JP H02210567 A JPH02210567 A JP H02210567A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- processes
- output device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000012546 transfer Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 5
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 abstract description 4
- 238000012545 processing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力制御方式に関し、特にシリアル回線に
接続されている入出力装置を使用している同時多重処理
機能を有するコンピュータに用いられる入出力制御方式
に関する。
接続されている入出力装置を使用している同時多重処理
機能を有するコンピュータに用いられる入出力制御方式
に関する。
従来、シリアル回線で接続されている入出力装置からデ
ータを入出力する入出力制御方式においては、複数プロ
セスの多重処理に関する配慮が無かった為、個々のプロ
セスが同装置を使用する場合、同装置とデータの授受を
行う前後にそれぞれ使用開始・使用終了の各宣言を行い
、同装置を専有する必要がありその間は宣言を行ったプ
ロセスのみがデータの授受を行い、他のプロセスは同装
置が空くのを待つ方法がとられていた。
ータを入出力する入出力制御方式においては、複数プロ
セスの多重処理に関する配慮が無かった為、個々のプロ
セスが同装置を使用する場合、同装置とデータの授受を
行う前後にそれぞれ使用開始・使用終了の各宣言を行い
、同装置を専有する必要がありその間は宣言を行ったプ
ロセスのみがデータの授受を行い、他のプロセスは同装
置が空くのを待つ方法がとられていた。
上述した従来の方法で、同時に動作している複数のプロ
セスが一本のシリアル回線で接続されている入出力装置
にデータの授受を行う場合には、個々のプロセスがデー
タの授受を行い加工する本来の機能の他に、同装置の使
用開始・終了の宣言を行う２次的な機能を有する必要が
あるので、次のような欠点があった。
セスが一本のシリアル回線で接続されている入出力装置
にデータの授受を行う場合には、個々のプロセスがデー
タの授受を行い加工する本来の機能の他に、同装置の使
用開始・終了の宣言を行う２次的な機能を有する必要が
あるので、次のような欠点があった。
■プロセスの処理に長時間を要する。
■一つのプロセスが同装置の使用開始宣言を行うと、た
とえそのプロセスが、データの授受を行っていない時間
でも、終了宣言がなされない限り他のプロセスはデータ
の授受ができず、待状態になる為、システム全体の処理
速度が低下する。
とえそのプロセスが、データの授受を行っていない時間
でも、終了宣言がなされない限り他のプロセスはデータ
の授受ができず、待状態になる為、システム全体の処理
速度が低下する。
■」二連の■の問題を回避する為に、各プロセスの同期
をとる手法が考えられるが、複雑なプログラミングが必
要となる。
をとる手法が考えられるが、複雑なプログラミングが必
要となる。
■上述の■と同様に、シリアル回線本数と入出力装置を
増す改善手法が考えられるが、システムが複雑となり構
成機器が増加する。
増す改善手法が考えられるが、システムが複雑となり構
成機器が増加する。
本発明の入出力制御方式は、シリアル回線で接続されて
いる入出力装置からデータを入出力する入出力制御方式
においで、前記データを受け取る受信部と、前記データ
を記憶する記憶部と、各プロセスへ前記データを引き渡
す送信部と、前記データの入力を監視する使用状況認識
部と、前記各プロセスからのデータ受信要求を受付ける
要求状況認識部と、前記データとプロセスとの対応を計
りどのプロセスへデータを送信すべきかを判断する使用
権判断部とを有し、複数個のプロセスで、１個のシリア
ル回線に接続されている入出力装置を共有して構成され
る。
いる入出力装置からデータを入出力する入出力制御方式
においで、前記データを受け取る受信部と、前記データ
を記憶する記憶部と、各プロセスへ前記データを引き渡
す送信部と、前記データの入力を監視する使用状況認識
部と、前記各プロセスからのデータ受信要求を受付ける
要求状況認識部と、前記データとプロセスとの対応を計
りどのプロセスへデータを送信すべきかを判断する使用
権判断部とを有し、複数個のプロセスで、１個のシリア
ル回線に接続されている入出力装置を共有して構成され
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。動作している複数個のプロセス中て例えばプロセス
１より入出力装置からのデータ受信の要求が発行される
と、データ受信要求を受付けた要求状況認識部５は、状
況を逐次、使用権判断部６へ通知する。一方、入出力装
置８から構成される装置のデータの入出力状況を、使用
状況認識部７が認知し、同様にその状況を逐次、使用権
判断部６へ通知する。
る。動作している複数個のプロセス中て例えばプロセス
１より入出力装置からのデータ受信の要求が発行される
と、データ受信要求を受付けた要求状況認識部５は、状
況を逐次、使用権判断部６へ通知する。一方、入出力装
置８から構成される装置のデータの入出力状況を、使用
状況認識部７が認知し、同様にその状況を逐次、使用権
判断部６へ通知する。
使用権判断部６は、この２つの通知を基に入出力装置８
から受信部４を通り、記憶部３に記憶されているデータ
が、どのプロセスに対応するものかを判断し、記憶部３
ヘデータを送出する命令を発行すると共に、プロセス１
ヘデータ受信許可を行う。記憶部３は、命令に従い送信
部２ヘデータを送出し、プロセス１は送信部２よりデー
タを受けとる。
から受信部４を通り、記憶部３に記憶されているデータ
が、どのプロセスに対応するものかを判断し、記憶部３
ヘデータを送出する命令を発行すると共に、プロセス１
ヘデータ受信許可を行う。記憶部３は、命令に従い送信
部２ヘデータを送出し、プロセス１は送信部２よりデー
タを受けとる。
第２図および第３図は、複数個のプロセスから、入出力
装置のデータ要求があった場合の処理の概要である。
装置のデータ要求があった場合の処理の概要である。
第２図においで、プロセスＡ・プロセスＢ・プロセスＣ
から、Ａ−Ｃ−Ｂの順で入出力装置のデータ要求があっ
た場合、要求状況認識部５には第２図に示すように要求
がセットされ、早く要求のあったものから逐次、使用権
判断部６へ通知される。この時、要求状況認識部５は、
セットされている要求の中で、緊急度の高い要求を選択
し、使用権判断部６へ通知することも可能である。
から、Ａ−Ｃ−Ｂの順で入出力装置のデータ要求があっ
た場合、要求状況認識部５には第２図に示すように要求
がセットされ、早く要求のあったものから逐次、使用権
判断部６へ通知される。この時、要求状況認識部５は、
セットされている要求の中で、緊急度の高い要求を選択
し、使用権判断部６へ通知することも可能である。
一方、使用状況認識部７には、入出力装置がデータの授
受を行った履歴がセットされ、この情報も使用権判断部
６へ通知される。使用権判断部６は、両者からの通知が
、時系列上で一致したことを感知した場合、記憶部３に
データの送出命令を発行すると共に、プロセスＡにデー
タの受信許可を与える。
受を行った履歴がセットされ、この情報も使用権判断部
６へ通知される。使用権判断部６は、両者からの通知が
、時系列上で一致したことを感知した場合、記憶部３に
データの送出命令を発行すると共に、プロセスＡにデー
タの受信許可を与える。
第３図は、第２図の処理が終了した状態を示している。
すなわち要求状況認識部５では、プロセスＣがデータを
要求していることを、使用権判断部６へ通知している。
要求していることを、使用権判断部６へ通知している。
しかし、使用状況認識部７には、入出力装置のデータ授
受に関する履歴がまだセットされていない為、使用権判
断部６へはなにも通知されない。したがって使用権判断
部６は記憶部への命令及びプロセスＣへの受信許可を保
留している。
受に関する履歴がまだセットされていない為、使用権判
断部６へはなにも通知されない。したがって使用権判断
部６は記憶部への命令及びプロセスＣへの受信許可を保
留している。
この後使用状況認識部７からの通信がありしだい、使用
権判断部６は保留を解除し、記憶部及びプロセスＣへの
処理を行う。
権判断部６は保留を解除し、記憶部及びプロセスＣへの
処理を行う。
以上説明したように本発明は、複数のプロセスからのデ
ータの入出力の要求に対し、入出力装置からのデータの
流れを制御することによっで、各プロセスが入出力装置
の使用状況や他のプロセスの動きを意識することなく任
意のタイミングで、データの入出力要求を出させる為、
プロセスを構成するプログラムを大幅に削減できる。
ータの入出力の要求に対し、入出力装置からのデータの
流れを制御することによっで、各プロセスが入出力装置
の使用状況や他のプロセスの動きを意識することなく任
意のタイミングで、データの入出力要求を出させる為、
プロセスを構成するプログラムを大幅に削減できる。
また、入出力装置の開始・終了の宣言を行う２次的処理
も不要となり、前述と同様にプログラムを削減できる。
も不要となり、前述と同様にプログラムを削減できる。
さらに、１つのプロセスが長時間入出力装置を専有する
ことが無くなり、各プロセスが最小の待ち時間で、同装
置を共有する為、前述２つのプログラム規模の縮小と共
に、システム全体の処理速度が向上するという効果があ
る。
ことが無くなり、各プロセスが最小の待ち時間で、同装
置を共有する為、前述２つのプログラム規模の縮小と共
に、システム全体の処理速度が向上するという効果があ
る。
トプロセス、２・・送信部、３・・記憶部、４受信部、
５・・・要求状況認識部、６・・・使用権判断部、７・
・・使用状況認識部、８・・入出力装置。
５・・・要求状況認識部、６・・・使用権判断部、７・
・・使用状況認識部、８・・入出力装置。
Claims (1)
- シリアル回線で接続されている入出力装置からデータを
入出力する入出力制御方式において、前記データを受け
取る受信部と、前記データを記憶する記憶部と、各プロ
セスへ前記データを引き渡す送信部と、前記データの入
力を監視する使用状況認識部と、前記各プロセスからの
データ受信要求を受付ける要求状況認識部と、前記デー
タとプロセスとの対応を計りどのプロセスへデータを送
信すべきかを判断する使用権判断部とを有し、複数個の
プロセスで、１個のシリアル回線に接続されている入出
力装置を共有して成ることを特徴とする入出力制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152389A JPH02210567A (ja) | 1989-02-10 | 1989-02-10 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152389A JPH02210567A (ja) | 1989-02-10 | 1989-02-10 | 入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210567A true JPH02210567A (ja) | 1990-08-21 |
Family
ID=12333551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3152389A Pending JPH02210567A (ja) | 1989-02-10 | 1989-02-10 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210567A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014199484A (ja) * | 2013-03-29 | 2014-10-23 | 日本電産サンキョー株式会社 | 情報処理システム及び情報処理方法 |
-
1989
- 1989-02-10 JP JP3152389A patent/JPH02210567A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014199484A (ja) * | 2013-03-29 | 2014-10-23 | 日本電産サンキョー株式会社 | 情報処理システム及び情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| US5131085A (en) | High performance shared main storage interface | |
| EP0196331A1 (en) | METHOD AND DEVICE FOR ORDERING MULTIPROCESSOR OPERATIONS IN A MULTIPROCESSOR SYSTEM. | |
| JP2561759B2 (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| US5471638A (en) | Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests | |
| US4583160A (en) | Priority control apparatus for a bus in a bus control system having input/output devices | |
| US5630077A (en) | System and method for coordinating access to a bus | |
| US4958271A (en) | Transfer control equipment | |
| US4740910A (en) | Multiprocessor system | |
| JPH02210567A (ja) | 入出力制御方式 | |
| EP0164972A2 (en) | Shared memory multiprocessor system | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| KR920002665B1 (ko) | 다중처리 시스템의 로컬 버스 사이클 제어방법 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPH03210654A (ja) | 分散制御処理装置 | |
| JPS6272053A (ja) | プロセツサユニツト | |
| JPS6154556A (ja) | メモリ間デ−タ転送方式 | |
| JPH0582617B2 (ja) | ||
| JPH03235152A (ja) | バス制御方式 | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| JPH0512219A (ja) | プロセス転送方式 | |
| JPH021044A (ja) | メモリアクセス制御方法 | |
| JPH01292559A (ja) | 並列計算機メッセージ処理方式及びデータ転送方式 | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 |