JPH02206845A - 情報処理装置の試験装置 - Google Patents
情報処理装置の試験装置Info
- Publication number
- JPH02206845A JPH02206845A JP1027940A JP2794089A JPH02206845A JP H02206845 A JPH02206845 A JP H02206845A JP 1027940 A JP1027940 A JP 1027940A JP 2794089 A JP2794089 A JP 2794089A JP H02206845 A JPH02206845 A JP H02206845A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- computer
- output
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000012423 maintenance Methods 0.000 claims abstract description 9
- 238000005259 measurement Methods 0.000 claims abstract description 3
- 230000010365 information processing Effects 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は情報処理装置の試験装置に関するものである
。
。
第2図は例えば特公昭60−16653号公報に示され
た従来の試験装置のブロック図で、図において、(17
は試験装置で、試験用計算機(4)と補助記憶装置(5
)およびコンソール入出力装置(6)によって構成され
る。(2)は被試験対象の情報処理装置で、メインテナ
ンスパネル制御回路(9)と被試験装置群(3)から構
成され、この被試験装置群(3)には中央処理装置(7
)、主記憶装置(8)、チャネル装置QGおよび各入出
力装置■〜α4が含まれている。(至)は試験装置(υ
と情報処理装置(2)を接続するケーブルである。
た従来の試験装置のブロック図で、図において、(17
は試験装置で、試験用計算機(4)と補助記憶装置(5
)およびコンソール入出力装置(6)によって構成され
る。(2)は被試験対象の情報処理装置で、メインテナ
ンスパネル制御回路(9)と被試験装置群(3)から構
成され、この被試験装置群(3)には中央処理装置(7
)、主記憶装置(8)、チャネル装置QGおよび各入出
力装置■〜α4が含まれている。(至)は試験装置(υ
と情報処理装置(2)を接続するケーブルである。
次に動作について説明する。被試験装置群(3)の各装
置を試験するテストプログラムは試験装置(1)の補助
記憶装置(5)に格納されている。オペレータからの試
験指示に従い、試験用計算機(4)は指示に対応するテ
ストプログラムを補助記憶装置(51から読み出し、メ
インテナンスパネル制御回路(9)を介して情報処理装
置+21の主記憶装置(8)に格納した後、テストプロ
グラムを起動する。試験用計算機(4)はテストプログ
ラムの試験結果をメインテナンスパネル制御回路(9)
を介して読み取る。試験用計算機(4目よこの読み取っ
た試験結果を判定し、判定結果をコンソール入出力装置
+61によりオペレータに知らせる。
置を試験するテストプログラムは試験装置(1)の補助
記憶装置(5)に格納されている。オペレータからの試
験指示に従い、試験用計算機(4)は指示に対応するテ
ストプログラムを補助記憶装置(51から読み出し、メ
インテナンスパネル制御回路(9)を介して情報処理装
置+21の主記憶装置(8)に格納した後、テストプロ
グラムを起動する。試験用計算機(4)はテストプログ
ラムの試験結果をメインテナンスパネル制御回路(9)
を介して読み取る。試験用計算機(4目よこの読み取っ
た試験結果を判定し、判定結果をコンソール入出力装置
+61によりオペレータに知らせる。
従来の情報処理装置の試験装置は以上のように構成され
ていたので、プラント制御装置のようにプロセス入力装
置及びプロセス出力装置を持った情報処理装置を試験す
る場合、試験者は別途、信号発生器、信号測定器をプロ
セス入力装置・プロセス出力装置に接続しなければなら
ず、入出力信号の正しさは試験者が判断することが必要
であり自動試験ができないなどの問題点があった。
ていたので、プラント制御装置のようにプロセス入力装
置及びプロセス出力装置を持った情報処理装置を試験す
る場合、試験者は別途、信号発生器、信号測定器をプロ
セス入力装置・プロセス出力装置に接続しなければなら
ず、入出力信号の正しさは試験者が判断することが必要
であり自動試験ができないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、プロセス入力装置及びプロセス出力装置を持
った情報処理装置でも自動的に試験ができる情報処理装
置の試験装置を得ることを目的とする。
たもので、プロセス入力装置及びプロセス出力装置を持
った情報処理装置でも自動的に試験ができる情報処理装
置の試験装置を得ることを目的とする。
この発明に係る情報処理装置の試験装置は信号発生器と
信号測定器を備え、被試験装置のプロセス入力装置に信
号発生器を接続できるようにするとともに、プロセス出
力装置を信号測定器に接続できるようにしたものである
。
信号測定器を備え、被試験装置のプロセス入力装置に信
号発生器を接続できるようにするとともに、プロセス出
力装置を信号測定器に接続できるようにしたものである
。
この発明における試験装置の信号発生器と信号測定器は
試験用計算機により制御され、被試験装置のプロセス入
力装置に入力信号を与え、プロセス出力装置の出力信号
を測定する。
試験用計算機により制御され、被試験装置のプロセス入
力装置に入力信号を与え、プロセス出力装置の出力信号
を測定する。
以下、この発明の一実施例を図について説明する。第1
図において、(2)は被試験対象の情報処理装置で、メ
インテナンスパネル制御回路(9)と被試験装置群(3
)によって構成され、また被試験装置群(3)は中央処
理装置(7)、主記憶装置(8)、チャネル装置QG
、プロセス出力装置(至)およびプロセス入力装置α・
が含まれている。(1]はこの発明による試験装置、(
41は試験用計算機で、コンソール入出力装置(6)、
補助記憶装置(5)、信号発生器α・および信号測定器
(17)が接続される。(至)、翰、同は図示した機器
間をそれぞれ接続するためのケーブルである。
図において、(2)は被試験対象の情報処理装置で、メ
インテナンスパネル制御回路(9)と被試験装置群(3
)によって構成され、また被試験装置群(3)は中央処
理装置(7)、主記憶装置(8)、チャネル装置QG
、プロセス出力装置(至)およびプロセス入力装置α・
が含まれている。(1]はこの発明による試験装置、(
41は試験用計算機で、コンソール入出力装置(6)、
補助記憶装置(5)、信号発生器α・および信号測定器
(17)が接続される。(至)、翰、同は図示した機器
間をそれぞれ接続するためのケーブルである。
次に動作について説明する。オペレータよりプロセス入
力装置または、プロセス出力装置の試験が指示された場
合、それぞれ次の動作により試験が行なわれる。
力装置または、プロセス出力装置の試験が指示された場
合、それぞれ次の動作により試験が行なわれる。
1、プロセス入力装置の場合
試験用計算機(4)は信号発生器αηを制御し被試験装
置であるプロセス入力装置(至)に動作確認のための信
号を与える。また、プロセス入力装置(至)が実際に入
力した結果をメインテナンスパネル制御回路(9)を介
し、読み取る。試験用計算機(4)は信号発生器aηに
指示した信号とメインテナンスパネル制御回路(9)か
ら読み取った信号を比較することにより試験結果を判定
する。試験結果は、コンソール入出力装置(6)により
オペレータに知らせる。信号発生器α力からの出力信号
を種々に変化させるよう(たとえば、アナログ信号であ
ればランプ状に変化する信号)プログラムを作成するこ
とにより、自動的に試験が可能である。
置であるプロセス入力装置(至)に動作確認のための信
号を与える。また、プロセス入力装置(至)が実際に入
力した結果をメインテナンスパネル制御回路(9)を介
し、読み取る。試験用計算機(4)は信号発生器aηに
指示した信号とメインテナンスパネル制御回路(9)か
ら読み取った信号を比較することにより試験結果を判定
する。試験結果は、コンソール入出力装置(6)により
オペレータに知らせる。信号発生器α力からの出力信号
を種々に変化させるよう(たとえば、アナログ信号であ
ればランプ状に変化する信号)プログラムを作成するこ
とにより、自動的に試験が可能である。
2、プロセス出力装置の場合
この場合は、プロセス出力装置G傷が出力すべき値を試
験用計算機に4】はメインテナンスパネル制御回路(9
)より与える。実際のプロセス出力装置α9の出力信号
を試験用計算機(4)は信号測定器Qfiを介し監視す
ることにより試験を行うことができる。プロセス出力装
置の出力すべき値を種々に変化させることにより、自動
的に試験が可能である。試験結果はプロセス入力装置の
試験と同様にコンソール入出力装置(6)により行う。
験用計算機に4】はメインテナンスパネル制御回路(9
)より与える。実際のプロセス出力装置α9の出力信号
を試験用計算機(4)は信号測定器Qfiを介し監視す
ることにより試験を行うことができる。プロセス出力装
置の出力すべき値を種々に変化させることにより、自動
的に試験が可能である。試験結果はプロセス入力装置の
試験と同様にコンソール入出力装置(6)により行う。
なお、上記実施例ではプロセス入力装置・プロセス出力
装置の試験のために試験装置の信号発生器と信号測定器
を設けた場合を示したが、情報処理装置の通信装置を試
験するために試験装置に通信装置を設けても上記実施例
と同様の効果を奏する。
装置の試験のために試験装置の信号発生器と信号測定器
を設けた場合を示したが、情報処理装置の通信装置を試
験するために試験装置に通信装置を設けても上記実施例
と同様の効果を奏する。
以上のようにこの発明によれば、試験装置に信号発生器
と信号測定器を設けたので、被試験装置のプロセス入力
装置・プロセス出力装置を自動的に試験することができ
、試験時間が短縮できる効果がある。
と信号測定器を設けたので、被試験装置のプロセス入力
装置・プロセス出力装置を自動的に試験することができ
、試験時間が短縮できる効果がある。
第1図はこの発明の一実施例による情報処理装置の試験
装置を示すブロック図、第2図は従来の情報処理装置の
試験装置を示すブロック図である。 図において、(IIは試験装置、(2)は情報処理装置
、(3)は被試験装置群、(4)は試験用計算機、(5
)は補助記憶装置、(6)はコンソール入出力装置、(
7)は中央処理装置、(81は主記憶装置、(9)はメ
インテナンスパネル制御回路、αOはチャネル装置、(
至)、勾、(ハ)はケーブル、αQは信号測定器、Qη
は信号発生器、(至)はプロセス入力装置、α[有]は
プロセス出力装置を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
装置を示すブロック図、第2図は従来の情報処理装置の
試験装置を示すブロック図である。 図において、(IIは試験装置、(2)は情報処理装置
、(3)は被試験装置群、(4)は試験用計算機、(5
)は補助記憶装置、(6)はコンソール入出力装置、(
7)は中央処理装置、(81は主記憶装置、(9)はメ
インテナンスパネル制御回路、αOはチャネル装置、(
至)、勾、(ハ)はケーブル、αQは信号測定器、Qη
は信号発生器、(至)はプロセス入力装置、α[有]は
プロセス出力装置を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 中央処理装置、主記憶装置、プロセス入力装置、プロ
セス出力装置およびメインテナンスパネル制御回路から
成る情報処理装置を試験する試験装置において、試験用
計算機と、補助記憶装置と、信号発生器と、信号測定器
とを備え、前記信号発生器と前記信号測定器は前記試験
用計算機から制御するようにしたことを特徴とする情報
処理装置の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1027940A JPH02206845A (ja) | 1989-02-07 | 1989-02-07 | 情報処理装置の試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1027940A JPH02206845A (ja) | 1989-02-07 | 1989-02-07 | 情報処理装置の試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02206845A true JPH02206845A (ja) | 1990-08-16 |
Family
ID=12234896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1027940A Pending JPH02206845A (ja) | 1989-02-07 | 1989-02-07 | 情報処理装置の試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02206845A (ja) |
-
1989
- 1989-02-07 JP JP1027940A patent/JPH02206845A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108983077B (zh) | 一种基于jtag链路的电路板测试系统及测试方法 | |
JPH02206845A (ja) | 情報処理装置の試験装置 | |
JPH07322471A (ja) | 保護継電器の自動試験装置 | |
EP0046393A2 (en) | Numerical control devices | |
KR100219392B1 (ko) | 기능 검사가 가능한 범용 계측기 | |
JPH03222639A (ja) | 巡視点検方式 | |
JPS57178548A (en) | Testing method for digital input output-device | |
KR100250597B1 (ko) | 컴퓨터 기능검사 방법 및 이를 수행하기 위한 장치 | |
KR100250322B1 (ko) | 광통신용 에뮬레이션 디스플레이 장치 | |
KR970005820A (ko) | 열차운행 자동제어장치의 종합 검사장치 및 그 제어방법 | |
JP2908142B2 (ja) | マイコン自動検査装置 | |
JPH06194398A (ja) | 試験装置 | |
JPH08328896A (ja) | 情報処理装置の試験装置 | |
JP2000353008A (ja) | 監視制御装置 | |
JPS6116368A (ja) | 画像処理装置の検査装置 | |
JPH1185251A (ja) | デジタル制御装置およびそのデジタル用入出力基板試験装置 | |
JPS5810206A (ja) | プロセスコントロ−ラの試験装置 | |
JPH08202442A (ja) | デジタル計装システムのプロセス入出力試験装置 | |
JPH0231404B2 (ja) | ||
JPS6078362A (ja) | 自動試験装置の機能チエツク方式 | |
JP2571241B2 (ja) | 装置単体検査方式 | |
JPS61243540A (ja) | 分散型制御システムの機能検査方式 | |
JPH09127210A (ja) | 半導体テスト装置 | |
JPH0643244A (ja) | 宇宙線計測装置 | |
JPH0612588A (ja) | 設備点検方法 |