JPH02206830A - マージ処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、関係データベース処理等において。

あらかじめソートした複数個のソート列を入力として、
１個のソート列にマージする処理方法に関する。

〔従来の技術〕

一般に、関係データベース処理で扱う個々のデータをレ
コードと称しているが、該レコードは複数の異なる属性
を持つカラムから構成されている。

従って、関係データベース処理では、横方向にカラムを
縦方向にレコードを並べた表形式のデータを処理の対象
として、ソートやマージ処理が行われることＮなる。こ
の表形式をしたデータ自体をデータベースと称するが、
カラムの属性によっては直接比較が行えない場合や、カ
ラム長が可変長であるためにカラムの値を直接に比較す
ることが困難な場合がある。このため、ソー１−やマー
ジ処理の対象とするカラムから、比較によって大小関係
を判定するためのキーをレコード毎に作成し、キーを相
互に比較することで、データベースをソート、あるいは
マージするのが一般的である。

この種のデータベース処理では、レコードの件数が極め
て大きいデータベースや、複数の異なる情報を持つデー
タベースを処理の対象とすることから、汎用の電子計算
機でソートやマージ処理を行うと膨大な時間を必要とす
る場合が多い、このため、データベース処理の一部ある
いは全体を直接ハードウェアで実行して高速化する専用
処理装置が提案されている。ここでは、その−例として
特開昭６１−４２０３１号公報のソート処理装置につい
て説明する。以下の説明では、ソート対象とするデータ
はキーであり、すでにレコードからキーは生成されてい
るものとする。

第３図は特開昭６１−４２０３１号公報に示す従来技術
のソート処理装置の構成図である。同図において、１２
はバッファメモリを示しており、５０は制御回路、５１
は入力レジスタ、５２は出力レジスタ、５３はバンクア
ドレス発生回路、５４は入出力切替回路、５５は読出し
アドレス発生回路、５６は書込みアドレス発生回路、５
７はアドレス切替回路、５８はデータ切替回路、５９は
切替制御線（ＳＴ）　、６０はバンクアドレス線（ＢＡ
）、６１は■相信号線、６２は■相信号線、６３は状態
制御線（ＩＮＴ）　、６４はソート入出力切替信号線（
ＰＵＰ）　、６５は入力制御線（ＰＵＳＨ）、６６は出
力制御線（ＰＯＰ）、６７はデータ入出力線（ＤＩＯ）
、６８はソート回路である。

本ソート処理装置におけるソート処理の過程は。

初期ソート段階とマージ段階とからなり、切替制御線（
ＳＴ）５９によって指定する。初期ソート段階は、デー
タ入出力＠６７から与えられる大量な件数のソート対象
キーをデータ切替回路５８、入力レジスタ５１、入出力
切替回路５４を介してソート回路６８に人力し、ソート
回路６８で一度にソートできる件数を単位としてソート
処理を繰返して、その結果を入出力切替回路５４、出力
レジスタ５２．データ切替回路５８を介してバッファメ
モリ１２内にソート済みのキー列として格′納する段階
である。このソート済みのキー列をソート列と称する。

マージ段階は、初期ソート段階でバッファメモリ１２内
に格納した複数のソート列を、上記と同様の経路でソー
ト回路６８を用いてマージしてデータ入出力線６７から
出力する段階である。バッファメモリ１２の書込みアド
レス（ＡＤＷ）は書込みアドレス発生回路５６によって
生成し、読出しアドレス（ＡＤＨ）は読出しアドレス発
生回路５５によって生成する。ソート回路６８へ入力す
るソート列には、いずれのソート列から取出したもので
あるかを識別するための識別子（バンクアドレス）をバ
ンクアドレス発生回路５３によって付加すると共に、ソ
ート回路６８から出力された最小あるいは最大のソート
列の識別子を同バンクアドレス発生回路５３によって抽
出することにより、読出しアドレス発生回路５５ではバ
ッファメモリ１２から次に読出すべきソート列の読出し
アドレスを決定する。なお、第３図の動作の詳細は特開
昭６１−４２０３１号公報に詳述されているので、これ
以上の説明は省略する。

初期ソート段階でバッファメモリ１２内に格納される個
々のソート列に含まれるキーの件数は、ソート回路６８
で一度にソートできるキー数ｋに等しい、また、マージ
段階で一度にマージできるソート列の本数は、ソート回
路６８で一度に比較できるキー数に等しくｋである。従
って、上述の初期ソート段階とマージ段階によって、最
大に２個のキーをソートできる。ｋ２個を越える件数を
ソートする場合は、上述のマージ段階で得られたソート
列を再度バッファメモリ１２に格納して、第２段階のマ
ージ処理の入力ソード列とする再帰的なマージ処理を行
って全体をソートする。この様にして、−度にに個のソ
ート列をマージするマージ処理を、初期ソート段階も含
めてｉ段階繰返すことによって、最大に’個のキーをマ
ージすることが出来る。すなわち、第３図に示す従来技
術のソート処理装置は、上述したマージ処理を繰返すこ
とによって、はぼバッファメモリ１２の容斌で決まるキ
ー件数までソートすることが出来る。

〔発明が解決しようとする課題〕

第３図に示す従来技術では、ソート回路を用いて並列に
キーを比較し、初期ソート段階およびマージ段階におけ
るキーの比較を高速化しているが、マージ処理の継続に
必要なバンクアドレス情報をキーに付加してソート回路
に入力し、更に、バンクアドレスとキーをソート回路か
ら出方している。

このため、１個のキーを入力ソート列がら読出して出力
ソータ列に格納するのに、キーとバンクアドレスをソー
ト回路に入力し、かつ出方する必要があり、ソート回路
の人出カ速度が全体のマージ速度を制限する要因となっ
ていた。このため、キー長が長い場合は、キーの人出カ
時間によって件数当りのマージ速度が低下するという問
題があった。

また、従来技術のソート処理装置で、段階的にマージ処
理を繰返して大量のキーをソートする場合、バッファメ
モリ上で入力ソード列が格納されている領域とは別の領
域に出力ソード列を格納する必要があった。このため、
バッファメモリに出力ソード列を格納するための領域を
、あらがしめ確保しておく必要があり、バッファメモリ
の利用率が低下するという問題もあった。

更に、従来技術のソート処理装置では、データベースを
構成するレコードから作成したキーのみを処理の対象と
することから、キーとは別にレコードを格納しておいて
、キーのソート結果から所望のレコードを取出すための
管理機構が必要であった。このため、データベースを処
理するための機構が複雑になるといった問題もあった。

本発明は、上記従来技術の問題点を除去することを目的
として、キーの並列比較を行うソート回路からキーを出
力せずにマージ処理を行うことで処理速度を向上できる
マージ処理方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明のマージ処理方法は
、複数のソート列について、各々、ソート対象とする各
キーに格納順序を示す飛び先ポインタを付与して、該飛
び先ポインタが次のキー格納位置を示すことで、降順あ
るいは昇順にキーを整列させたソート列をキー格納手段
に形成し、ソート処理の第１段階では、前記キー格納手
段に格納された複数のソート列の先頭キーを読出し、該
先頭キーの全てに対して、少なくとも、読出し元のソー
ト列を識別するためのソート列番号、該先頭キーの格納
位置を示す格納ポインタ、および該先頭キーに付与され
た飛び先ポインタからなるマージ制御表を作成すると共
に、複数の先頭キーを。

各々に対応するソート処理吉号を付与してキー比較手段
に入力し、ソート処理の第２段階では、前記比較手段か
ら最大あるいは最小のキーに対応するソート列番号を出
力し、該出力されたソート列番号から前記マージ制御表
を参照して、該出力されたソート列番号に対応する格納
ポインタに基づいてキー格納手段に格納されたキーの飛
び先ポインタを書換えてマージ結果のソート列を生成す
ると共に、該出力されたソート列番号に対応する飛び先
ポインタの値から次ツキ−を前記キー格納手段より読出
し、該マージ制御表の対応するソート列番号の格納ポイ
ンタを飛び先ポインタを更新し、該続出したキーに該当
ソート列番号を付与して鹸記比較手段に入力することを
繰返すことを特徴とする。

〔作　用〕

最制、キー格納手段から複数個のソート列の先頭キーを
読出し、該続出した各先頭キーに固有な情報であるソー
ト列番号、格納ポインタおよび飛び先ポインタをマージ
制御表に登録し、キー比較手段に各先頭キーと該当ソー
ト列番号を入力する。

キー比較手段では、入力された複数の先頭キーの内から
最大あるいは最小のキーを選択し、該選択したキーに付
与されたソート列番号を出力する。

残りのキーおよびキーに付与されたソート列番号は、キ
ー比較手段に保持しておく。

次に、キー比較手段から出力したソート列番号からマー
ジ制御表を参照して、格納ポインタおよび飛び先ポイン
タを得て、格納ポインタの値に基づいて出力ソード列を
形成すると共に、飛び先ポインタの値に基づいてキー格
納手段から次のキーを読出す。該続出したキーは、マー
ジ制御表の対応するソート列番号の位置に格納ポインタ
と飛び先ポインタを登録した後に、ソート列番号を付与
してキー比較手段に入力する。キー比較手段では。

該入力されたキーと内部に保持していたキーとの間で比
較を行い、最大あるいは最小のキーを選択し、該選択さ
れたキーの持つソート列番号を出力する。

以下、出力したソート処理番号に基づくマージ制御表の
参照、出力ソード列の形成、次のキーの読出し、及びマ
ージ制御表の更新を繰返して、キー格納手段に格納され
ている複数のソート列をマージする。

これにより、マージ処理は、従来行われていたキー比較
手段からキーを出力してキー格納手段に格納する操作か
ら、キー比較手段から出力したソート列番号に基づくキ
ー格納手段に格納されたキーのポインタ書換え操作とす
ることができる。これにより、キー比較手段からキーを
出力する時間と出力したキーを格納する時間が不要とな
り、より高速なマージ処理を行うことができる。更に。

キー格納手段中でキーを移動することなくマージ処理を
継続できることから、従来必要であったマージ作業用の
出力ソード列格納領域が不要となる。

また、キーを移動しないでマージ処理を行うことから、
キー格納手段中にキー以外の情報、例えばキーを作成す
る際の元になるレコードをキーと同時に格納しておくこ
とできる。これにより、キーとレコードを同時に管理で
きることから、データベースを処理するための機構を簡
略に実現することができる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第１図に本発明方法の一実施例の構成図及び処理の一例
を示す０図において、１１は比較回路。

１２はバッファメモリ、１３はマージ制御表、１４はポ
インタバッファ、１５はバッファメモリからの読出しキ
ー　１６は比較回路１１の入カキ−１７は比較回路から
出力される出力ソード列番号。

１８は比較回路のデータ入力線、１９は比較回路からの
データ出力線である。

比較回路１１は、キーとソート列番号の組を複数件入力
して、該入力した複数のキーを相互に比較して最大ある
いは最小のキーに対応するソート列番号を出力し、残り
を内部に保持する回路である。バッファメモリ１２は、
マージ処理の対象となる複数本の入力ソード列および出
力ソード列を構成するキー、入力ソード列登録表１２１
、出力ソード列登録表１２２を格納するための記憶回路
であり、汎用計算機の主記憶装置と同様に半導体メモリ
素子等で構成される。マージ制御表１３は。

マージする入力ソード列対応に、ソート列番号、格納ポ
インタ、飛び先ポインタを保持する表で、格納ポインタ
と飛び先ポインタは、バッファメモリ１２上でキーの格
納位置を示すアドレス情報である。

第１図において、■から■の数字は処理のステップを示
している。本処理例は、バッファメモリ１２中に格納さ
れた２本のソート列＃０と＃１をマージする例であり、
アルファベット２文字をキー本体として、昇順にソート
された２本のソート列＃Ｏ，＃１を入力として、昇順に
ソートされた出力ソード列とすることを示している。バ
ッファメモリ１２中のキーは、大小比較を行うキー本体
に、バッファメモリ１２中でソート列を形成するだめの
飛び先ポインタを付加して格納されている。

例えば、ソート列＃０の先頭キーは、キー本体がＬｔ　
ａｂｌｌ、飛び先ポインタが＃０１であり、バッファメ
モリ１２中で＃００の位置に格納されている。このキー
の格納位置を示すアドレスを、格納ポインタと称する。

先頭キーの飛び先ポインタ＃０１は、ソート列＃Ｏで先
頭キーの次のキーの格納位置が＃０１であることを示し
ている。従って。

先び先ポインタをたどっていくことにより、ソート列を
先頭から順に読出すことができる。ソート列の最後のキ
ーに付加された飛び先ポインタは、後続するキーが無い
ことを示す特別な値”ｎｕｌｌ”としておく、また、各
ソート列の格納開始位置、すなわち各ソート列の先頭キ
ーの格納位置は、バッファメモリ１２中の入力ソード列
登録表１２１に登録しである。第１図の例では、マージ
対象とするソート列＃０と＃１の先頭キーの格納位置は
＃ＯＯと＃ｌＯである。

以下に本実施例におけるマージ処理の手順を説明する。

なお、■から■は第１図の処理ステップに対応している
。

マージ処理の第１段階は、マージ対象とする各入力ソー
ド列の先頭キーを読出して、マージ制御表１３を初期設
定することと、読出した先頭キーにソート列番号を付与
して比較回路１１に入力する段階である。以下に第１段
階の手順を示す。

■　バッファメモリ１２中の入力ソード列登録表１２１
に示された格納ポインタの値に基づいて、バッファメモ
リ１２からソート列の先頭キーを読出す、読出しキー１
５は、飛び先ポインタとキー本体からなる。第１図の例
では、読出しキー１５はソート列＃０の先頭キーであり
、その飛び先ポインタは＃０１、キー本体はｕ　ａｂｎ
である。

■　読出した先頭キーの情報をマージ制御表１３に登録
する。登録する情報は、該先頭キーが属するソート列番
号、該先頭キーの格納位置を示す格納ポインタ、該先頭
キーに付加された飛び先ポインタである。

■　読出しキー１５から飛び先ポインタを除去した後に
ソート列番号を付与して、入カキ−１６を形成する。第
１図の例では、入カキ＝１６はキー本体ｒｔ　ａｂ）ｌ
とソート列番号“’　＃　Ｏ”である。

■　入カキ−１６を比較回路１１に入力する。

以上の■から■の処理を、マージ対象とする入力ソード
列の数だけ繰返し、マージ制御表１３の初期化と、各ソ
ート列の先頭キーの比較回路工１への入力を完了する。

比較回路１１では、入力された複数のキーを相互に比較
して、最小キーを選択する処理を行う、ポインタバッフ
ァ１４には、出力ソード処理登録表１２２の格納アドレ
スを登録しておく。第１図のマージ制御表１３は、ソー
ト列＃０と＃１の先頭キーを読出して初期化した例であ
る。また、出力ソード列登録表１２２の格納アドレスは
“＄　ＯＯ”としている。

マージ処理の第２段階は、比較回路１１から出力された
ソート処理番号に基づいて、出力ソード列を形成するこ
とと、次のキーを読出してマージ制御表１３を更新し、
読出したキーを比較回路１１に入力する処理を繰返して
、マージ処理を継続する段階である。以下に第２段階の
処理手順を示す。

■　比較回路１１から最小キーのソート列番号１７を出
力し、マージ制御表１３の対応するソート列番号から格
納ポインタと飛び先ポインタを得る。第１図の例では、
ソート列＃０とソート列＃１の先頭キーｄｌ　ａｂＰ＃
と”　ａ　ａ　”　（７）　比較テあるから、小さい方
のキー１１　ａａ”のソート列番号＃１が出力される。

従って、得られる格納ポインタは“＃１０”、飛び先ポ
インタは＃１１”である。

■　ポインタバッファ１４に格納された値で指定される
バッファメモリ１２のアドレス位置に、■で得た格納ポ
インタの値を格納する。第１図の例では、ポインタバッ
ファ１４の初期値は、出力ソード列登録表１２２の格納
アドレス″＄００″であり、出力ソード列の先頭キーの
バッファメモリ１２中の格納位置が＃１０であること−
が該出力ソード列登録表１２２に格納される。

その後、ポインタバッファ１４の値は、該格納ポインタ
の値で更新しておく。

■　■で得た飛び先ポインタをアドレスとして、バッフ
ァメモリ１２から次のキーを読出す、第１図の例では、
飛び先ポインタの値が“＃１１”であるから、ソート列
＃１の２番目のキー（飛び先ポインタ＃１２、キー本体
“ｂａ”）を読出す。

■　第１段階の処理と同様に、マージ制御表１３の対応
するソート列番号の位置に、格納ポインタと飛び先ポイ
ンタを登録し、マージ制御表１３を更新する。第１図の
例では、マージ制御表１３におけるソート列番号＃１の
格納ポインタが“＃１０”から“＃、　Ｌ　Ｌ　”へ、
飛び先ポインタが“＃１１”から“＃１２”へ更新され
る。

■■とも第１段階の処理と同様に、キー本体にソート処
理番号を付与して比較回路１１に入力する。

以上示した■→■→■→■→■の処理をマージ処理の１
サイクルとする。バッファメモリ１２に格納されたキー
は、各キーに付加された飛び先ポインタチエインによっ
てソート列を形成している。

１回のマージ処理サイクルは、複数本の入力ソード列の
いずれかにチエインされている１個のキーの飛び先ポイ
ンタの値を、該キーが出力ソード列にチエインされるよ
うに更新することになる。

このようにして、複数本の入力ソード列の全てのキーが
１本のソート列としてマージされるまで。

上記マージ処理サイクルを繰返し実行していく。

マージ処理サイクルを継続して、いずれかの入力ソード
列が最終キーを読出したら、マージ制御表１３の対応す
るソート列番号の飛び先ポインタの位置にｎｕｌｌ値を
設定しておく。マージ処理サイクルの、■キー読出しで
、読出しアドレスとしてｎｕｌｌが指定された場合、当
該ソート列から読出すべきキーが存在しないことから、
■から■の処理を省略して■のソート列番号の出力を実
行する。

第２図は１本発明の一実施例に適用する比較回路１１の
構成例を示す図である。図中、３０は比較器３０１、転
送回路３０２．ユニット制御回路３０３およびメモリ　
（Ａ）３０４、メモリ（Ｂ）３０５からなる比較単位回
路であり、該比較単位回路３０が１次元アレイ状に接続
されである。３１は同期制御回路、３２はデータ入力回
路、３３はデータ出力回路、１８および１９は第１図に
示したデータ入力線およびデータ出力線である。

比較単位回路３０は、内部のメモリ３０４，３０５の各
々にキーを格納して、２個りキーの大小関係を比較器３
０１で判定して、大きい方あるいは小さい方のいずれか
のキーを隣接する比較単位回路に転送すると同時に、送
出した側と反対の側に隣接する比較単位回路から転送さ
れてくるキーを入力する。同期制御回路３１は、上記複
数の比較単位回路３０が同期して比較と転送動作を行う
ようにする制御する回路である。データ入力回路３２は
、データ入力線１８から供給されるキー本体とソート処
理番号の対を左端の比較単位回路３０−１に送り込む回
路である。比較回路の入力は、キー本体とソート列番号
の対であり、ソート列番号の値がキー本体の比較に影響
を与えないために。

ソート列番号をキー本体の最後部に付与する。データ出
力回路３３は、比較単位回路から転送されてくるキー本
体とソート列番号の組からソート列番号を切り離して、
ソート列番号のみをデータ出力線１９に送り出す回路で
ある。

本比較回路１１の全体の動作は以下の通りである。デー
タ入力線１８から入力されたキー本体とソート列番号は
、データ入力回路１８によって１次元アレイ状に接薊さ
れた比較単位回路群の左端の単位回路３０−１から入力
される。比較単位回路群に入力されたキーは、各単位回
路で並列に比較を行いキー本体が最小な値を持つキーを
データ出力回路３３に入力する。データ出力回路３３で
は、キー本体とソート列番号を分離し、データ出力線１
９にソート列番号のみ出力する。

第１図の実施例では、バッファメモリ１２に格納された
２本のソート列＃０と＃１をマージする場合を示したが
、入力ソード列の数が２以上の場合にも、比較回路１１
で同時に比較できるキーの件数まで容易に拡張すること
ができる。第２図に示した比較回路１１では、同時に、
比較できるキーの件数は、１次元アレイ状に接続する比
較単位回路３０の個数に比例することから、該単位回路
の個数を増やすことによって容易に拡張できる。

また、本実施例では、昇順にソートされたソート列を入
力として昇順にソートされたソート列を形成する処理の
例を示したが、降順にマージする場合には、入力ソード
列を降順にソートしてバッファメモリ１２に格納し、比
較回路１１において、入力されたキーの内から最大な値
を持つキーを選択することによって容易に実現できる。

更に、実施例では、１次元アレイ構造の比較回路を用い
る場合を示したが、複数のキーを比較して、最大あるい
は最小な値を持つキーを選択する機能を持つ回路であれ
ば、比較回路１１として適用することは容易である。こ
のような機能を持つ既知の回路例として、比較機能を持
つ連想メモリを挙げることができる。

また１本実施例では、説明を容易にするため、マージ制
御表１３６およびポインタバッファ１４をバッファメモ
リ１２と独立して設けているが、これらをバッファメモ
リ１２上に設けることも容易である。マージ制御表１３
は、ソート列番号毎にポインタと飛び先ポインタの値を
保持し、マージ処理サイクル毎にそれらの値を更新する
機能であることから、該マージ制御表１３を連想メモリ
に格納して、マージ制御表の検索・更新処理を高速化す
ることもできる。

〔発明の効果〕

本発明によるマージ処理方法によれば、以下のような効
果が得られる。

（１）比較回路からキー本体を出力せずに、バッファメ
モリ中のポインタの書換えでマージ処理を行うことから
、比較回路からキーを出力する時間と出力したキーを格
納する時間が不要となり、より高速なマージ処理を行う
ことができる。

（２）バッファメモリ中でキーを移動せずにマージ処理
を行うことから、従来必要であったマージ作業用の領域
が不要となり、より大意のキーをマージすることができ
る。

（３）バッファメモリ中でキーを移動しないことがら、
個々のキーにキー以外の情報、例えばキーの元となった
レコード情報等を同時に格納しておくことができる。

（４）従来はデータベースを構成するレコードからキー
を取出して、この取出したキーと元のレコードを独立し
て管理する必要があったが１本発明ではキーとレコード
を一括して管理できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は第１図に
おける比較回路の一例の詳細構成図、第３図は従来技術
のソート処理装置の構成図である。 １１・・・比較回路、 １２・・・バッファメモリ、 １２１・・・入力ソード列登録表、 １２２・・・出力ソード列費録表、 １３・・・マージ制御表、 １４・・・ポインタバッファ、 １５・・・バッファメモリからの読出しキー１６・・・
比較回路への入カキ− １７・・・比較回路からの出力ソード列番号、１８・・
・データ入力線、 １９・・・データ出力線。 第１ 図 ′３〇−

Claims (1)

【特許請求の範囲】
1. （１）あらかじめソートした複数のソート列を１個のソ
   ート列にマージするマージ処理方法であって、 複数のソート列について、各々、ソート対象とする各キ
   ーに格納順序を示す飛び先ポインタを付与して、該飛び
   先ポインタが次のキー格納位置を示すことで、降順ある
   いは昇順にキーを整列させたソート列をキー格納手段に
   形成し、ソート処理の第１段階では、前記キー格納手段
   に格納された複数のソート列の先頭キーを読出し、該先
   頭キーの全てに対して、少なくとも、読出し元のソート
   列を識別するためのソート列番号、該先頭キーの格納位
   置を示す格納ポインタ、および該先頭キーに付与された
   飛び先ポインタからなるマージ制御表を作成すると共に
   、複数の先頭キーを、各々に対応するソート処理番号を
   付与してキー比較手段に入力し、 ソート処理の第２段階では、前記比較手段から最大ある
   いは最小のキーに対応するソート列番号を出力し、該出
   力されたソート列番号から前記マージ制御表を参照して
   、該出力されたソート列番号に対応する格納ポインタに
   基づいてキー格納手段に格納されたキーの飛び先ポイン
   タを書換えてマージ結果のソート列を生成すると共に、
   該出力されたソート列番号に対応する飛び先ポインタの
   値から次のキーを前記キー格納手段より読出し、該マー
   ジ制御表の対応するソート列番号の格納ポインタ、飛び
   先ポインタを更新し、該読出したキーに該当ソート列番
   号を付与して前記比較手段に入力することを繰返すこと
   を特徴とするマージ処理方法。