JPH02205991A - 携帯可能電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、たとえば外部装置との間でデータの伝送を
行うことが可能なＩＣカード等の携帯可能電子装置；碇
キ与壽に関する。

（従来の技術） 最近、新たな携帯可能なデータ記憶媒体として、不揮発
性メモリ（メモリ部）および、これらを制御するＣＰＵ
などの制御素子（制御部）を有するＩＣチップを内蔵し
たＩＣカードが開発されている。この種のＩＣカードが
内蔵するデータメモリは、データ格納の単位が固定長で
ある。そして、このデータ格納単位よりも長いデータの
記憶が要求された場合、まず記憶要求データを最大デ−
夕格納単位長で分割する。次に、格納時のデーる。

その分割されて格納済みの記憶データの読出しを要求さ
れた場合、記憶データを形成するに必要となる全分割デ
ータを統合し、格納時それぞれに付加したチェック情報
により記憶データの正当性を確認した後に要求処理に移
る。

このように、分割格納済みの記憶データの読出し時、読
出し要求記憶データを構成するのに必要となる全分割デ
ータに対し、それぞれに付加されているデータチェック
情報による読出し要求記憶データの正当性の確認処理を
最初に一括して行うため、処理対象記憶データを構成す
る分割データの数（すなわち記憶データの長さ）により
、正当性の確認処理実行時間が変化し、要求された読出
し処゛理の完了時間にもその差がでるという欠点があっ
た。

すなわち、第６図のフローチャートに示すように、目的
の記憶データの最初の分割データをデータメモリから検
索した際、制御素子は処理の対象となる記憶データの構
成要素である全分割データについて付加されているデー
タチェック情報によりチェックし、処理対象の記憶デー
タの正当性を確認する。この確認の結果、記憶データが
異常の場合、制御素子はその異常を示すステータスコー
ドを内部メモリにセットする。ついで、制御素子はこの
内部メモリにセットしたステータスコードを外部装置と
してのＩＣカードリーダ・ライタへ送出する。

上記確認処理により、処理対象記憶データの正。

光性が確認された場合、先頭の分割データを読出してバ
ッファメモリに記憶する。そして、全分割データのバッ
ファメモリへのセットが終了した場合、あるいはバッフ
ァメモリが満杯状態となった場合、バッファメモリのデ
ータをＩＣカードリーダ・ライタへ出力する。

また、上記データメモリの処理対象の分割データを全て
読出した時点で、上記全分割データのバッファメモリへ
のセット終了、あるいはバッファメモリの満杯状態とな
らなかった場合、次に続く分割データのデータメモリか
らの検索を行う。

したがって、処理対象記憶データの正当性の確認を、上
記したように処理対象記憶データを構成する全分割デー
タについて、付加されたデータチェック情報により行う
。このように、全分割データを一括してチェックしてい
るため、処理対象記憶データの長さが処理時間を左右す
るものとなる。

たとえば、分割を行わずとも、データメモリへの格納が
可能な記憶データを対象とした処理と分割データが十分
に大きな格納部を一杯に用いる程のボリュームを持つ記
憶データを対象とした処理とを実行時間で比較した場合
、分割データのチェックと分割データ検索時間に要する
時間が作用し、後者の方が前者に比べて長い時間を要す
る。

この処理時間の変動を、ＩＣカード側はあらかじめ知り
、ＩＣカードリーダ・ライタとの間で取決められている
要求処理の受信からその処理結果のＩＣカードリーダ・
ライタへの送出までの制限時間内に収まるか等の判断を
行い、必要ならば読出しデータの送出より前に、処理制
限時間の延長要求等をＩｃカードリーダ・ライタに対し
て送出する。この処理は、複数回の通信が必要な場合の
初回のみであり、以後の継続した処理については、はぼ
一定の処理時間で処理結果をＩＣカードリーダ・ライタ
へ送出する。

すなわち、初回の処理と以後の処理に大きな差ができる
可能性があり、また初回の処理に要する時間が定まらな
いという欠点があった。

（発明が解決しようとする課題） 上記のように、分割格納済みの記憶データの読出し時、
処理対象記憶データを構成するのに必要となる全分割デ
ータに対し、それぞれに付加されているデータチェック
情報による処理対象記憶データの正当性の確認処理を最
初に一括して行うため、処理対象記憶データを構成する
分割データの数（すなわち記憶データの長さ）により、
正当性の確認処理実行時間が変化し、要求された読出し
処理の完了時間にもその差がでてしまう。このため、分
割データの数が大きく変化すると、初回の処理時間に大
きな差が現れ、外部装置と取り決めである処理時間の制
限を監視する制御プログラムの負担が大きく、また読出
し処理において、読出しデータの外に処理制限時間の延
長要求を送出しなければならず、初回の処理時間と以後
続く処理時間との間に大きな差が現れ、外部装置の負担
も大きなものとなっている。

これを回避するために、分割データの数が大きく変化し
ようとも初回の処理時間に大きな差が現れず、はぼ一定
となり、外部装置と取り決めである処理時間の制限を監
視する制御プログラムの負担を軽減でき、読出し処理に
おいて、読出しデータの外に処理制限時間の延長要求を
送出しなくて良く、初回の処理時間と以後続く処理時間
との間に大きな差が現れないため、外部装置の負担も軽
減できる。

［発明の構成］ （課題を解決するための手段） この発明の携帯可能電子装置は、１つの処理、象の記憶
データが固定長のデータごとに分割されているとともに
チェック用のデータチェック情報を付加して格納してい
るデータメモリ、このデータメモリに対して固定長デー
タの読出しおよび書込みを行うための制御素子、上記デ
ータメモリから読出した固定長データを記憶するバッフ
ァメモリ、上記データメモリから読出した固定長データ
ごとの正当性をデータチェック情報により確認する確認
手段、この確認手段によりエラーが確認された場合、エ
ラーステータスを外部装置へ出力する第１の出力手段、
上記確認手段により正当性が確認された場合、その固定
長データをバッファメモリに記憶する記憶手段、および
この記憶手段による記憶により、上記バッファメモリが
満杯になった際、上記バッファメモリの記憶内容を外部
装置へ出力する第２の出力手段から構成されている。

（作用） この発明は、要求処理を実行する前に行う、処理対象と
なる記憶データの正当性の確認処理を、記憶データを構
成する全分割データの正当性確認の一括処理ではな（，
１回の実行で処理できる分割データの正当性の確認処理
とし、この確認した記憶データの状態をと要求処理を実
行することにより、処理対象記憶データを処理する際に
、複数回の実行が必要な場合に、初回の処理実行時に、
記憶データの正当性の確認処理時間を分割データ数の変
化による変動が生じないようにしたものである。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第２図はこの発明に係る携帯可能電子装置処理装置の構
成を示しており、カードリーダ・ライタ（外部装置）１
１とＩＣカード（携帯可能記憶媒体）１２とによって構
成されており、たとえばカードリーダーライタ１１から
の所定レコードの読出しコマンドに対して複数の電文の
やりとりで処理が行われるようになっている。

カードリーダ・ライタ１１は、コマンド電文を１、　Ｃ
カード１２に送信したり、ＩＣカード１２からのレスポ
ンス電文を受信するものである。

ＩＣカード１２は、データメモリ２１、制御素子（ＣＰ
Ｕ）２２、バッファメモリ２３などによって構成されて
いる。

次に、このような構成において、ＩＣカード１２におけ
るデータの記憶、読出しについて説明する。

まず、データの記憶について説明する１、すなわち、カ
ードリーダ・ライタ１１からのデータ記憶コマンド電文
はＩＣカード１２に送信される。

ＩＣカード１２はそのデータ記憶□コマンド電文内の記
憶データを所定のレコードとしてデータメモリ２１に分
割記憶される。たとえば、第３図に示すように、長さ情
報と記憶データからなるデータ（ルーコード）が、デー
タ１、データ２、データ３、データ４の４つに分割され
てデータメモリ２１に記憶される。この際、各データ１
〜４には、それぞれ格納用情報とデータチェック情報と
が付与される。上記格納用情報は、制御素子２１が分割
データを検索する際に用いる情報であり、デー・タチェ
ック情報はＣＲＣチェック等が行える情報である。

次に、データの読出しについて、第１図に示すフローチ
ャート、および第４図、第５図に示す読出し処理の遷移
図を参照しつつ説明する。すなわち、カードリーダ・ラ
イタ１１からの読出しコマンド電文はＩＣカード１２に
送信される。ＩＣカード１２内の制御素子２２はその読
出しコマンド電文による指定レコードに対して、データ
メモリ２１に分割記憶された指定レコードの一部の分割
データを読出し、データチェック情報により分割データ
の正当性を確認する（ＳＴＩ）。この確認の結果、第５
図（Ｃ）に示すように、異常が確認された場合（Ｓｒ１
）　　制御素子２２は内部メモリ（図示しない）にエラ
ーフラグを立てるとともに、エラーステータスコードを
記憶する（Ｓｒ１）。また、制御素子２２は異常が発見
された分割データをバッファメモリ２３に記憶する（Ｓ
ｒ１）。

４そして、分割データ内の読出すべきデータの全てをバ
ッファメモリ２３に記憶した際、制御素子２２は現在処
理した分割データが異常であるか否かをエラーフラグの
状態をチェックして調べ（Ｓｒ１）　、異常が生じてい
た場合、バッファメモリ２３内の分割データとともに、
内部メモリのエラーステータスコードとをカードリーダ
・ライタ１１に送出する（Ｓｒ１）。

この場合、エラーステータスコードとバッファメモリ２
３内の分割データとをカードリーダーライタ１１に送出
する場合について説明したが、先に、バッファメモリ２
３内の分割データのみを送出し、後に、要求があった場
合にエラーステータスコードを送出したり、バッファメ
モリ２３内の分割データを送出せずに、エラーステータ
スコードのみを送出して処理を終了するものであっても
良い。

また、上記ステップ２による正当性の確認時に、正当性
が確認された場合、第４図（ａ）〜（Ｃ）、および第５
図（ａ）、（ｂ）に示すように、制御素子２２は分割デ
ータをバッファメモリ２３に記憶する（Ｓｒ１）。

そして、分割データ内の読出すべきデータの全てをバッ
ファメモリ２３に記憶した際、制御素子２２は現在処理
した分割データが異常であるか否かをエラーフラグの状
態をチェックして調べ（Ｓｒ１）　、異常が生じていな
い場合１、全分割データの読出し処理が終了したか否か
を判断する（Ｓｒ１）。この判断の結果、全分割データ
の読出し処理が終了していた場合、制御素子２２はバッ
ファメモリ２３内の分割データをカードリーダ・ライタ
１１に送出する（Ｓｒ１）。

また、全分割データの読出し処理が終了していなかった
場合、制御素子２２はバッファメモリ２３内のデータ格
納状況をチェックする（Ｓｒ１）。このチェックの結果
、バッファメモリ２３に新たなデータを格納する空領域
が存在しない満杯状態の場合、制御素子２２はバッファ
メモリ２３内の分割データをカードリーダーライタ１１
に送出する（Ｓｒ１）。継続する分割データの読出しは
、続いてカードリーダ・ライタ１１からの継続読出しコ
マンドに応じて、読出し処理が行われる。

また、上記ステップ７によるデータ格納状況のチェック
時に、バッファメモリ２３に新たなデータを格納する空
領域が存在する場合、制御素子２２は継続しているデー
タを含む分割データの検索処理を行い（Ｓｒ１）、ステ
ップ１に戻る。

上記したように、データメモリから読出したデータの正
当性の確認を、処理対象となる分割データ、１つの正当
性の確認で終えているので、たとえ記憶データを構成す
る分割データの数が多大なものになろうとも、処理要求
を受信してから実際にバッファメモリへの分割データの
格納を始めるまでの時間は、分割データの数が１つの時
と同じであり、処理要求の受信から処理結果の送出まで
の時間は、分割データの数の変動に影響されないように
できる。

したがって、記憶データの読出し終了まで複数回の処理
要求の受信または継続処理要求の受信と処理結果の送出
を必要とする処理において、初回の処理時間つまり処理
要求の受信から処理結果の送出までの時間と以後の処理
時間との間に大きな差が生じないようにできる。

［発明の効果］ 以上詳述したようにこの発明によれば、分割データの数
が大きく変化しようとも初回の処理時間に大きな差が現
れず、はぼ一定となり、外部装置と取り決めである処理
時間の制限を監視する制御プログラムの負担を軽減でき
、読出し処理において、読出しデータの外に処理制限時
間の延長要求を送出しなくて良く、初回の処理時間と以
後続く処理時間との間に大きな差が現れないため、外部
装置の負担も軽減できる携帯可能電子装置を提供できる
。

【図面の簡単な説明】

第１図から第５図はこの発明の一実施例を説明するため
のもので、第１図は読出し処理を説明するためのフロー
チャート、第２図は携帯可能電子装置とカードリーダ・
ライタの構成を示すブロック図、第３図はデータメモリ
の構成例とレコード体系を説明するための図、第４図お
よび第５図は読出し処理の遷移図であり、第６図は従来
の読出し処理を説明するためのフローチャートである。 １１・・・カードリーダ・ライタ（外部装置）、１２・
・・ＩＣカード（携帯可能電子装置）、２１・・・デー
タメモリ、２２・・・制御素子、２３・・・バッファメ
モリ。 出願人代理人　弁理士　鈴　江　武　彦第２図 第１図 （ａ） 筒 図 （ａ） 第６ 図

Claims (1)

1. 【特許請求の範囲】 １つの処理対象の記憶データが固定長のデータごとに分
   割されているとともにチェック用のデータチェック情報
   を付加して格納しているデータメモリと、 このデータメモリに対して固定長データの読出しおよび
   書込みを行うための制御素子と、 上記データメモリから読出した固定長データを記憶する
   バッファメモリと、 上記データメモリから読出した固定長データごとの正当
   性をデータチェック情報により確認する確認手段と、 この確認手段によりエラーが確認された場合、エラース
   テータスを外部装置へ出力する第１の出力手段と、 上記確認手段により正当性が確認された場合、その固定
   長データをバッファメモリに記憶する記憶手段と、 この記憶手段による記憶により、上記バッファメモリが
   満杯になった際、上記バッファメモリの記憶内容を外部
   装置へ出力する第２の出力手段と、を具備したことを特
   徴とする携帯可能電子装置。