JPH02204815A - 複数の取り外し可能なユニットを備える電子システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子システム、例えば、共通の通信バスを介
して互いに接続され、システムの動作を中断することな
く共通通信バスから接続または断路することができるい
くつかのユニットを含む複数の取り外し可能なユニット
を備える中央サブシステムに関する。

従来の技術 ］ンピ二−タの中央サブシステムは、コネクタを介して
、「ラック底のバス」と呼ばれるバスに電気的に接続さ
れた電子ボードの形態の多様な取り外し可能なユニット
を備えている。このコネクタは特に、不良ボードを取り
替えたいとき、メンテナス動作を容易にするという利点
がある。勿論、同じシステムが複数のバスを所有するこ
ともてきる。システムのいくつかのユニットが接続され
たバスは、一般にボード間のデジタル信号を伝送する機
能ラインを備える。さらに、給電およびメンテナスの信
号を伝送する給電ラインとメンテナスラインを備える。

発明が解決しようとする課題 バスの機能ラインは、このバスに接続されたボードの送
信器と受信器の間に接続を形成する。従って、所定の機
能ラインは、これら各ボードに属する複数の送信器と複
数の受信器に接続される。

このため、システムが作動しているとき、システムのボ
ードの１つを接続または断路すると、バス上で交換され
る信号が干渉を受ける恐れがある。

スプリアス信号が、コネクタコンタクトのバウンドのよ
うなライン上の影響により生じる。さらに、操作される
ボードの送信器の状態が不確実であるため、送信器は所
望しない信号を発することになる。また、ボードの接続
は、電源への接続時にサージ電流による干渉を起こすこ
ともある。

現在、大部分の電子システム、特に情報処理システムは
、処理能力またはメモリ容量の拡大を可能にするためモ
ジュール式で構成されている。例えば、コンピュータの
中央サブシステムは、複数のプロセッサボード、複数の
メモリボードおよび複数の入出力モニタボードを備える
。このようなモジュール技術はまた、１つもしくは複数
のボードが故障した場合にも、機能低下状態のモードの
システムを機能させることもできる。

しかし、１つのボードの故障が検出されると、このボー
ドを取り替えるためには、メンテナンスサービスが介入
しなければならない。この作業は一般にサービスプロセ
ッサを備え、かつ処理ユニットおよびメモリに作用して
、出来ればデータを保護し、取り替えるべきボードを分
離するメンテナンス装置を用いて実施される。従って、
取り替え作業の間システムは停止する。次に、メンテナ
ンス係はサービスプロセッサにシステムを再始動するよ
う命令する。

この方法は、ボード操作が電気的な干渉、すなわちシス
テム中への偽情報を引き起こさないことを保証するもの
の、不確定の時間の間、システム機能を完全に中断しな
ければならない。ところが、この中断は、一般に実行中
のプログラムを最終的に停止することになるので、これ
らプログラムはシステムを再初期化した後完全にやり直
さなければならない。その結果、ユーザに対して大きな
問題が生じる。さらに、システム動作の中断は、システ
ムの絶対的な使用可能性を必要とするアプリケーション
においては容認できない場合もある。

このため、高価な予備のすなわち並列のシステムを用意
しなければならない。

本発明の目的は、動作を完全に中断することなく、ボー
ドの取り替え作業を行うことのできる電子システムを提
供することにある。

課題を解決するための手段 本発明によるならば、複数のユニットと、それら複数の
ユニット同士を接続するための少なくとも１つのバスを
備え、各ユニットはメンテナンス装置と協働し、該ユニ
ットの１つもしくは複数が取り外し可能に上記バスに接
続されている、電子システムが提供される。当該電子シ
ステムにおいて、各ユニットは、上記取り外し可能なユ
ニットの断路または接続時に、システムの動作を中断す
ることなく、取り外し可能なユニットの各々の機能的分
離を確実にするために、メンテナンス装置により選択的
に制御される第１手段と、メンテナンス装置により制御
され、干渉に対する高い免疫性を受信装置に与えるモー
ドによってユニットの受信装置を作動させることができ
る第２手段を備えることを特徴とする。

干渉に対する回路の免疫性を改善するための様々な解決
方法が知られている。受信器に関しては、スプリアスな
パルスに対して受信器を不感応性にすることのできるフ
ィルタタイプの回路を備えることができる。受信器中に
フィルタを導入すると、受信器の通過周波帯を低下させ
るので、送信モードを調整するのが望ましいことに留意
されたい。

非同期送信モードでは、この調整は自動的に行われる。

というのは、送信は、受信器により供給される肯定応答
信号の受信により調整されるからである。

もう一つの方法は、送信される信号の繰返して送信して
、干渉により起こり得る誤りを検出し訂正するものであ
る。デジタル信号の場合には、分離したエラーを訂正す
るための誤り訂正符号の使用を考えることもできる。

以上のような解決法のうち、干渉に対する免疫を可能に
する回路の実現、ならびに付属する制御回路の実現の両
方について、実施が出来る限り簡単なものを選択するの
が望ましい。

さらに、本発明の別の態様によれば、電子システムは、
上記受信装置の各々が、高速受信器と呼ばれる受信器と
、低速受信器と呼ばれる補助受信器とを具備することに
より、上記第２手段が実現され、上記メンテナンス装置
が、上記低速受信器の作動を許可したとき、高速受信器
の作動を禁止し、また反対に高速受信器の作動を許可し
たとき低速受信器の作動を禁止し、送信装置が、低速受
信器の作動中には低速モードで、また、高速受信器の作
動中には高速モードで作動するように制御されることを
特徴とする。

一般的には、デジタルシステムは同期していることから
、交換される信号を同期化するのに使用される共通のク
ロックを備える。また、本発明の特別な実施態様によれ
ば、送信器の低速および高速機能モードは、クロックの
周波数を変えることにより得られる。標準の周波数では
、送信器は高速モードであり、低速モードに移るために
は周波数を小さくするだけでよい。

本発明の別の態様によれば、本システムは、各受信器が
、高速機能に対応する３状態インバータと、３状態シユ
ミツトトリガとを備えることを特徴とする。従って、受
信器の低速もしくは高速の機能は、インバータまたはシ
ュミットトリガを高インピーダンス状態に設定すること
により選択することができる。低速受信器としてシュミ
ットトリガを使用する場合には、受けた信号を考慮する
ための上下のトリガスレショルドを定めることができる
という利点がある。

必要なろ波の特性を獲得するため、低速受信器の通過周
波帯を定めるのが望ましい。このため、シュミットトリ
ガに付属する補助フィルタを備えることができる。しか
し、この解決法は受信器の作製を複雑にする。この問題
点を解決するため、本発明の別の特徴に従い、シュミッ
トトリガを構成する要素の寸法をその時定数が増加する
ように決定することにより、各低速受信器に望ましいろ
波特性を容易に達成することができる。勿論、この寸法
決定は、使用した方法によって異なる受信器の電荷特性
を考慮に入・れて行う。例えば、ＭＯＳまたはＣＭＯ３
技術では、負荷インピーダンスは実質的に容量性である
ので、使用したトランジスタの抵抗を大きくするだけで
よい。

以上述べた対策は、ボードの断路または接続により起こ
り得る干渉に対して受信部を不感応性にすることを目的
とする。しかし、ろ波すべき干渉が大きければ大きいほ
ど、ろ波手段はシステムの高速性を困難にする。従って
、干渉は可能な限り減少することが望ましい。

さらにまた、本発明の別の特徴によれば、干渉発生を予
防したり、あるいはそれを減衰するための補助手段が備
えられる。

干渉は、第１に操作したボードの送信器により起こり得
る。ボードの断路または接続は、回路の状態は不確定と
なる遷移相を伴う。特に送信器は制御されてない出力信
号を生じる場合もある。この恐れを避けるため、本発明
の追加的な特徴によれば、取り外し可能な各ユニットが
コネクタを介して上記バスに接続され、取り外し可能な
ユニットの送信器は３状態式の送信器であり、取り外し
可能なユニットが、上記コネクタの機能ピンの接続また
は断路操作の間、上記送信器を高インピーダンス状態に
する制御手段を備えるようにする。

さらに、ボードを電源電圧、または主電源に接続すると
、給電された回路と給電構造の大容量負荷により電流ス
パイクが生じる。この電流スパイクは、このように干渉
される可能性のある他のユニットも給電する回路に影響
を及ぼす。また、この問題を避けるため、本発明の他の
特徴によれば、ろ波手段がこの電流スパイクを制限する
ために備えられる。

本発明の他の特徴と詳細は、添付の図面を参照にして行
う下記の説明によりさらに明らかになるであろう。

実施例 第１図は本発明の範囲に含まれる電子システムを示す図
である。しかし、本発明は、図示した電子システムに限
定されるものではない。

図示したシステムは、コンピュータの中央サブシステム
である。このようなシステムは複数のプロセッサ、複数
のメモリボードおよび所定数の大カー出カニニットを備
える。これらユニットＵ１、Ｕ２、Ｕ３はすべて「ラッ
ク底のバス」と呼ばれるバスＢを介して互いに結合して
いる。また、他のユニット（図示していない）が接続さ
れる１つもしくは複数のバスＢ′を備えて、システムの
容量を拡張することも可能である。このような場合には
、特殊制御ユニットＵ４はバス同土間の通信を実現する
ために設けた機能を備える。

このシステムは、特にシステムの初期化ならびにメンテ
ナンス動作の役割を果たすサービスプロセッサＳＰも備
える。サービスプロセッサＳＰはシステムとオペレータ
間の通信を可能にする表示および制御手段を備える。所
定のメンテナンス動作を制御するために、サービスプロ
セッサＳＰが、バスＢ、Ｂ’　をつなぐ「メンテナンス
チャネル」と呼ばれるメンテナンスラインＬＭにより各
ユニットＵ１、Ｕ２、Ｕ３、Ｕ４に接続されている。

各ユニットは、バスのレベルで、これらラインに接続さ
れたメンテナンス回路（図示せず）を備えている。これ
らのメンテナンス回路は、診断作業を行い、各ユニット
にサービスプロセッサにより制御されたメンテナンス動
作を実施させることができる。メンテナンス動作の一例
として、各ユニット中に含まれる回路の良好な機能状態
を確認し、場合によっては欠陥の位置を探知することの
できる非機能的試験を挙げることができる。サービスプ
ロセッサも、ターミナルとして、入カー出カニニットと
同様に、本システムに接続することができる。この形式
の接続（図示せず）は、試験プログラムを起動させて、
機能的試験の実施を可能にする。

図示した実施例では、本システムは、特にバスを介して
伝送された信号を同期化するため、同期化信号をユニッ
トに送るクロック回路Ｈも備えている。これらの同期化
信号りは、コネクタラインｈとバスＢＳＢ’　を介して
ユニットに送られる。

本システムは、ユニットに含まれる回路に必要なすべて
の供給電圧を供給するため給電回路Ａを備える。このた
め、給電回路Ａから出る給電ラインＬＡはバスＢＸＢ″
　と再びつながっている。

勿論、サービスプロセッサＳＰをクロック回路Ｈと給電
回路Ａに接続し、これら回路を制御することができる。

第２図は、バスＢと１つのユニットすなわちボードＵ１
との間の様々なタイプの接続を詳細に示すものである。

第１カテゴリの接続は、給電電圧ＵＡとアースＵＢをボ
ードに供給する一組の供給ラインＬＡで構成される。

他の接続は、サービスプロセッサＳＰとユニットに付属
するメンテナンス回路４の間の通信を可能にするメンテ
ナンスラインＬＮから構成される。

接続りは、クロック信号を伝送する。最後に、機能ライ
ンＬＦは受信器１．３０入力と、ユニットの送信器２．
３の出力に接続される。ユニット３は、受信器／送信器
として二重の機能を果たす。

受信器と送信器ブロックでの矢印または三角形の表示は
、信号の方向、すなわち、信号がボードへの入力である
かボードの出力であるかを示す。第２図は、概略的な表
示にすぎず、明瞭化のため、異なるカテゴリの伝送また
は信号搬送および給電ラインを分離して表示したことに
留意されたい。

実際には、技術的理由で、これらラインは図とは異なる
様式で配置される。特に、給電ラインは多数存在しても
よく、バスおよびボードへのエネルギ分配が最良となる
ように通常配置されている。

組み立ておよび取り替え操作を簡単にするために、ユニ
ットＵｌが、複数のコンタクトパッドを備えた電子ボー
ドの形状をしている。これらコンタクトパッド自体もコ
ネクタの本体７Ａに接続されており、これと対になって
いる本体７Ｂはバス已に接続されている。

この形式の接続では、残りのシステムが作動し続けてい
る間、ボードの断路または接続を行うと、許容できない
干渉を引き起こす恐れがある。この問題を防ぐために従
来使用されてきた方法は、介入の間中、システムの機能
を中断する、あるいは少なくとも信号のバスへの伝送に
関する機能をすべて中断することであったことはすでに
述べた。

これは、バスへの伝送を同期化するクロック信号を凍結
させることにより達成される。この方法の問題点を考慮
すると、機能を中断することなくシステムのボードの接
続および断路操作を可能にする手段を見出すことが望ま
しい。

本発明によれば、次の利点： １）ボードの操作が行われるバスに接続される全受信器
からの雑音とスプリアス信号に対する免疫性（第３およ
び第４図）の向上、 ２）−接続もしくは断路されるボードの送信器が制御不
可能に伝送するのを防止する手段（第３および第５図）
と、 一接続されたボードの電圧への段階的な接続を確実にす
る手段（第７図） を用いた干渉の主な原因の消去または少なくとも減衰が
達成される。

第３図は、本発明を実施するボードの具体的な手段をさ
らに詳しく示す。一般に、送信装置２と受信装置１がボ
ードとバスの間のインターフェースに存在する。説明を
簡単にするため、これら装置の各々１つだけを示した。

送信装置２の出力信号は、接続ラインＦを介してコンタ
クトパッドＰＦに現れる。このパッドはコネクタの本体
７Ａに付属するピンに接続される。同様に、受信装置１
への入力信号が、本体７Ａのピンから、付属するパッド
ＰＲおよび接続ラインＲを介して受信される。送信およ
び受信装置は、ボードの内部論理回路Ｌｌの出力および
入力回路１２および１１にそれぞれ接続される。例えば
、出力回路１２は、信号をラインＩを介して送信装置２
の人力に供給し、入力回路１１は受信装置１の出力に現
れるラインＰＲを介して信号を受ける。

一般に、ボードはコンタクトパッドＰＭを介してメンテ
ナンスラインに接続されるメンテナンス回路４によりサ
ービスプロセッサＳＰと通信する。

複雑なシステムでは、サービスプロセッサ機能の分散を
可能にするこのような回路を備えるのが一般的である。

回路４は図面では分離した回路として示されているが、
分散した形式で作成されることが多い。これら回路のう
ちいくつかは、ボードの集積回路内部に組み込むことが
できる。メンテナンス回路の特殊な態様に関係なく、そ
の役割は常にサービスプロセッサにより供給される命令
を受けて復号し、これら命令に対応する制御信号を発生
することである。

本発明に特別な特徴によれば、不可欠なメンテナス回路
の機能は、まず受信器の低速および高速モードの制御に
関する機能と、付随的に、送信器の高インピーダンス状
態への設定を制御する機能だけである。

ボードの各受信装置１はシステムが正常に機能するとき
使用される第１受信器１Ａを備える。この受信器１Ａ、
すなわち「高速受信器」には、受けた信号を歪ませる干
渉をより完全にろ波するために設計された第２受信器１
Ｂ、すなわち「低速受信器」が付属している。これら回
路の詳細な説明は第４図を参照にして、以下に行う。受
信器１Ａまたは１Ｂの一方もしくは他方の動作は、受信
器の状態を制御するため、制御回路８から発し、接続ラ
インＶ、を介して受信器１Ａおよび１Ｂに場合に応じて
伝送される制御信号により制御される。制御回路８の詳
細な態様も第４図に示した。

サービスプロセッサから受けた命令に対応して、メンテ
ナンス回路４は信号を送るが、この信号の論理値は、受
信器をラインＩＮＳを介して低速または高速モードのい
ずれかに置かなければならないかを示している。各回路
８も内部論理回路ＬＩの回路１８からラインＶＮを介し
て信号を受ける。

ラインＶＮを介した信号は、受信装置１の２つの受信器
１Ａ、１Ｂを高インピーダンス状態に設定する役割を果
たす。

システムの各取り外し可能なボードは、また、これに含
まれる各送信装置２について、１つの制御回路９を含む
。この制御回路は、ラインＥを介して制御信号を送るこ
とにより送信器の状態を制御し、付属する送信装置２の
高インピーダンス状態を作動させる働きをする。回路９
は内部論理回路の回路１９からラインＥＩを介して信号
を受ける。

信号ＥＩ４は送信の分離を制御する働きをする。

制御回路９もメンテナンス回路４からラインＥＭとライ
ンＡＣＫを介して信号を受ける。最後に、回路９は供給
電圧ＵＡ、ＵＢを検出するための回路１０からラインＥ
Ａを介して信号を受ける。回路９と１０の両方の態様と
、これらの機能については第５および第６図を参照にし
て後に述べる。

ボードの回路のための電力は、給電ラインＬＡに接続さ
れた給電パッドＰＡ、ＰＢを介して供給される。これら
給電パッドはボードの回路用の給電構造に接続される。

図面には示されてないが、一般に多数の給電パッドが備
えられる。この数は、ボードの回路数により異なる。

最後に、コネクタを介して、ボードはラインｈを介した
クロック信号を受ける。このクロック信号は、その同期
化のため内部論理回路ＥＩによって使用される。

第３図の装置の機能は、次の通りである。システムのボ
ードを断路または接続しなければならないとき、サービ
スプロセッサはクロックＨの周波数を低くする。この低
周波数信号はラインｈ、バスＢおよびＢｏを介して各回
路に伝送される。結果として、送信装置２は正常より低
い周波数で機能する。他方で、サービスプロセッサＳＰ
は、断路または再接続が行われているもの以外のバスの
各ボードのメンテナンス回路４に、ラインＬＭおよびコ
ンタク）ＰＭを介して低速受信器の機能を作動しなけれ
ばならないことを知らせる信号を送る。次に各メンテナ
ンス回路４は、ラインＩＮＳを介して各受信器状態の制
御回路８に信号を送る。

さらに、各回路８はラインＶ１を介して高速受信器１Ａ
にこれを高インピーダンス状態に設定するための信号を
送り、低速受信器１Ｂにこれを作動状態にするだめの信
号を送る。

断路する場合には、送信器の高インピーダンス状態への
設定を制御する信号が、サービスプロセッサＳＰによっ
て断路しようとするボードのメンテナンス回路４に送ら
れる。これらの信号により、このボードのメンテナンス
回路４が信号ラインＥＭを作動させる。ラインＥＭを介
した信号に応じて、制御回路９が、送信器の高インピー
ダンス状態への設定を制御する信号をラインＥを介して
送る。

動作が完了すると、サービスプロセッサＳＰが逆の動作
を実施する。高速受信器１Ａは作動状態に変わるのに対
し、低速受信器は高インピーダンス状態に変わる。この
とき、クロック信号の周波数はその正常値に戻る。

ボードを接続する場合、このボードの供給電圧検出回路
１０は、ラインＥＡを介してボードの制御回路９に自動
的に信号を送る。このとき、各回路９はロックされ、付
属の送信装置２を高インピーダンス状態に維持する。接
続操作がサービスプロセッサの制御下で完了すると、メ
ンテナンス回路４は、ラインＡＣＫを介して制御回路９
に信号を送り、これらのロックを外すことができる。

前述したクロック周波数の変更を達成するために、分周
回路をクロック回路に接続することができる。サービス
プロセッサによって制御される分周回路の出力信号の選
択により、低周波数のクロック信号が得られる。このよ
うな分周回路は、実用的な問題はなく、この分野ではよ
く知られているので、ここでは詳細には説明しない。

第４図は、受信装置１、ならびに第３図の受信器の状態
を制御する制御回路８のＣＭＯ３技術による実施例を示
す。

高速受信器１Ａは、２つのｎ−チャネルＭＯＳトランジ
スタＮ４、Ｎ５と、２つのｐ−チャネルＭＯＳトランジ
スタＰ４、Ｐ５とから構成される３状態ＣＭＯＳインバ
ータである。

低速受信器１Ｂは、３状態シユミツトトリガを用いて実
現され、ｎ−チャネルＭＯ３）ランジスタＮ１、Ｎ２、
Ｎ３と、ｐ−チャネルＭＯＳトランジスタＰ１、Ｐ２、
Ｐ３とから構成される。

インバータ１Ａとシュミットトリガ１Ｂはそれ自体公知
の回路であるので、これらの構造もしくは動作について
の詳細な説明は省く。

受信器の状態制御回路８は、２つの回路８ａ１８ｂから
構成され、それぞれ、ＮＯＲゲートと、そのＮＯＲゲー
トに接続されたインバータとから形成されている。その
人力で、回路８ａのＮＯＲゲートはすでに定義した接続
ラインＩＮＳ右よびＶＮを介して信号を受け、ラインｖ
２に信号を出力する。この信号はインバータの入力に与
えられ、インバータはその出力で信号をラインＶ、に供
給する。ｖｌおよびＶ２での互いに相補的な信号は、イ
ンバータ１ＡのトランジスタＰ４のゲートと、トランジ
スタＮ４のゲートにそれぞれ供給される。

ラインＶＮとＶ２での信号は、回路８ｂのＮ０Ｒゲート
の入力に与えられる。このゲートはラインＶ４に信号を
供給し、この信号は回路８Ｂのインベータの入力に与え
られる。回路８Ｂはその出力ラインＶ３を介して信号を
供給する。信号Ｖ３とＶ４はそれぞれトランジスタＰ２
のゲートと、シュミットトリガ１ＢのトランジスタＮ２
のゲートに与えられる。

インベータ１Ａの入力とシュミットトリガ１Ｂの入力は
、互いに接続されて、タブＲＲからラインＲを介して受
信装置の入力を形成する。同じ様に、これら回路の出力
は、互いに接続されて、ラインＦＲを介して受信装置の
出力を形成する。

第４図の回路は次のように作用する。ラインＶＮでの信
号が論理値１をとるとき、すなわち、高レベルにあると
き、ＶｌとＶ３での信号は高レベルにあるのに対し、Ｖ
２とＶ４での信号は低レベルにある。その結果、トラン
ジスタＰ２、Ｐ４、Ｎ２、Ｎ４は遮断される。これによ
り、２つの回路１Ａと１Ｂは高インピーダンス状態にあ
る。ラインＶＮとＩＮＳ上の信号が論理値０をとる場合
すなわち、低レベルにあるとき、ｖｌとＶ４での信号は
低レベルにあり、Ｖ２とＶ３での信号は高レベルにある
。その結果、シュミットトリガ１Ｂだけが高インピーダ
ンス状態にある。ラインＶＮ上の信号が低レベルで、ラ
インＩＮＳ上の信号が高レベルにある場合には、Ｖ２と
Ｖ３での信号は低レベルにあり、ＶｌとＶ４での信号は
高レベルにある。この場合、インバータ１Ａだけが高イ
ンピーダンス状態にある。

低速受信器１Ｂのる波特性は、接続または断路模作の間
に起こる可能性のある干渉のレベルに応じて選択しなけ
ればならない。このような特性は、シュミットトリガを
構成するトランジスタの適切な寸法決定により達成され
る。実際に、回路のＭＯＳ）ランジスタの拡散幅を変え
ることにより、それらのドレイン−ソース抵抗を定める
ことができる。特に、高レベルおよび低レベルトリガス
レショルドは、トランジスタＮ２、Ｎ３およびＰ２、Ｐ
３の寸法決定によりそれぞれ定められる。他方で、トラ
ンジスタＰ１、Ｐ２、Ｎｌ５Ｎ２のドレイン−ソース抵
抗について適した値を選択することにより、回路の時定
数を調節することができる。

これら抵抗の選択には、受信器の負荷特性を考慮に入れ
なければならないことは明らかである。

０〜５Ｖの範囲で稼働するＣＭＯＳ技術のシュミットト
リガのスレショルド特徴については、例えば、■、５Ｖ
の低スレショルドと３．５Ｖの高スレショルドを選択す
ることができ、これにより、３Ｖ以下の振幅の干渉のろ
波を確実にすることができる。

第５図は、状態制御回路９に対応する送信装置２の実施
例を示す。

送信器２は、高速受信器１Ａと類似した構造の３状態Ｃ
ＭＯＳインバータにより構成することができる。送信器
２は、制御回路９により供給される相補信号ＥｌとＥ２
に対応してその高インピーダンス状態に設定される。

制御回路９は、ＡＮＤＮ０ゲートを備え、このＡＮＤゲ
ートの第１人力はメンテナンス装置４から来る通常高レ
ベルのラインＥＭ上の信号を受ける。

ゲート１４の第２人力は電圧検出回路１０から来る通常
高レベルのラインＥＡ上の信号を受ける。ゲート１４は
、立下がりエツジを介して起動されるマルチバイブレー
ク１３のセット人力に信号Ｓを供給する。マルチバイブ
レーク１３をゼロにリセットするための入力は、メンテ
ナンス回路４に接続された通常高レベルのラインＡＣＫ
上の信号を受ける。

マルチバイブレーク１３の反転出力Ｑ！は、回路１５の
第１人力に接続され、回路１５の第２人力は内部論理回
路から来る通常高レベルのコンタクトパッドＥｌ上の信
号を受ける。回路１５は、例えば、ＡＮＤゲートを備え
、この後にインバータが続く。

ＡＮＤゲートの出力は信号Ｅ１を供給し、インバータの
出力はその反転信号Ｅ２を供給する。次に、信号Ｅ１と
Ｅ２はインバータ２の状態制御入力に与えられ、信号Ｅ
１が低レベルのときインバータ２を高インピーダンス状
態にする。勿論、他の同等な態様も当業者によって考え
れられ、使用することができる。

ラインＥＭ、ＡＣＫ、ＥＡおよび出力Ｑ０上の信号はボ
ードの特殊な送信器に固有のものではないことに留意さ
れたい。従って、回路９を２つの部分に分ける方が望ま
しい。第１の部分はボード全体、あるいは少なくとも複
数の送信器に共通であり、マルチバイブレーク１３およ
びゲート１４を備えているのに対し、各送信器が付属す
る第２の部分は共通回路１３．１４の信号Ｑ“を受ける
単一回路１５により構成される。

電圧検出回路１０は、その端子で受けた電位差が予め定
めたスレショルドＶＴを越えると、論理値１をもつ信号
をラインＥＡ上に供給する回路である。例えば、フィリ
ップＰ　ＣＦ１２５２集積回路を使用することができる
。回路１０の入力はボードの電位プレーンＵＡでアース
面ＵＢに接続される。

第５図に示した回路の作用を第６図のタイミング図を参
照にして説明する。これらのタイミング図は、時間ｔｏ
で電圧ラインにボードを接続し、次に、時間ｔ、で送信
器の分離を命令する場合に対応する。時間ｔ。で開始す
ると、供給電圧ＵＡは増加し、時間ｔ１でスレショルド
ＶＴに達する。

回路１０に課すことのできる安定化のための遅延ＤＴの
後、この回路はラインＥＡ上の信号を時間ｔ２で高レベ
ルに設定する。ラインＥＡ上の信号は、ゲート１４を介
してマルチバイブレーク１３のセット人力Ｓに伝送され
るが、状態を変えることはしない。このようにして出力
Ｑ＊は低レベルのままである。その結果、信号Ｅ１、Ｅ
２は、インバータ２を高インピーダンス状態に保持する
。時間ｔ３で、サービスプロセッサの制御下にあるメン
テナンス回路は、マルチバイブレーク１３をゼロにリセ
ットすることにより、ラインＡＣＫ上の信号を再び下げ
る。次に、信号Ｑ＊は高レベルに移行して、インバータ
２を正常機能にする。このとき、インバータ２の状態は
信号Ｅ１を介した内部論理回路にしか左右されない。

ボードの断路操作を準備するため、通常高レベルのライ
ンＥＭ上の信号を低レベルに設定して、メンテナンス回
路により送信器２を高インピーダンス状態にロックする
ことができる。これは、第６図に時間ｔ４で始まるケー
スとして示した。ラインＥＭ上の信号の立下がりエツジ
はＡＮＤゲート１４により、マルチバイブレーク１３の
セット人力に伝送され、その出力Ｑ２はゼロに戻る。

前記と同様、この命令は、ラインＡＣＫ上の信号により
時間１ｓで取り消される。これはラインＥＡ上の信号が
高レベルに維持されていることを条件にして行われるこ
とは明らかである。

供給電圧がスレショルドＶＴ以下に低下する事象では、
回路１０はラインＥＡ上の出力信号を低レベルに設定す
る。これによって、マルチバイブレークの状態も変化す
る。

第７図は、本発明の特殊な態様におけるコネクタ７Ａ、
７Ｂの機能を表示する。

ボードＵ１は、２つの要素１７Ａ、１７Ｂにより表され
る複数の内部論理回路およびインターフェース回路から
構成される。各インターフェース回路１７Ａはコネクタ
の雄型部分７Ａに電気的に接続される。各インターフェ
ース回路の出力または入力は、ボードの内部接続構造を
介して本体７Ａの機能ピンＭＳに接続される。供給ピン
ＭＡＳＭＢはボードの全回路に供給電圧を供給する働き
をする。

雌型本体７Ｂの１つの雌型コンタク）ＦＡ、ＦＢ。

ＦＳは各供給ピンＭＡＳＭＢまたは機能ピンＭＳが対応
する。

本発明によれば、２つの特殊な供給ピンＭＭ。

ＭＰは他のすべてのピンより長い。２つのピンのうち１
つは電圧ピンＭＰであり、もう１つはアースピンＭＭで
ある。さらにまた、アースピンＭＭは電圧ピンＭＰより
長い。この配置で重要なことは、機能ピンおよび他の供
給ピンの接続前、または断路後に供給電圧を確実にする
ことである。これにより、第５図を参照にしてすでに説
明したように、断路または接続されたボードの送信器を
適切に定めた状態に保持することができる。

さらに、回路の給電を確実にするため、ボードは通常電
位面６とアース面５を備え、これらに電位ＭＡとアース
ピンＭＢがそれぞれ接続されている。ボードの各回路は
、電圧端子ＵＡとアース端子ＵＢを備え、これらは、ボ
ード中に組み込まれた給電構造を介して、電位面６とア
ース面５にそれぞれ接続される。本発明に従い、より長
いピンＭＭとＭＰが、給電構造の時定数を増加する効果
をもつフィルタ手段１６を介してアース面５と電位面６
に接続される。このように、ボードの短いピンの接続の
前に、給電回路に印加される電流サージを制限すること
により、ピンＭＭとＭＰを介して回路を徐々に電圧に接
続する。このような措置により、給電回路を介して発生
する可能性のある雑音を防止することができる。

コネクタ７Ａ、７Ｂおよびろ波手段１６の具体的な構造
は当業者には公知であるので、追加の説明は省く。特に
、ろ波手段１６は公知タイプの電流制限回路であり、給
電構造のインピーダンスＣに応じて選択されることは勿
論である。

【図面の簡単な説明】

第１図は、本発明の詳細な説明するための電子システム
の概略を示し、 第２図は、バスに接続するためのインターフェース手段
を備えた電子ボードを示し、 第３図は、本発明の望ましい態様におけるボードの構成
要素を示し、 第４図は、本発明に従う受信装置のＣＭＯ３構成を示し
、 第５図は、ボードの送信器の高インピーダンス状態への
設置制御手段を示し、 第６図は、第５図の命令手段の機能を説明するためのク
ロノグラムであり、 第７図は、本発明を実施する際使用できるコネクタの機
能を説明する図である。 （主な参照番号） ０１　　Ｕ２　　Ｕ３　・　・ユニット、Ｂ、　Ｂ’　
　・・バス、　　Ｕ４・・特殊ユニット、ＳＰ・・サー
ビスプロセッサ、 Ｈ・・クロック回路、　ｈ・・同期化信号、ＬＡ・・給
電ライン、　　Ａ・・給電回路、ＬＭ・・メンテナンス
ライン、 １・・受信装置、　　　２・・送信装置、３・・受信器
／送信器、 ４・・メンテナンス回路、 ７Ａ、７Ｂ・・コネクタ、 ８．９・・制御回路、　１０・・電圧検出回路、１１・
・入力回路、　　　１２・・出力回路、１３・・マルチ
バイブレーク、 １４・・ＡＮＤゲート 特許出願人　　ビュル　ニス、アー 代　理　人　　弁理士　越場　隆 ＲＧ、　１ Ｂ′ Ｃ４ ＲＧ、　７

Claims (10)

【特許請求の範囲】
1. （１）システムの複数のユニット（Ｕ１、Ｕ２、Ｕ３、
   Ｕ４）同士を接続するための少なくとも１つのバス（Ｂ
   、Ｂ’）を備え、各ユニットはメンテナンス装置（ＳＰ
   ）と協働し、該ユニットの１つもしくは複数（Ｕ１）が
   取り外し可能に上記バスに接続されている、電子システ
   ムであって、各ユニット（Ｕ１、Ｕ２、Ｕ３、Ｕ４）が
   、上記取り外し可能なユニット（Ｕ１）の断路または接
   続時に、システムの動作を中断することなく、取り外し
   可能なユニットの各々の機能的分離を確実にするために
   メンテナンス装置（ＳＰ）により選択的に制御される第
   １手段を備え、 上記システムが、メンテナンス装置（ＳＰ）により制御
   され、干渉に対する高い免疫性を受信装置（１）に与え
   るモードによってユニット（Ｕ１、Ｕ２、Ｕ３、Ｕ４）
   の受信装置（１）を作動させることができる第２手段（
   ８、Ｂ’）を備えることを特徴とする電子システム。
2. （２）上記受信装置の各々が、高速受信器（１Ａ）を備
   え、上記第２の手段（８、１Ｂ）が各受信装置（１）に
   補助的な低速受信器（１Ｂ）を備え、上記メンテナンス
   装置（ＳＰ）は、上記低速受信器（１Ｂ）の作動が許可
   されたとき、上記高速受信器（１Ａ）の作動を禁止し、
   また反対に高速受信器（１Ａ）の作動が許可されたとき
   、低速受信器（１Ｂ）の作動を禁止するように構成され
   、さらに、送信装置（２）と、該送信器（２）を制御し
   て低速受信器（１Ｂ）が作動している間これを低速モー
   ドで作動させ、高速受信器（１Ａ）が作動している間高
   速モードで作動させる手段とを備えることを特徴とする
   請求項１記載の電子システム。
3. （３）上記バス（Ｂ）を介して伝送される信号の同期化
   のための信号（ｈ）を供給するクロック（Ｈ）を含み、
   このクロック（Ｈ）は、メンテナンス装置（ＳＰ）の制
   御下で標準周波数またはより低い周波数で作動するよう
   に構成され、標準周波数またはより低い周波数での上記
   クロックの作動が、送信装置（２）の高速または低速動
   作のモードにそれぞれ対応することを特徴とする請求項
   ２記載の電子システム。
4. （４）各高速受信器（１Ａ）が、３つの状態を持つイン
   バータ（Ｎ４、Ｎ５、Ｐ４、Ｐ５）を備え、各低速受信
   器（１Ｂ）が、３つの状態を持つシュミットトリガ（Ｎ
   １、Ｎ２、Ｎ３、Ｐ１、Ｐ２、Ｐ３）を備え、インバー
   タまたはシュミットトリガの高インピーダンス状態が上
   記メンテナンス装置（ＳＰ）により制御されることを特
   徴とする請求項３記載の電子システム。
5. （５）上記シュミットトリガ（Ｎ１、Ｎ２、Ｎ３、Ｐ１
   、Ｐ２、Ｐ３）は、受けた信号に影響する可能性のある
   干渉をろ波する充分長い時定数を持つように寸法決定さ
   れた回路であることを特徴とする請求項４記載の電子シ
   ステム。
6. （６）各取り外し可能なユニット（Ｕ１）がコネクタ（
   ７Ａ、７Ｂ）を介して上記バスに接続され、取り外し可
   能なユニット（Ｕ１）の送信装置（２）が３状態式の送
   信器であり、各取り外し可能なユニット（Ｕ１）が、上
   記コネクタ（７Ａ、７Ｂ）の機能ピンの接続または断路
   の操作の間、上記送信器（２）を高インピーダンス状態
   に設定するための制御手段（９、１０）を含むことを特
   徴とする請求項１から請求項５までのいずれか１項に記
   載の電子システム。
7. （７）上記コネクタが、少なくとも１つのアースピン（
   ＭＭ）と、１つの電圧ピン（ＭＰ）と、それ以外の複数
   のピンとを備える雄型本体（７Ａ）を含み、該アースピ
   ンと該電圧ピンは、上記コネクタの他のピン（ＭＡ、Ｍ
   Ｂ、ＭＳ）より長く、送信器（２）を高インピーダンス
   状態に設定するための前記制御手段（９、１０）は、上
   記の長いピン（ＭＭ、ＭＰ）の端子に現れる電圧に応じ
   て、送信器の高インピーダンス状態への設定を制御する
   ことを特徴とする請求項６記載の電子システム。
8. （８）上記アースピン（ＭＭ）が上記電圧ピン（ＭＰ）
   より長いことを特徴とする請求項７記載の電子システム
   。
9. （９）各取り外し可能なユニット（Ｕ１）に属する回路
   （１７Ａ、１７Ｂ）の給電端子（ＵＡ、Ｕ）が、上記回
   路の給電構造の時定数を増加するろ波手段（１６、Ｃ）
   を介して上記のより長いピンにそれぞれ接続されること
   を特徴とする請求項７または８記載の電子システム。
10. （１０）上記給電構造が、電流制限回路（１６）を介し
    て上記のより長いピン（ＭＭ、ＭＰ）にそれぞれ接続さ
    れたアース面（５）と電圧面（６）を備えることを特徴
    とする請求項９記載の電子システム。