CN1043211A - 多个可换单元构成的电子系统 - Google Patents
多个可换单元构成的电子系统 Download PDFInfo
- Publication number
- CN1043211A CN1043211A CN 89109107 CN89109107A CN1043211A CN 1043211 A CN1043211 A CN 1043211A CN 89109107 CN89109107 CN 89109107 CN 89109107 A CN89109107 A CN 89109107A CN 1043211 A CN1043211 A CN 1043211A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- circuit
- unit
- receiver
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012423 maintenance Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000004513 sizing Methods 0.000 claims 1
- 230000008439 repair process Effects 0.000 description 17
- 238000013461 design Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001739 rebound effect Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Power Sources (AREA)
- Small-Scale Networks (AREA)
- Logic Circuits (AREA)
Abstract
本发明属于包括通过一总线而相互通信的许多可换单元的电子系统的领域。
为了能完成可换单元的拔离或接入操作而不至中断系统的工作,每一单元包含有接受到一个维修装置的选择性指令控制的第一套设备(4),以便保证可换单元的工作隔离。此外,本系统包含有能根据一种模式使各单元的接收装置(1)工作的第二套设备(8,1B),该模式使这些装置获得更高的抗干扰性。该系统可用于信息系统中。
Description
本发明涉及由多个单元构成的电子系统,其中某些单元通过一条共同的传输总线相互连通。可以用一台计算机的中心子系统作为这种系统的实例。
该系统的不同单元一般都以一种电子接插板的形式出现,该接插板与一总线通过一连接件进行电的连接。这种总线习惯上叫做“插件架底座总线”。此连接件在要更换某一有缺陷的接插板时,明显地显示了便于维修操作的优点。当然,同一个系统可以有多条总线。
系统分接着该系统的某些单元的总线,一般包括一些工作线,其作用是在接插板之间传送数字信号。总线还包括电源线和专门用于传输维修信号的维修线。
总线的工作线的作用是实现分接在总线上的接插板的发送器与接收器之间的联系。因而一条确定的工作线能连接属于一些不同接插板的许多发送器与许多接收器。因此,在该系统工作时,该系统中某一块接插板的接入或拔离就有干扰在总线上交换的信号的危险。
其实,干扰可由线效应引起,也可由连接件触点的反跳效应引起。此外,被操作的接插板的发送器的状态是不确定的,这些发送器可能发送不希望有的信号。另一方面,一块接插板的接入可以产生一些干扰,这些干扰是在接通电源时由电源电流所引起的。
实际电子系统的大部分以及特别是信息处理系统,是用模块的方式实现的。这是为了有可能进行功率或存储容量的扩展。例如计算机的某一中心子系统包含许多处理器接插板,许多存储器接插板和许多输入输出控制器接插板。这种模块技术还能使该系统在某一或多块接插板有毛病时以降级的方式运行。
不过,当某一接插板的缺陷已被查出,就应进行维修工作,以便更换该板。这种维修工作一般是借助一种维修装置来完成的。该装置包含一服务处理器,它能作用于处理单元和存储器,以便尽可能保护数据和隔离要更换的接插板。这样,该系统在更换操作时就要停机。然后维修人员指令服务处理器,使系统重新开动。
尽管这一方法保证了接插板的操作不至引起电指令的干扰,从而不至在该系统中引入错误的信息,但此方法要求在一段不确定的时间内完全中断系统的工作。然而这种中断一般都随伴着使正在执行中的程序被打断,其结果是这些程序应在系统重新开机以后完全重新执行。由此对用户产生很大干扰。加之,对需要系统有绝对可用性的那些应用系统工作的中断可能是无法接受的。因此就促使人们设计昂贵而累赘的系统,例如双重系统。
因此本发明的目的是推荐一种比较不昂贵的解决办法,即设计一种系统,能在更换接插板的操作进行时不完全中断该系统的运行。
更确切地说,本发明的目的是一个电子系统,它至少包含一条总线,以便在该系统的许多单元之间进行连接,每一单元均与一个维修装置配合,一个或多个上述单元以可拆卸的方式被接在上述总线上,上述系统的特征在于:为了能在不中断系统运行的条件下实现上述可换单元的接入或拔离,每一单元包含一些接受上述维修装置选择性指令的第一套设备,以保证每一个上述可换单元在工作上的隔离;其特征还在于上述系统包含一些第二套设备,它们接受上述维修装置的指令,并能够使上述单元的接收装置按照某种模式工作,这种模式使上述接收装置获得一种更高的抗干扰性。
要改进电路的抗干扰性,大家知道有各种解决办法。在接收器方面,可以设计一个能使发送器对寄生脉冲变得不敏感的滤波器电路。应当指出,在一接收器中引入一个滤波器就降低了它的通频带,因此应与发送模式相匹配。对于异步传送模式,这种匹配是自动发生的,因为发送是以收到由接收器发出的肯定信号为前题条件的。
在数字信号的情况下,还可以考虑采用误差改正代码,以便改正被隔离的误差。另外一种解决办法可以是使发送信号重复出现,以便探测和改正可能是由干扰产生的误差。
在上述这些可能办法之间,应该选择那种实施起来尽可能简单的办法,同样,关于抗干扰电路的实现,以及有关指令电路的实现也要尽可能地简单。
因此按照本发明的一种实现方式,电子系统的特征在于每一个上述的接收装置都含有一接收器,称为快速接收器,而上述第二套设备的设计是在每一接收装置中安置一辅助接收器,称为慢速接收器;其特征还在于上述维修装置在其准许上述慢速接收器工作时禁止上述快速接收器工作,反之亦然;其特征还在于发送装置能接受指令而在慢速接收器工作时以慢速模式工作,并在快速接收器工作时则以快速模式工作。
数字系统通常是同步的,并因而含有一共同的时钟,用以使交换的信号同步。因此按照本发明的一种特殊实现方式,发送器的慢速或快速工作模式可以用调节时钟的频率来取得。在正常频率上,发送器处于快速模式,只须降低频率就能过渡到慢速模式。
按照实现本发明的另一特征,每一接收器一方面含有一个对应于快速工作的三态倒相器,另一方面含有一三态施密特(Schmitt)触发器。因而接收器的慢速或快速工作可以分别将倒相器或施密特触发器放置在高阻抗状态上来选取。采用施密特触发器作为慢速接收器的优点是,能为考虑所接收的信号而固定较低的和较高的触发阈值。
为了取得规定的滤波特性,还应固定慢速接收器的通频带。为此,就要设计一个与施密特触发器配合的辅助滤波器。不过,这一办法使接收器的实现复杂化。为了补救这一弊病,并按实现本发明的另一特征,每一慢速接收器所需的滤波特性可以简单地取得,只要变动构成施密特触发器的元件的尺寸规定而使其时间常数增大即可。当然,这种尺寸规定应考虑到接收器的负载特性,而此负载特性本身又取决于所采用的工艺。例如对于MOS(金属氧化物半导体)或CMOS(互补金属氧化物半导体)工艺,负载阻抗主要是容性的,只须增加所用晶体管的电阻就可以。
以上提到的所有措施,其目的是使接收器对由于接插板的拔离或接入所可能引起的干扰不敏感。不过,滤波设备降低该系统的速度,要过滤的干扰愈大,系统的速度就降得愈低。因此最好是尽量减小这些干扰。
因此,按照本发明的另一方面,为了避免产生寄生信号或为了减弱它们,考虑了补充的方法。
干扰可能首先来自被操作的接插板的发送器。一块接插板的接入或拔离实际上伴随着一个过渡状态,这时其电路的状态是不确定的。能产生失控的输出信号的发生器尤其如此。为避免这种危险并按照本发明的一个补充特征,设计成每一可换单元都通过一连接件连接到上述总线,而可换单元的发送器都是三态发送器,且每一可换单元都含有指令设备,以便在上述连接件的工作插头的接入或拔离操作期间将上述发送器置于高阻抗状态。
另一方面,对已接入的接插板通电时会引起一个电流峰值,这来自电源电路和馈电网的电容性负载。此电流峰值影响到同时也馈给其他单元的电源电路的电平,其他单元就容易以这种方式受到干扰。因此,为了避免这一问题,并按照本发明的另一特性,设计了滤波设备以便限制这种电流峰值。
本发明的其他特征和实现细节将在下面的说明中参照那里的各个附图来介绍:
图1以示意图形式表示作为本发明布局的电子系统;
图2表示一块电子接插板,以及它与总线连接的接口设备;
图3表示按本发明的一种较佳实现方式设计成的一块接插板的部件;
图4表示按本发明设计的一个接收装置的CMOS实现方案;
图5表示将某一接插板的发送器置于高阻抗状态的指令设备;
图6是一时序图,能说明图5的指令设备的作用;
图7表示能用以使本发明运行的连接件的工作情况。
图1表示一电子系统,能定义其中含有本发明的布局。作为一个没有局限性的实例,这里所表示的系统是一台计算机的一个中心子系统。这样的一个系统习惯上包含多个处理器,许多存储器接插板和某一数量的输入输出单元。所有这些单元U1、U2、U3通过一称为“插件架底座总线”的总线B互相通信。同样还可以设计一个或许多其他的总线B′,在其上连接其他(未出示的)单元,使系统的容量得以扩大。在这种情况下,特殊的单元U4具有在诸总线之间实现通信的预期的功能。
此系统还含有一服务处理器SP,很明显是用来初始化本系统和进行维修操作。服务处理器SP包括显示与指令设备,能使本系统与操作人员联系。为了命令某些维修操作,服务处理器SP要通过维修线LM与各个不同单元U1、U2、U3、U4连接。这些维修线称为“维修通道”,是与总线B和B′连接的。每一单元都有在总线一级水平上与这些线连接的(未出示的)维修电路。这些维修电路能完成诊断,并由这些电路使之执行维修操作,而维修操作则接受服务处理器的指令。可以引用非功能性的试验作为一个维修操作的实例。这种试验可以证实每一单元中的电路的功能是否良好的,并最终找出有缺陷的地方。服务处理器也能如同一个终端一样以通过一个输入输出单元的方式与本系统连接。通过运用试验程序,这种联接方式(未示出的)能实现功能试验。
在所示的实例中,该系统还含有一时钟电路H,它向各单元提供同步信号h,特别是为了使由总线传输的信号同步。这些同步信号h是通过总线B和B′分配到各单元的。
最后,该系统还含有一电源电路A,用以馈给各单元中各电路的一切必要的电源电压。为此,从电源电路A引出的电源线LA要和总线B和B′连接。
当然,服务处理器SP可以连接到时钟电路H以及电源电路A上,以便给这些电路以指令。
图2较详细地表示一条总线B与一块接插板U1之间的各种连接。第一类连接是由向该接插板提供电源电位UA和接地电位UB的电源线的总体所组成。
其它的连接是由维修线LN构成,这些维修线能使服务处理器SP及与该单元配合的维修电路4之间进行传输。一个或多个连接线h传送一个或多个时钟信号。最后,工作线LF连接到该单元的接收器输入端1、3以及发送器输出端2、3。
应当指出,图2只是一个示意图,其中为了清楚起见,各类线都分开来表示。实际上由于工艺上的原因,这些线可以作不同的布置。尤其是电源线,它们可能是大量的,故习惯上被分散地配置,使得在总线和各接插板上有最好的能量分布。
为了便于安装操作和更换操作,单元U1以一个电子接插板的形式出现,它包含多个接头,这些接头本身是连接在连接件的一个主体7A上,该连接件的另一个主体7B是连接在总线B上的。
显然,用了这种类型的连接法,当该系统的其余部分继续工作时,一块接插板的拔离或接入就有引起无法接受的干扰的危险。我们已经指出,为避免这种问题,习惯上所用的方法是中断该系统的工作,或至少在操作人员进行干预的全部时间内中断总线上的信号传输。只要冻结使向总线发送的信号同步的时钟信号,就可以做到这一点。考虑到这一方法的不方便之处,应该研究一些方法允许在接入或拔离系统接插板的操作时不至中断该系统的工作。
为达到此目的,按照本发明,提出了解决下列问题的建议:
(1)提高连接到要进行接插板操作的总线上的所有接收器的抗噪声与抗寄生信号能力(图3和图4);
(2)针对消除或至少降低干扰的主要因素采取补充措施:
-阻止正在接入或拔离的接插板的发送器有不可控制的信号发送的方法(图3和图5);
-保证对被连接的接插板施以渐变电压的方法(图7)。图3更详细地表示能实现本发明的一块接插板的特定方法。在接插板和总线的接口这一级水平上,可看到一般有一些发送装置2和一些接收装置1。为了简明,这两种装置都只画出了一个。发送装置2的输出信号F可在接头PF上得到。这一接头连接在与连接件的一个主体7A相连的一个插头上。类似地,接收装置1的输入信号R从主体7A插头出发,通过与PR相连的一个接头被接收下来。发送装置和接收装置也连接到接插板的内部逻辑电路L1中的电路12,11上。例如输出电路12将信号1发到发送器2的输入端,而输入电路11则接收出现在接收装置1的输出端上的信号FR。
一般说来,接插板与服务处理器的联系是依靠维修电路4进行的,而维修电路4是通过接头PM与维修线连接的。在复杂的系统中,习惯上设计了那样一个电路,它能使服务处理器的作用分散。虽然在图中电路4以一个孤立的电路出现,但它通常却是以分散的方式实现的。在这些电路中,某一电路可能集合在接插板的集成电路内部。不管维修电路实际上是怎样实现的,其作用总是去接收和译出服务处理器所提供的命令,并产生与这些命令相应的指令信号。
至少涉及本发明的特定问题,维修电路的必不可少而仅有的功能首先是那些涉及接收器慢速与快速模式的指令方面的功能,其次是命令发送器处于高阻抗状态的功能。
接插板的每一接收装置1由系统工作正常时所用的一个第一接收器1A构成。此称为“快速接收器”的接收器1A与称为“慢速接收器”的第二接收器1B相连接。设计这第二接收器的构思是更好过滤可能使所接收的信号污染的寄生信号。这些电路的详细说明在下面还要参照图4介绍。使某一接收器激活的指令是来自接收器的一个状态指令电路8的信号Vi作出的。这一电路8的详细实现方法同样也在图4中示出。
为响应服务处理器所接收的命令,维修电路4发出一个信号INS,该信号的逻辑值说明应将接收器置于慢速模式还是快速模式。此信号INS被与接插板的接收装置相连接的电路3所接收。每一个电路8还接收内部逻辑电路L1中一个电路18的信号VN。信号VN的用处是使所考虑的接收装置1的两个接收器1A、1B处于高阻抗状态。
系统的每一个可换接插板还为其上的每一个发送装置2设有一个发送器的状态指令电路9,此发送器能发出信号E,以便驱动进入高阻抗状态。电路9接收来自内部逻辑电路中一个电路19的一个信号E1,E1的用处是指令隔离发送装置。电路9还接收维修电路4的信号EM和ACK。最后,电路9还接收来自电源电压UA和UB的一个检测电路10的信号EA。电路9和电路10以及它们的功能都将联系图5和图6在下面介绍。
接插板的电路是通过与电源线LA连接的电源接头PA和PB得到供电的。这些电源接头被连接到接插板的电路的馈电网上。虽然这一点没有在图上画出,但一般都设计了较大数量的电源接头,此数量与接插板的电路数目有关。
最后,接插板通过连接件接收一个或多个时钟信号h,这些信号的用途是使内部逻辑电路同步。
图3的装置的功能如下:当必须拔离或接入系统的一块接插板时,服务处理器就降低时钟H的信号h的频率。其结果是发送装置2将在低于正常频率的某一频率上工作。另一方面,服务处理器向总线上除拔离或接入的接插板以外的每一接插板的维修电路4发送信号,以通知它们慢速接收器应予激活。于是每一维修电路4就向每个接收器的状态指令电路8发送一个信号INS。从而每一个电路8就向快速接收器1A和慢速接收器1B提供信号Vi,前者的目的是使其呈高阻抗状态,后者的目的是使其激活。
在拔离接插板的情况下,服务处理器SP向要拔离的接插板的维修电路4发出一些信号,以便使发送器处于高阻抗状态。根据这些信号,该接插板的维修电路4激活了信号EM。在响应此信号时,电路9就发出信号E,指令发送器处于高阻抗状态。
在操作终了时,服务处理器SP执行相反的操作:快速接收器1A又被置于激活的状态,而慢速接收器则又被置于高阻抗状态,同时时钟信号的频率又重新达到其正常值。
如果操作是接入一块接插板,则此接插板的电源电压检测电路10会自动地向接插板的电路9提供信号EA。于是每一个电路9就会被截止。以便使与之相连的发送装置2维持在高阻抗状态。当接入接插板的操作终了时,在服务处理器的指令下,维修电路4就向电路9提供一个信号ACK使它们导通。
为了实现前述时钟频率的改变,可以设计一些与时钟电路连接的分频器。通过选择这些分频器的输出信号,就获得较低频率的时钟信号,而这种选择是根据服务处理器的指令而作出的。这种实现方法没有任何实际困难,故对此不再进行更详细的介绍。
图4是表示用CMOS工艺实现接收装置1和图3中的接收器的状态指令电路8的一个实例。
快速接收器1A是一个三态CMOS倒相器,由两个N-MOS晶体管N4、N5和两个P-MOS晶体管P4、P5组成。
慢速接收器1B是借助一个三态施密特触发器来实现的,由N-MOS晶体管N1、N2、N3和P-MOS晶体管P1、P2、P3组成。
倒相器1A和施密特触发器1B本身是众所熟知的,关于它们的组成和功能再作补充说明是多余的。
接收器的状态指令电路8可分解成两个电路8A、8B,它们都由一个NOR门(“或非门”)及其后面的倒相器形成。电路8A的NOR门在输入端接收预先确定的信号INS和VN,并发出施加于倒相器输入端的信号V2,此倒相器在输出端提供信号V1。互补的信号V1和V2各自施加在倒相器1A的晶体管P4的栅极和晶体管N4的栅极上。
信号VN和V2被施加在电路8B的NOR门的输入端。该门是提供施加于倒相器的输入端的信号V4,该倒相器则发出信号V3。信号V3和V4被各自施加于施密特触发器1B的晶体管P2的栅极和晶体管N2的栅极上。
倒相器1A输入端和施密特触发器1B的输入端相互连接起来而形成接收装置的输入端R。同样,这些电路的输出端相互连接起来而形成接收装置的输出端FR。
图4的电路以如下的方法工作:当信号VN取逻辑值1,即处于高态时,信号V1和V3都在高态而信号V2和V4则在低态。其结果是晶体管P2、P4、N2、N4都被截止。两个电路1A和1B因此而处于高阻抗状态。如果信号VN和1NS取逻辑值0,即处于低态,则信号V1和V4都在低态而信号V2和V3则在高态。其结果是只有施密特触发器1B处于高阻抗状态。如果信号VN处于低态而信号1NS处于高态,则信号V2和V3都在低态而信号V1和V4则在高态。这时,只有倒相器1A处于高阻抗状态。
慢速接收器1B的滤波特性的选择应考虑到在接插板接入或拔离的操作时可能产生的干扰的电平。这些特性可以从适当地确定构成施密特触发器的晶体管的尺寸来获得。实际上,对电路的MOS晶体管的扩散宽度进行调整就能确定它们的漏极-源极电阻。尤其是高、低导通阈值将分别取决于晶体管N2、N3和P2、P3的尺寸。另一方面,选取适当的晶体管P1、P2、N1、N2的漏极-源极电阻值就能调节电路的时间常数。当然,选择这些电阻时应考虑到接收器的负载特性。
关于施密特触发器的阈特性,在工作于0和5伏之间的COMS工艺下,可以选取例如1.5伏作为低阈和3.5伏作为高阈,这就能保证能滤去幅度达到3伏的寄生信号。
图5表示实现与其状态指令电路9相连的发送装置2的一个例子。
发送器2可借助一个三态CMOS倒相器实现,其构成类似快速接收器1A的构成。接收器2对由电路9发出的互补信号E1和E2所作出的响应是转向高阻抗状态。
电路9含有一个门ET14,其第一输入端接收来自维修装置4的,正常情况下处于高态的信号EM。门14的第二输入端接收来自电压检测电路10的,正常情况下处于高态的信号EA。门14向由下降沿导通的触发回路13的输入端发出信号S。触发回路13的归零输入端接收维修电路4的,正常处于高态的信号ACK。触发回路的反相输出端Q与一电路15的第一输入端连接,电路15的第二输入端则接收来自内部逻辑电路的,正常处于高态的信号E1。举例而言,电路15可由一个门ET及其后面的倒相器构成,门ET的输出端提供信号E1,倒相器的输出端则提供具互补信号E2,然后信号E1和E2被施加到倒相器2的状态指令输入端,以便在信号E1处于低态时使倒相器2置于高阻抗状态。当然,其他等效的实现方式也能采用。
应该指出,信号EM、ACK、EA和Q并不限定于接插板的某一个特殊发送器。因此将电路9设想成两个部分更为有利。第一部分对接插板的全部或者至少对许多发送器是公共的,它由触发回路13和门14构成,而与各个发送器相连接的第二部分则由单一的电路15构成,电路15接收公共电路13、14的信号Q。
电路10是提供一个信号EA的电路,当该电路在其端钮上接受的电位差已经超过规定的阈值VT以后,信号EA的逻辑值为1。作为实例,可以采用Philips公司的商品电路PCF 1252。电路10的输入端被接连到总接地面UB和接插板的总电位面UA。
现在借助图6的时序图说明图5电路的功能。这些时序图对应于在t0时刻给接插板加上电压的情况,然后是在t4时刻给发送器一个隔离指令的情况。从时刻t0起,电源电压UA升高并在时刻t1达到一阈值VT。在一段对电路10规定的为了稳定的滞后期DT以后,此电路在t2时刻将信号EA置于高态。此信号EA通过门14传送到触发回路13的输入端S,但并不导致其状态的改变。输出端Q因而仍然在低态。结果是信号E1、E2使倒相器2保持在其高阻抗状态。在t3时刻,维修电路在服务处理器的指令下使信号ACK重新降低。这样做的效果是将触发器13归零。于是信号Q过渡到高态,从而使倒相器2进行正常工作。倒相器2的状态不再通过信号E1而取决于内部逻辑电路。
为了准备做某一接插板的拔离操作,可以由维修电路通过使正常处于高态的信号EM置于低态来使发送器2被封锁在高阻抗状态上。这种情况在图6中表示出来是从t4时刻开始的。信号EM的下降沿由门ET14传输到触发回路13的输入端,而回路13的输出端Q又重新过渡到零。
已如前述,该指令能在t5时刻被信号ACK取消,这当然是以假定信号EA仍然被保持在高态为前提条件的。
在电源电压降低到阈值VT以下的情况下,电路10就会将输出信号EA置于低态,这就会引起触发回路的状态改变。
图7是连接件7A、7B按本发明的特殊实现方式构成的工作说明。
接插板U1的构成是多个内部逻辑电路以及由两个部件17A、17B代表的接口电路。每一接口电路17A与连接件的插头部分7A进行电的连接。每一接口电路的输出端与输入端由该接插板的互连网络连接到主体7A的一个工作接头MS上。电源接头MA、MB的用途是向该接插板的所有电路提供电源电压。每个电源接头MA、MB或工作接头MS与一插座主体7B上的接头座FA、FB、FS相连接。
按本发明,设计了两个比所有其它接头都长的特殊电源接头MM、MP。它们中的一个是电压接头MP,另一个是接地接头MM。此外还考虑了接地接头MM比电压接头长。这一措施的用处是保证在工作接头和其它电源接头在接入前和拔离后都有电源供给。这就能使被拔离的接插板或被接入的接插板的发送器保持一个十分确定的状态,正如已参照图5说明过的情况一样。
另一方面,为了保证接插板的所有电路的供电,该接插板在正常情况下都配置了一个电位面6和一个接地面5,在它们上面分别连接着电压接头MA和接地接头MB。接插板的每一电路都配置有电压端钮UA和接地端钮UB,它们通过安置在接插板内的馈电网络各自连接到电位面6和接地面5上。
按本发明,已经考虑到借助滤波设备16将较长的接头MM和MP连接到接地面5和电压面6上,其效果是增加馈电网的时间常数。因此,在接上接插板的短接头以前,就能借助接头MM和MP使电路通电的过程成为渐进的,从而限制了对电源电路的电流调用。这一措施能避免通过电源电路所发生的噪声。
连接件7A、7B以及滤波设备16的具体实现是有经验的人所伸手可得的,因而不需要展开补充的说明。特别是滤波设备16能借助一商品化的电流限制电路来实现,当然,要根据馈电网的阻抗C来选择。
Claims (10)
1、一种至少包括一条将系统的许多单元(U1、U2、U3、U4)相互连接起来的总线(B、B′)的电子系统,其中每一个单元都配有一维修装置(SP),而一个或许多上述单元(U1)以可换的方式被连接到上述总线,其特征在于为了能在不中断本系统的工作下完成拔离或接入上述可换单元(U1),每一单元(U1、U2、U3、U4)都包含有接受上述维修装置(SP)选择性指令的第一套设备(4),以便保证上述可换单元(U1)的工作隔离;其特征也在于上述系统包括含有接受上述维修装置(SP)指令的第二套设备(8、1B),并能按某一模式使上述单元(U1、U2、U3、U4)的接收装置(1)工作,而该模式使上述那些接收装置(1)的抗干扰性得以提高。
2、根据前述权利要求的电子系统,其特征在于每一个上述接收装置包含有一个称为快速接收器(1A)的接收器,上述第二套设备(8、1B)的实现方法是在每一个接收装置(1)中安置一个称为慢速接收器(1B)的辅助接收器;其特征也在于上述维修装置(SP)在它准许上述慢速接收器(1B)工作时禁止上述快速接收器(1A)工作,并反之亦然;其特征还在于发送装置(2)接受指令,使其在慢速接收器工作时以慢速模式工作,而在快速接收器(1A)工作时以快速模式工作。
3、根据前述权利要求的电子系统,其特征在于包含一个时钟(H),该时钟发出使上述总线(B)所传送的信号同步的信号(h);其特征也在于在维修装置(SP)的指令下上述时钟(H)能在一正常频率上或在一较低频率上工作,时钟在正常频率上或在较低频率上的工作分别对应于发送装置(2)的快速或慢速工作模式。
4、根据前述权利要求的电子系统,其特征在于每一快速接收器(1A)包含有一个三态倒相器(N4、N5、P4、P5);其特征也在于每一个慢速接收器(1B)包含有一个三态施密特触发器(N1、N2、N3、P1、P2、P3),倒相器或施密特触发器的高阻抗状态是受上述维修装置(SP)的指令控制的。
5、根据前述权利要求的电子系统,其特征在于上述施密特触发器(N1、N2、N3、P1、P2、P3)是一种已定尺寸的电路,以便引入充分大的时间常数,这是为了过滤可能影响被接收信号的干扰。
6、根据前述权利要求的电子系统,其特征在于每一可换的单元(U1)都通过一连接件(7A、7B)与上述总线相连接;其特征也在于可换单元(U1)的发送器(2)是三态发送器;其特征还在于每一可换单元(U1)包括指令设备(9、10),以便在上述连接件(7A、7B)的工作接头的接入或拔离操作期间将上述发送器(2)置于高阻抗状态。
7、根据前述权利要求的电子系统,其特征在于上述连接件包含有一个插头主体,后者至少包括比上述连接件的其他接头(MA、MB、MS)更长的一个接地接头(MM)和一个电压接头(MP);其特征也在于将发送器(2)置于高阻抗状态的上述指令设备(9、10),它根据存在于上述长接头(MM、MP)的端钮上的电压来指令发送器使其处于高阻抗状态。
8、根据前述权利要求的电子系统,其特征在于上述接地接头(MM)比上述电压接头(MP)更长。
9、根据前述权利要求的电子系统,其特征在于属于每一个可换单元(U1)的电路(17A、17B)的电源端钮(UA、UB)是通过滤波设备(16、C)分别与上述较长的接头连接起来的,滤波设备增大了上述电路馈电网的时间常数。
10、根据前述权利要求的电子系统,其特征在于上述馈电网包含一接地面(5)和一电位面(6),它们通过电流限制电路(16)分别连接到较长的接头(MM、MP)上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8816194 | 1988-12-09 | ||
FR8816194A FR2640403B1 (fr) | 1988-12-09 | 1988-12-09 | Systeme electronique a plusieurs unites amovibles |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1043211A true CN1043211A (zh) | 1990-06-20 |
CN1021090C CN1021090C (zh) | 1993-06-02 |
Family
ID=9372756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 89109107 Expired - Fee Related CN1021090C (zh) | 1988-12-09 | 1989-12-08 | 多个可换单元构成的电子系统 |
Country Status (8)
Country | Link |
---|---|
EP (1) | EP0373043B1 (zh) |
JP (1) | JPH0616252B2 (zh) |
CN (1) | CN1021090C (zh) |
BR (1) | BR8906063A (zh) |
CA (1) | CA2004924C (zh) |
DE (1) | DE68913926T2 (zh) |
ES (1) | ES2052953T3 (zh) |
FR (1) | FR2640403B1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103048988A (zh) * | 2011-10-15 | 2013-04-17 | 费斯托股份有限两合公司 | 耦合装置和用于操控可替换的电系统的方法 |
CN106897232A (zh) * | 2015-12-17 | 2017-06-27 | 联发科技股份有限公司 | 动态配置方法及装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0402055A3 (en) * | 1989-06-09 | 1991-09-18 | International Business Machines Corporation | Method and apparatus for a rapid interconnection to a computer bus |
JPH07176168A (ja) * | 1991-09-24 | 1995-07-14 | Kalok Corp | 大容量薄型ディスクドライブシステム、ディスクドライブアセンブリ及び組立方法 |
US5483419A (en) * | 1991-09-24 | 1996-01-09 | Teac Corporation | Hot-swappable multi-cartridge docking module |
AU3456093A (en) * | 1992-01-30 | 1993-09-01 | Ralph Harold Kelly | Computer backplane having line switches |
US5596738A (en) * | 1992-01-31 | 1997-01-21 | Teac Corporation | Peripheral device control system using changeable firmware in a single flash memory |
JP3293733B2 (ja) * | 1996-01-29 | 2002-06-17 | 甲府日本電気株式会社 | 共通バス制御装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0241905A3 (en) * | 1986-04-14 | 1990-04-25 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Circuit board for on-line insertion in computer system |
JPH01253995A (ja) * | 1988-04-04 | 1989-10-11 | Hitachi Ltd | 電子回路板の活線挿入方法 |
JPH01309108A (ja) * | 1988-06-08 | 1989-12-13 | Oki Electric Ind Co Ltd | 情報処理装置 |
-
1988
- 1988-12-09 FR FR8816194A patent/FR2640403B1/fr not_active Expired - Lifetime
-
1989
- 1989-11-30 BR BR8906063A patent/BR8906063A/pt not_active IP Right Cessation
- 1989-11-30 ES ES89403318T patent/ES2052953T3/es not_active Expired - Lifetime
- 1989-11-30 DE DE1989613926 patent/DE68913926T2/de not_active Expired - Fee Related
- 1989-11-30 EP EP89403318A patent/EP0373043B1/fr not_active Expired - Lifetime
- 1989-12-08 CN CN 89109107 patent/CN1021090C/zh not_active Expired - Fee Related
- 1989-12-08 CA CA 2004924 patent/CA2004924C/fr not_active Expired - Fee Related
- 1989-12-11 JP JP1321234A patent/JPH0616252B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103048988A (zh) * | 2011-10-15 | 2013-04-17 | 费斯托股份有限两合公司 | 耦合装置和用于操控可替换的电系统的方法 |
CN103048988B (zh) * | 2011-10-15 | 2016-06-29 | 费斯托股份有限两合公司 | 耦合装置和用于操控可替换的电系统的方法 |
CN106897232A (zh) * | 2015-12-17 | 2017-06-27 | 联发科技股份有限公司 | 动态配置方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1021090C (zh) | 1993-06-02 |
ES2052953T3 (es) | 1994-07-16 |
CA2004924A1 (fr) | 1990-06-09 |
CA2004924C (fr) | 1994-08-16 |
JPH0616252B2 (ja) | 1994-03-02 |
BR8906063A (pt) | 1990-07-31 |
EP0373043B1 (fr) | 1994-03-16 |
JPH02204815A (ja) | 1990-08-14 |
FR2640403A1 (fr) | 1990-06-15 |
DE68913926T2 (de) | 1994-08-11 |
DE68913926D1 (de) | 1994-04-21 |
FR2640403B1 (fr) | 1991-02-01 |
EP0373043A1 (fr) | 1990-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19900290B4 (de) | Verfahren zum Betreiben einer universellen seriellen Buseinrichtung und universelle serielle Buseinrichtung | |
US5664204A (en) | Apparatus and method for supplying power and wake-up signal using host port's signal lines of opposite polarities | |
EP0287119B1 (en) | Serial data processor capable of transferring data at a high speed | |
DE19782133B4 (de) | Andockstation und Schnittstelle zum Ermöglichen eines sanften Andockens eines Notebook-Computers | |
CN1021090C (zh) | 多个可换单元构成的电子系统 | |
CN1251670A (zh) | 计算机系统中对功能卡实现无破坏性带电插入和拔出的方法和系统 | |
DE59607020D1 (de) | Halbleiterschaltkreis für ein elektronisches gerät | |
EP0716379A2 (en) | Interface voltage control apparatus and method | |
CN101432705A (zh) | 不需要无源上拉组件的高速双线通信装置 | |
DE102015222599B4 (de) | Integrierte Schaltung mit Einzeldrahtschnittstelle, System und Verfahren | |
CN1696917A (zh) | 主从系统中直接内存存取控制器及总线结构 | |
CN109844685A (zh) | 一种分时复用的复位装置、方法、及终端 | |
US5508653A (en) | Multi-voltage circuit arrangement and method for accommodating hybrid electronic system requirements | |
US7116137B2 (en) | Method and system for reducing power consumption in digital circuitry using charge redistribution circuits | |
CN111274193A (zh) | 数据处理装置及方法 | |
KR100641744B1 (ko) | 고속 데이터 버스 드라이버 | |
CN117097614A (zh) | 一种存储系统及其外插卡通信工作模式切换装置 | |
US20190286606A1 (en) | Network-on-chip and computer system including the same | |
US11410711B2 (en) | Data writing method and apparatus | |
CN101227264B (zh) | 通讯装置、同步串行通讯系统及方法 | |
CN101335955B (zh) | 手持设备中非标准电平接口与逻辑器件的连接方法及装置 | |
CN206133455U (zh) | 硬件复位电路及具有复位电路的电子产品 | |
CN209860929U (zh) | 一种通信总线结构 | |
CN208888804U (zh) | 一种多处理器电子设备 | |
CN114116565B (zh) | 兼容pci与pcie总线的电路、卡板及计算设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |