CN206133455U - 硬件复位电路及具有复位电路的电子产品 - Google Patents

Abstract

本实用新型公开了一种硬件复位电路及具有复位电路的电子产品，包括处理器、复位芯片、第一光电耦合器和第二光电耦合器；所述处理器包括用于输出清除信号的输出端和用于接收复位信号的输入端；所述复位芯片包括用于接收所述清除信号的输入引脚和用于输出所述复位信号的输出引脚；所述第一光电耦合器接收处理器通过所述输出端输出的清除信号，并对清除信号进行光电隔离处理后输出至复位芯片的所述输入引脚；所述第二光电耦合器接收复位芯片通过所述输出引脚输出的复位信号，并对复位信号进行光电隔离处理后输出至处理器的所述输入端。本实用新型利用光电耦合器实现了处理器电源与复位芯片电源的有效隔离，提高了处理器运行的稳定性。

Description

硬件复位电路及具有复位电路的电子产品

技术领域

本实用新型属于复位电路技术领域，具体地说，是涉及一种硬件复位电路以及基于所述硬件复位电路设计的电子产品。

背景技术

随着电子技术的快速发展，微处理器MCU在各种工业与消费类电子产品中得到了越来越普遍地应用。人们在使用电子产品的过程中，对电子产品运行的稳定性和可靠性提出了越来越高的要求。而作为电子产品中的核心部件——MCU，其在运行过程中不可避免的会出现程序跑飞等错误，继而导致系统死机等问题，严重影响着产品运行的稳定性。为解决该类问题，通常需要在MCU的程序跑飞之后，对MCU进行复位操作，以使程序重新正常运行起来，继而确保系统的持续运行。

目前，对MCU进行复位操作的方式不外乎两种：一种是软件看门狗复位；另一种是外部硬件复位。外部硬件复位与软件看门狗复位相比较，由于采用硬件复位方式具有较高的可靠性，因此，逐渐在嵌入式系统设计中得到推广。

采用硬件复位方式需要在MCU外部设计硬件复位电路，MCU在程序跑飞时，通过硬件复位电路产生的复位信号控制MCU准确复位。目前，在硬件复位电路的设计中，以采用集成芯片的方式居多，即利用一颗复位芯片连接MCU，为MCU提供复位信号。在采用复位芯片设计硬件复位电路时，经常会出现复位芯片所需的供电电源与MCU所需的供电电源不一致的情况。当存在这种情况时，需要根据复位芯片的用电需求在系统电路板上单独配置一路电源为所述复位芯片供电。当连接复位芯片的供电电源中存在噪声干扰时，干扰脉冲会通过复位芯片连接MCU的线路传送到MCU的供电电源，继而导致MCU的供电电源受到外部电源噪声的干扰，影响MCU运行的稳定性。

发明内容

本实用新型基于光电耦合器提出了一种硬件复位电路的结构设计，利用光电耦合器实现MCU电源与复位芯片电源的隔离，保证MCU电源免受外部电源噪声的干扰，以提高MCU运行的稳定性。

为解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种硬件复位电路，用于对处理器进行复位控制，所述处理器包括用于输出清除信号的输出端和用于接收复位信号的输入端；所述硬件复位电路包括复位芯片、第一光电耦合器和第二光电耦合器；其中，所述复位芯片包括用于接收所述清除信号的输入引脚和用于输出所述复位信号的输出引脚；所述第一光电耦合器接收所述处理器通过所述输出端输出的清除信号，并对所述清除信号进行光电隔离处理后，输出至所述复位芯片的所述输入引脚；所述第二光电耦合器接收所述复位芯片通过所述输出引脚输出的复位信号，并对所述复位信号进行光电隔离处理后，输出至所述处理器的所述输入端。

进一步的，所述复位芯片与所述处理器所需的供电电源不同，其中，所述复位芯片接收第一电源输出的供电，所述处理器接收第二电源输出的供电，所述第一电源和第二电源的电压幅值不等。

为了对所述复位芯片进行准确地控制，在所述第一光电耦合器中，其发光二极管的阳极连接所述处理器的所述输出端，发光二极管的阴极接地；在所述第一光电耦合器中，其受光三极管的发射极连接所述复位芯片的所述输入引脚，并通过第一上拉电阻连接所述的第一电源，受光三极管的发射极接地，由此可以使复位芯片接收到的清除信号的脉冲电平能够更好地满足复位芯片的接口电平要求，继而实现对复位芯片的准确控制。

为了对所述处理器进行准确地控制，在所述第二光电耦合器中，其发光二极管的阳极连接所述复位芯片的所述输出引脚，发光二极管的阴极接地；在所述第二光电耦合器中，其受光三极管的发射极连接所述处理器的所述输入端，并通过第二上拉电阻连接所述的第二电源，受光三极管的发射极接地，由此可以使处理器接收到的复位信号的脉冲电平能够更好地满足处理器的接口电平要求，继而实现对处理器的准确控制。

为了对所述第一光电耦合器和第二光电耦合进行限流保护，在所述第一光电耦合器的发光二极管的阳极与所述处理器的所述输出端之间串联有第一限流电阻；在所述第二光电耦合器的发光二极管的阳极与所述复位芯片的所述输出引脚之间串联有第二限流电阻。

进一步的，在所述复位芯片中内置有计时器，连接复位芯片的复位时间设置引脚，所述计时器的计时时间通过配置连接在所述复位时间设置引脚上的外围电路进行调节；所述复位芯片在接收到处理器输出的所述清除信号时，控制所述计时器清零；在计时器计时到达所述的计时时间时，控制所述复位芯片输出所述的复位信号。

作为所述外围电路的三种优选配置方式：

其一，可以将所述复位芯片的复位时间设置引脚接地或者通过下拉电阻接地，以调节所述计时时间为第一复位时间，例如150ms；

其二，可以将所述复位芯片的复位时间设置引脚悬空，以调节所述计时时间为第二复位时间，例如600ms；

其三，可以将所述复位芯片的复位时间设置引脚连接上拉电源，以调节所述计时时间为第三复位时间，例如1200ms。

基于上述硬件复位电路的结构设计，本实用新型还提出了一种具有复位电路的电子产品，包括处理器、复位芯片、第一光电耦合器和第二光电耦合器；其中，所述处理器包括用于输出清除信号的输出端和用于接收复位信号的输入端；所述复位芯片包括用于接收所述清除信号的输入引脚和用于输出所述复位信号的输出引脚；所述第一光电耦合器接收所述处理器通过所述输出端输出的清除信号，并对所述清除信号进行光电隔离处理后，输出至所述复位芯片的所述输入引脚；所述第二光电耦合器接收所述复位芯片通过所述输出引脚输出的复位信号，并对所述复位信号进行光电隔离处理后，输出至所述处理器的所述输入端。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型采用设计硬件复位电路的方式对处理器进行复位控制，通过在复位芯片与处理器之间增设光电耦合器，利用光电耦合器对复位芯片与处理器之间传输的复位信号和清除信号进行电信号到光信号的隔离转换处理，由此不仅可以在处理器发生程序跑飞时控制处理器准确复位，而且可以实现处理器电源与复位芯片电源的有效隔离，使处理器电源免受外部电源的噪声干扰，继而提高处理器运行的稳定性。本实用新型的硬件复位电路结构简单、成本低廉，将其应用在具有复位电路的电子产品中，可以提高电子产品运行的可靠性，改善电子产品的性能。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是本实用新型所提出的硬件复位电路的一种实施例的电路原理框图；

图2是图1所示硬件复位电路的一种实施例的具体电路原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步详细地说明。

本实用新型针对某些具有硬件复位电路的电子产品，其系统电路中的处理器和复位芯片所使用的供电电源不匹配，继而导致处理器电源易受复位芯片电源噪声的干扰问题，提出了一种基于光电耦合器的硬件复位电路，通过光电耦合器实现处理器电源与外部电源的隔离，从而提高处理器运行的稳定性。

下面结合图1、图2，对本实施例基于光电耦合器设计的硬件复位电路的具体结构及其工作原理进行详细地阐述。

本实施例所选用的复位芯片是一种根据设定的复位时间输出复位信号的集成芯片，如图1所示，所述复位时间可以通过改变复位芯片的复位时间设置引脚TD的外围电路的设计方式实现调节。所述复位芯片还包括用于接收清除信号的输入引脚/STB和用于输出复位信号的输出引脚RST。所述复位芯片在设定的复位时间内，若接收到有效的清除信号，则在接收到清除信号的时刻重新开始计时；若在设定的复位时间到达时，始终未接收到有效的清除信号，则生成复位信号，通过其输出引脚RST输出，以用于控制系统电路中的处理器MCU复位，使MCU跑飞的程序能够重启运行。

而作为系统电路中的核心部件MCU，为了确保其程序在正常运行的过程中不会被复位芯片输出的复位信号强制复位，需要设定一个合理的循环周期，并在每一个设定的循环周期内定时地向复位芯片输出一个有效的清除信号，以阻止复位芯片输出复位信号。为满足此设计要求，显然，MCU中所设定的循环周期应小于复位芯片中所设定的复位时间。设置MCU的其中一路输出端IO输出所述的清除信号，并经由第一光电耦合器对所述清除信号进行光电隔离处理后，传输至复位芯片的输入引脚/STB，以实现对复位芯片的计时时间的清零控制。MCU的复位信号输入端/RST通过第二光电耦合器连接复位芯片的复位信号输出引脚RST，利用第二光电耦合器对复位芯片输出的复位信号进行光电隔离处理后，传送至MCU，以实现对MCU的复位控制。

由于MCU与复位芯片之间只传输两路信号：清除信号和复位信号，本实施例在两路信号的传输线路中分别增设光电耦合器进行电信号到光信号的转换处理，由此可以实现MCU与复位芯片之间的信号隔离，即便为复位芯片供电的电源中存在噪声干扰，所述干扰信号也不会通过传输线路传送到MCU中，由此隔离了外部电源对MCU电源的影响，提高了MCU运行的稳定性。

所述复位芯片与MCU的具体电路连接关系参见图2所示。图2中，U1为复位芯片，U2为处理器MCU。其中，复位芯片U1所需的供电电源VDD1（第一电源）与处理器U2所需的供电电源VDD2（第二电源）不一致，例如，复位芯片U1需要+5V供电，处理器U2需要+3.3V供电。将第一电源VDD1和第二电源VDD2分别连接至复位芯片U1和处理器U2的供电端VCC，为复位芯片U1和处理器U2提供其运行所需的工作电源。对于复位芯片U1所需的第一电源VDD1还可以通过滤波电容C11接地，以滤波第一电源VDD1中的部分干扰信号。

图2中，U4为第一光电耦合器，U3为第二光电耦合器，将第一光电耦合器U4中发光二极管的阳极通过第一限流电阻R7连接至处理器U2的输出端IO，发光二极管的阴极接地。将第一光电耦合器U4中受光三极管的集电极连接至复位芯片U1的清除信号输入引脚/STB，并通过第一上拉电阻R8连接至第一电源VDD1，受光三极管的发射极接地。

同理，对于第二光电耦合器U3，将其发光二极管的阳极通过第二限流电阻R5连接至复位芯片U1的复位信号输出引脚RST，发光二极管的阴极接地。将第二光电耦合器U3中受光三极管的集电极通过限流电阻R6连接至处理器U2的复位信号输入端/RST，并通过第二上拉电阻R4连接至第二电源VDD2，受光三极管的发射极接地。

当处理器U2中运行的程序正常时，在设定的每一个循环周期都会定时地输出高电平有效的清除信号（例如脉冲信号），通过第一限流电阻R7施加到第一光电耦合器U4中发光二极管的阳极，继而控制所述发光二极管导通发光，将电信号转换成光信号，驱动第一光电耦合器U4中的受光三极管饱和导通。当受光三极管饱和导通后，将复位芯片U1的清除信号输入引脚/STB的电位拉低，使复位芯片U1计时清零，避免其输出复位信号。

反之，当处理器U2中运行的程序跑飞时，处理器U2无法周期性地输出高电平有效的清除信号。此时，处理器U2的输出端IO保持低电平状态，控制第一光电耦合器U4中的发光二极管保持关断不发光的状态，继而控制第一光电耦合器U4中的受光三极管截止。此时，第一电源VDD1通过第一上拉电阻R8作用于复位芯片U1的清除信号输入引脚/STB，将复位芯片U1的输入引脚/STB置为高电平无效状态，不对复位芯片U1进行计时清零处理。

当复位芯片U1的计时时间到达设定的复位时间时，通过其复位信号输出引脚RST输出高电平有效的复位信号（例如脉冲信号），经由第二限流电阻R5传输至第二光电耦合器U3，控制第二光电耦合器U3中的发光二极管导通发光，进而驱动第二光电耦合器U3中的受光三极管饱和导通。当受光三极管饱和导通后，将处理器U2的复位信号输入端/RST的电位拉低，强制处理器U2复位，避免系统死机。

反之，当复位芯片U1的计时时间未到达设定的复位时间时，复位芯片U1置其复位信号输出引脚RST为低电平状态，控制第二光电耦合器U3处于不工作状态。此时，第二光电耦合器U3中的发光二极管截止，第二电源VDD2通过第二上拉电阻R4和限流电阻R6作用于处理器U2的复位信号输入端/RST，继而将复位信号输入端/RST置为无效的高电平状态，避免处理器U2误复位，维持系统正常运行。

在所述复位芯片U1中可以内置计时器，连接复位芯片U1的复位时间设置引脚TD。通过对复位时间设置引脚TD的外围电路进行配置，以调整计时器的计时时间。在本实施例中，可以将复位芯片U1的复位时间设置引脚TD接地，或者通过下拉电阻R2接地，如图2所示，由此可以将计时器的计时时间调节到第一复位时间，例如150ms，从而控制复位芯片U1每隔150ms输出一个脉冲复位信号。若将复位芯片U1的复位时间设置引脚TD悬空，则可以将计时器的计时时间调节到第二复位时间，例如600ms，从而控制复位芯片U1每隔600ms输出一个脉冲复位信号。若将复位芯片U1的复位时间设置引脚TD连接上拉电源，或者通过上拉电阻连接至第一电源VDD1，由此可以将计时器的计时时间调整到第三复位时间，例如1200ms，从而控制复位芯片U1每隔1200ms输出一个脉冲复位信号。

在计时器计时的过程中，在计时时间到达设定的复位时间前，若复位芯片U1接收到处理器U2输出的清除信号，则计时器清零，重新开始计时。若计时器的计时时间到达设定的复位时间，则表示处理器U2程序运行异常，通知复位芯片U1通过其复位信号输出引脚RST输出高电平有效的复位信号，以控制处理器U2强制复位。

本实用新型的硬件复位电路通过在复位芯片与处理器之间增设光电隔离器件，并提供一个稳定的复位时间，从而既能够解决处理器在程序执行过程中出现的程序跑飞问题，也能够很好地隔离外部电源对处理器电源的干扰，有助于提高处理器运行的稳定性。该硬件复位电路相比处理器自带的软件看门狗具有更高的可靠性。

当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。

Claims (9)

1.一种硬件复位电路，用于对处理器进行复位控制，所述处理器包括用于输出清除信号的输出端和用于接收复位信号的输入端；其特征在于，所述硬件复位电路包括：

复位芯片，其包括用于接收所述清除信号的输入引脚和用于输出所述复位信号的输出引脚；

第一光电耦合器，其接收所述处理器通过所述输出端输出的清除信号，并对所述清除信号进行光电隔离处理后，输出至所述复位芯片的所述输入引脚；

第二光电耦合器，其接收所述复位芯片通过所述输出引脚输出的复位信号，并对所述复位信号进行光电隔离处理后，输出至所述处理器的所述输入端。

2.根据权利要求1所述的硬件复位电路，其特征在于，所述复位芯片接收第一电源输出的供电，所述处理器接收第二电源输出的供电，所述第一电源和第二电源的电压幅值不等。

3.根据权利要求2所述的硬件复位电路，其特征在于，

在所述第一光电耦合器中，其发光二极管的阳极连接所述处理器的所述输出端，发光二极管的阴极接地；在所述第一光电耦合器中，其受光三极管的发射极连接所述复位芯片的所述输入引脚，并通过第一上拉电阻连接所述的第一电源，受光三极管的发射极接地；

在所述第二光电耦合器中，其发光二极管的阳极连接所述复位芯片的所述输出引脚，发光二极管的阴极接地；在所述第二光电耦合器中，其受光三极管的发射极连接所述处理器的所述输入端，并通过第二上拉电阻连接所述的第二电源，受光三极管的发射极接地。

4.根据权利要求3所述的硬件复位电路，其特征在于，

在所述第一光电耦合器的发光二极管的阳极与所述处理器的所述输出端之间串联有第一限流电阻；

在所述第二光电耦合器的发光二极管的阳极与所述复位芯片的所述输出引脚之间串联有第二限流电阻。

5.根据权利要求1至4中任一项所述的硬件复位电路，其特征在于，在所述复位芯片中内置有计时器，连接复位芯片的复位时间设置引脚，所述计时器的计时时间通过配置连接在所述复位时间设置引脚上的外围电路进行调节；所述复位芯片在接收到处理器输出的所述清除信号时，控制所述计时器清零；在计时器计时到达所述的计时时间时，控制所述复位芯片输出所述的复位信号。

6.根据权利要求5所述的硬件复位电路，其特征在于，所述复位芯片的复位时间设置引脚接地或者通过下拉电阻接地。

7.根据权利要求5所述的硬件复位电路，其特征在于，所述复位芯片的复位时间设置引脚悬空。

8.根据权利要求5所述的硬件复位电路，其特征在于，所述复位芯片的复位时间设置引脚连接上拉电源。

9.一种具有复位电路的电子产品，设置有处理器；其特征在于，所述复位电路为如权利要求1至8中任一项所述的硬件复位电路。