JPH02203689A

JPH02203689A - 画像信号符号化装置の２面バッファメモリ切替方法

Info

Publication number: JPH02203689A
Application number: JP1022640A
Authority: JP
Inventors: Shinji Nishimura; 眞次西村; Hideo Kuroda; 英夫黒田; Toshio Tsuchiya; 敏雄土屋
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1989-02-02
Filing date: 1989-02-02
Publication date: 1990-08-13
Anticipated expiration: 2012-08-25
Also published as: JP2644573B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の属する技術分野）本発明は、テレビ会議やテレビ電話に使用する画像信号
符号化装置における符号化処理部とその前処理部との間
の２面バッファメモリの切替方法に関するものである。

（従来の技術）テレビ会議やテレビ電話に使用する画像信号符号化装置
において、カメラ出力（ＮＴＳＣ信号等）等の１フレ一
ム分の符号化処理に要する期間を。

伝送路の伝送速度や符号化装置の処理速度が低いために
、１フレ一ム周期以上とするような場合。

前記画像信号符号化装置における符号化処理部と。

その前処理部との間に２面バッファメモリを設けること
がある。そうすることにより、このバッファメモリの２
面間、即ち符号化フレームと前処理フレーム間で雑音除
去等を行える利点もある。

画像信号符号化装置は、カメラ等からの画像信号をＡ／
Ｄ変換し、輝度信号と色信号に分離し。

雑音除去等の前処理を施した後に、１フレ一ム分の画素
データを２面バッファメモリの一方のメモリ面に書き込
む、この前処理と並行して、それ以前に他方のメモリ面
に書き込まれた画素データを、符号化処理のために読み
出す。

第４図は従来の画像信号符号化装置における２面バッフ
ァメモリの切替方法のフローチャートを示す、同図にお
いて、Ａ面は２面バッファメモリの一方の面、Ｂ面は他
方の面とし、電源投入時等の処理開始時点では、Ａ面の
前処理が開始され、Ｂ面で符号化処理が開始されるもの
とする。

Ａ面で開始された前処理が終了した時点（（ア）のＹＥ
Ｓ）でＢ面の符号化処理が終了していない場合は（（イ
）のＮｏ）、次のフレームの前処理を再びＡ面で開始し
くつ）、前のフレームは符号化処理されずに駒落としと
なる。

一般に、１フレ一ム分の前処理期間は、カメラ等からの
画像信号のフレーム周期に等しく変動しない。しかし、
フレーム間符号化における１フレ一ム分の符号化処理期
間は、符号化フレーム間の画像信号の変化の多少により
変動するので、駒落としの数も変動することになる。

一方、Ａ面で開始された前処理が終了した時点（（ア）
のＹＥＳ）でＢ面の符号化処理が終了している場合（（
イ）のＹＥＳ）は、前処理面をＢ面に、符号化処理面を
Ａ面に同時に切り替える（１）。

このことは逆に、Ｂ面で開始された符号化処理の立場か
らみれば次のようになる。Ｂ面の符号化処理が終了した
時点（（オ）のＹＥＳ）で、Ａ面の前処理が終了してい
ない場合（（力）のＮｏ）は終了を待ち、前処理が終了
した時点（（力）のＹＥＳ）で、前処理面をＢ面に、符
号化処理面をＡ面に同時に切り替える（１）。

その後は、同様な方法で、前処理面と符号化処理面が、
Ａ面とＢ面の間を同時に切り替わることを繰り返して行
なわれる。

第５図は従来の画像信号符号化装置における２面バッフ
ァメモリの切替方法を実現する回路例を示す、同図にお
いて、１は前処理回路、２は前処理開始信号発生回路、
３は２面フレームメモリ、３１及び３２はフレームメモ
リのＡ面及びＢ面、４はメモリ面切替制御回路、４１は
メモリ面切替制御回路４において１ビツトカウンタ等で
構成されるメモリ面指定回路、４２はセットリセット形
フリップフロップ等で構成される符号化処理終了信号の
保持回路、４３は論理積回路、５は書き込み制御回路、
５１は書き込み制御回路５において書き込み面を切り替
えるスイッチ、５２は書き込み用アドレスカウンタ、６
は前処理終了信号発生回路、７は符号化処理回路、８は
符号化処理開始信号発生回路、９は読み出し制御回路、
９１は読み出し制御回路９において読み出し面を切り替
えるスイッチ、９２は読み出し用アドレスカウンタ、１
０は符号化処理終了信号発生回路である。

この回路は以下のように動作する。

先ず、前処理及び符号化処理は以下のように行われる。

前処理開始信号発生回路２は、ＮＴＳＣ信号を扱う場合
、毎秒約３０回の割合で周期的に前処理開始信号を発生
する。

この前処理開始信号により、書き込み制御回路５におけ
るアドレスカウンタ５２はリセットされ、メモリ面切替
制御回路４におけるメモリ面指定回路４１の出力Ｑで指
定されたフレームメモリ３１と３２のいずれかの面と前
処理回路１が、書き込み制御回路５におけるスイッチ５
１により接続され、前処理回路１は前処理済みデータを
先頭アドレスから書き込み始める。

前処理回路１はアドレスカウンタ５２にクロックを供給
することにより、フレームメモリのアドレス値を進めな
がら前処理済みデータを順次書き込む、そして、前処理
終了信号発生回路６は、前処理の終了を検出した時点で
、前処理終了信号をメモリ面切替制御回路４へ出力する
。

一方、メモリ面指定回路４１の出力Ｑ及びＱの反転を契
機に、符号化処理開始信号発生回路８は符号化処理開始
信号を発生する。この符号化処理開始信号により、読み
出し制御回路９におけるアドレスカウンタ９２はリセッ
トされ、メモリ面指定回路４１の出力Ｑで指定されるフ
レームメモリ３１と３２のいずれかの面と符号化処理回
路７が、読み出し制御回路９におけるスイッチ９１によ
り接続され、符号化処理回路７は符号化処理用データを
先頭アドレスから読み出し始める。

符号化処理回路７はアドレスカウンタ９２にクロックを
供給することにより、フレームメモリのアドレス値を進
めながら符号化処理用データを順次読み出す。そして、
符号化処理終了信号発生回路１０は、符号化処理の終了
を検出した時点で、符号化処理終了信号をメモリ面切替
制御回路４へ出力する。

次に、２面フレームメモリ３における、前処理面（書き
込み面）及び符号化処理面（読み出し面）の切替制御は
、以下のように行なわれる。

前処理の観点から見ると、前処理終了信号発生回路６が
２面フレームメモリ３の一方の面に対する前処理終了信
号を発生した時点で、符号化処理終了信号発生回路１０
が他方の面に対する符号化処理終了信号を発生していな
い場合は、保持回路４２に符号化処理終了信号が入力さ
れていないので。

前処理終了信号発生回路６の出力と保持回路４２のＱ出
力とのＡＮＤを取る論理積回路４３の出力に変化が無い
、従って、メモリ面指定回路４１の出力にも変化が無く
、書き込み面が切り替わらないので、前処理回路１は同
一メモリ面に次のフレームの前処理済みデータを上書き
する。

逆に、符号化処理終了信号発生回路１０が他方の面に対
する符号化処理終了信号を発生済みで、保持回路４２が
符号化処理終了信号を保持している場合は、論理積回路
４３の出力が１１１　ＩＩに立ち上がり、メモリ面指定
回路４１の出力Ｑ及びＱが反転する。従って、書き込み
面と読み出し面が同時に切り替わり、前処理回路１は他
方のメモリ面に次のフレームの前処理済みデータを書き
込み、符号化処理回路７は一方のメモリ面に書き込まれ
ている前処理済みデータを、次の符号化用データとして
読み出す。

なお、保持回路４２で保持された符号化処理終了信号は
、２面フレームメモリ３のメモリ面を切り替えるための
論理積回路４３の出力によりリセットされる。

逆に、符号化処理の観点から見ると、符号化処理終了信
号発生回路１０が２面フレームメモリ３の他方の面に対
する符号化処理終了信号を発生した時点で、前処理終了
信号発生回路６が一方の面に対する前処理終了信号を発
生していない場合は、保持回路４２で符号化処理終了信
号が保持されるだけで、論理積回路４３の出力に変化が
無い。従って、メモリ面指定回路４１の出力にも変化が
無く、読み出し面が切り替わらないので、符号化処理開
始信号発生回路８は符号化処理開始信号を発生せず、符
号化処理回路７は読み出し面が切り替わるまで符号化処
理開始を待ち合わせる。

そして、前処理終了信号発生回路６が前処理終了信号を
発生した時点で、前処理面と符号化処理面が同時に切り
替わることは前述のとおりである。

勿論、符号化処理終了信号の発生と同時に前処理終了信
号が発生された場合は、直ちに前処理面と符号化処理面
が同時に切り替わるので、符号化処理の開始を待ち合わ
せる必要は無い。

第６図は上記第４図および第５図に示す、従来の２面バ
ッファメモリの切替方法における前処理面と符号化処理
面の切替遷移図を示す、同図において、Ｗｌ、Ｗ２．Ｗ
３．　　・・・は前処理期間、Ｒ１，Ｒ２，Ｒ３，・・
・は符号化処理期間、Ａ面は２面バッファメモリの一方
の面、８面は他方の面である。また、網掛けされた前処
理期間は、前述した符号化処理されない駒落としフレー
ムを意味する。

第６図における（ａ）は、符号化処理曲間Ｒが、１フレ
一ム分の前処理期間Ｗ、即ち入力画像信号のフレーム周
期以内の場合を、（ｂ）は１〜２フレ一ム周期の場合を
、（Ｃ）は２〜３フレ一ム周期の場合を示したものであ
る。

第６図（ａ）においては、１フレ一ム分の符号化処理期
間Ｒが、必ずフレーム周期以内であれば、その差分期間
は符号化処理をしない無駄な期間となるものの、前処理
済みのフレームは全て符号化処理を行うので、駒落とし
を生じることのない利点がある。しかし、この場合は前
述のように符号化処理期間Ｒが画像信号の変化の多少に
より変動することを考慮し、符号化処理期間Ｒの最大値
をフレーム周期以内とするようなピーク負荷設計が必要
となる。

第６図（ｂ）において、１フレ一ム分の符号化処理期間
Ｒが、必ず１〜２フレ一ム周期以内であれば、２フレ一
ム周期との差分期間は符号化処理をしない無駄な期間と
なり、全フレームの１／２（Ｗｌ、Ｗ３．Ｗ５等に対応
する奇数フレーム）が駒落としになる。更に、符号化処
理期間の最大値を２フレ一ム周期以内とするようなピー
ク負荷設計が必要となる。

第６図（Ｃ）においては、１フレ一ム分の符号化処理期
間Ｒが、必ず２〜３フレ一ム周期以内であれば、３フレ
一ム周期との差分期間は符号化処理をしない無駄な期間
となり、全フレームの２／３（Ｗｌ、Ｗ２．Ｗ４．Ｗ５
．Ｗ７．Ｗ８等）のフレームが駒落としになる。更に、
符号化処理期間の最大値を３フレ一ム周期以内とするよ
うなピーク負荷設計が必要となる。

このような従来の２面バッファメモリの切替方法におけ
る欠点をまとめると、以下のようになる。

第１の欠点は、一方のメモリ面のある１フレ一ム分の符
号化処理が終了しても、他方のメモリ面の前処理が終了
するまでは、次のフレームの符号化処理を開始できず、
無駄な待ち期間が生じることである。

第２の欠点は、符号化処理期間Ｒがフレーム周期のＮ〜
（Ｎ＋１）倍の場合、その期間に必ずＮ個の駒落としを
生じ、駒落とし率はＮ／（Ｎ＋１）になり、駒落としが
生じ易いことである。

第３の欠点は、あるフレームの先頭画素データが前処理
が開始されても、そのフレームの全体画素データの前処
理が終了しない限り、そのフレームの符号化を開始でき
ないため、先頭画素データの前処理が開始されてから、
少なくとも１フレーム周期遅れでそのデータの符号化処
理が開始されるので、実時間性に劣ることである。

第４の欠点は、最大防落とし率をＮ／（Ｎ＋１）。

即ちＮ防飛ばしで符号化処理を行う場合、符号化処理期
間の最大値をフレーム周期の（Ｎ＋１）倍以下とするよ
うなピーク負荷設計を必要とし１通常は殆ど必要が無い
にも拘らずピーク負荷に対応した処理速度の早い符号化
装置を必要とすることである。

（発明の目的）本発明の目的は、このような欠点を除去するために、一
方のメモリ面の符号化処理終了後、他方のメモリ面が前
処理中であっても、他方のメモリ面の符号化処理を開始
することにより、符号化処理の無駄な待ち合わせ期間を
無くシ、防落としを少なくシ、実時間処理性を高め、平
均負荷設計を可能とする画像信号符号化装置の２面バッ
ファメモリ切替方法を提供することにある。

（発明の構成）（発明の特徴と従来技術との差異）本発明は、上記目的を達成するため、画像信号符号化装
置の符号化処理部とその前処理部との間の２面バッファ
メモリの切替方法において、一方のメモリ面に対する１
フレーム（フィールド）分の前処理が終了した時点で、
他方のメモリ面の１フレーム（フィールド）分の符号化
処理が終了していることを検出して前処理面を他方のメ
モリ面へ切り替え、他方のメモリ面が符号化処理中であ
ることを検出して次の前処理を一方のメモリ面に対して
引き続き行い、他方のメモリ面に対する符号化処理が終
了した時点で、直ちに次の符号化面を前処理中の一方の
メモリ面へ切り替え、符号化のための読み出しアドレス
が前処理の書き込みアドレスを追い越さないように制御
し、前処理と符号化処理面を独立に切り替えられること
を最も主要な特徴とする。

従来技術とは、一方のメモリ面の符号化処理終了後、他
方のメモリ面が前処理中であっても、他方のメモリ面の
符号化処理を開始する点が異なる。

これにより従来のような符号化処理の無駄な待ち合せ期
間をなくし、駒落としを少なくする。

（実施例）第１図は本発明方法を画像信号符号化装置に実施した場
合の２面バッファメモリの切替方法に関連したフローチ
ャートを示す、第１図において、Ａ面は２面バッファメ
モリの一方の面、Ｂ面は他方の面とし、電源投入時等の
処理開始時点では、Ａ面の前処理が開始され、Ｂ面で符
号化処理が開始されるものとする。

Ａ面で開始された前処理が終了した時点（（ア）のＹＥ
Ｓ）で、Ｂ面の符号化処理が終了していない場合は（（
イ）のＮｏ）、次のフレームの前処理を再びＡ面で開始
しくつ）、前のフレームは符号化処理されずに防落とし
となる。

一方、Ｂ面の符号化処理が終了している場合（（イ）の
ＹＥＳ）は前処理面をＢ面に切り替える（１）。その後
は、同様な方法で、前処理面が、Ａ面とＢ面の間を交互
に切り替わることを繰り返して行く。

Ｂ面で開始された符号化処理の立場からみれば次のよう
になる。前処理面がＡ面である場合、或は前処理面がＢ
面でも前処理アドレスが符号化処理アドレスより先行し
ていれば、（（オ）のＹＥＳ）、Ｂ面で符号化処理を継
続的に行う（力）、そして、Ｂ面の符号化処理を終了し
た時点（（キ）のＹＥＳ）で、符号化処理面をＡ面に切
り替える（り）、その後は、同様な方法で、符号化処理
面が、Ａ面とＢ面の間を交互に切り替わることを繰り返
して行く。

このように、符号化処理アドレスが前処理アドレスを追
い越さない範囲で追随しながら、１フレ一ム周期を待つ
ことなく、前処理中のフレームの符号化処理を開始でき
る。また、第１図から明かなように、前処理面の符号化
処理面の切り替えは独立である。

第２図は本発明による画像信号符号化装置における２面
バッファメモリの切替方法を実施する回路例を示す。第
２図において、４４及び４５はメモリ面切替制御回路内
において１ビツトカウンタ等で構成されるメモリ面指定
回路、４６はメモリ面指定回路４４及び４５の出力を比
較する比較回路、４７は論理積回路、９３は読み出し制
御回路における論理積回路、１１は読み出しアドレスが
書き込みアドレスを追い越さないようにするアドレス制
御回路であり、１１１はアドレス制御回路１１において
読み出しアドレスと書き込みアドレスを比較する比較回
路、１１２はアドレス制御回路における否定論理積回路
であり、その他の番号の回路ブロックは第５図と同じ回
路であり説明を省略する。

第２図の回路は以下のように動作する。

先ず、前処理及び符号化処理は以下のように行われる。

前処理開始信号発生回路２は、ＮＴＳＣ信号を扱う場合
、毎秒約３０回の割合で周期的に前処理開始信号を発生
する。この前処理開始信号により、書き込み制御回路５
におけるアドレスカウンタ５２はリセットされ、メモリ
面切替制御回路４におけるメモリ面指定回路４４の出力
Ｑ１で指定されるフレームメモリ３１と３２のいずれか
の面と前処理回路１が、書き込み制御回路５におけるス
イッチ５１により接続され、前処理回路１は前処理済み
データを先頭アドレスから書き込み始める。

前処理回路１はアドレスカウンタ５２にクロックを供給
することにより、フレームメモリのアドレス値を進めな
がら、前処理済みデータを順次書き込む、そして、前処
理終了信号発生回路６は、前処理の終了を検出した時点
で、前処理終了信号をメモリ面切替制御回路４へ出力す
る。

一方、メモリ面指定回路４５の出力Ｑ２の反転を契機に
、符号化処理開始信号発生回路８は符号化処理開始信号
を発生する。この符号化処理開始信号により、読み出し
制御回路９におけるアドレスカウンタ９２．はりセット
され、メモリ面指定回路４５の出力Ｑ２で指定されるフ
レームメモリ３１と３２のいずれかの面と符号化処理回
路７が、読み出し制御回路９におけるスイッチ９１によ
り接続され、符号化処理回路７は符号化処理用データを
先頭アドレスから読み出し始める。符号化処理回路７は
アドレスカウンタ９ｚにクロックを供給すること１こよ
り、フレームメモリのアドレス値を進めながら符号化処
理用データを順次読み出す。そして、符号化処理終了信
号発生回路１０は、符号化処理の終了を検出した時点で
、符号化処理終了信号をメモリ面切替制御回路４へ出力
する。

次に、２面フレームメモリ３における。前処理面（書き
込み面）及び符号化処理面（読み出し面）の切替制御は
、以下のように行なわれる。

前処理の観点から見ると、前処理終了信号発生回路６が
２面フレームメモリ３の一方の面に対する前処理終了信
号を発生した時点で、メモリ面指定回路４４及び４５の
出力Ｑ１及びＱ２が一致している間のみ比較回路４６の
出力が′１″に立ち上がっており、比較回路４６と前処
理終了信号発生回路６の出力とのＡＮＤをとる論理積回
路４７の出力が“１”に立ち上がった場合のみ、メモリ
面指定回路４４の出力Ｑ１が反転し５前処理回路１は他
方のメモリ面に次のフレームの前処理済みデータの書き
込みを開始する。

そうでない場合は、比較回路４６の出力が°゛１″に立
ち上がっていないので、論理積回路４７及びメモリ面指
定回路４４の出力に変化が無く、書き込み面が切り替わ
らず、前処理回路１は同一メモリ面に次のフレームの前
処理済みデータを上書きする。

即ち、一方のメモリ面に対する前処理終了時点で、同一
メモリ面に対して符号化処理中であれば、他方のメモリ
面が空いていることから次の前処理は他方のメモリ面に
切り替えて行い、他方のメモリ面に対して符号化中であ
れば、次の前処理は再び一方のメモリ面に対して行うこ
とになる。

逆に、符号化処理の観点から見ると、符号化処理終了信
号発生回路１０が２面フレームメモリ３の他方の面に対
する符号化処理終了信号を発生した場合は、直ちにメモ
リ面指定回路４５の出力Ｑ２が反転する。従って、符号
化処理を待ち合わせること無く読み出し面が切り替わり
、符号化処理回路７は一方のメモリ面に書き込まれてい
る前処理済みデータを、次の符号化用データとして読み
出す。

この場合、前処理面と符号化処理面が同一面となる期間
が生じるが、この間に符号化処理用読み出しアドレスが
前処理用書き込みアドレスを追い越すと、読み出しデー
タが時間的に異なった２フレームにわたることになるた
め、読み出しアドレスを制御する必要が生じる。例えば
、符号化処理用データの読み出しをライン毎に行う場合
は、比較回路１１１においてアドレスカウンタ５２と９
２のラインアドレス値が比較され、同一値であれば出力
が“１”に立ち上がるので、比較回路４６の出力が“１
”に立ち上がっていれば、比較回路１１１と４６の出力
のＮＡＮＤをとる否定論理積回路１１２の出力は０”に
立ち下がる。

そして、否定論理積回路１１２の出力と符号化処理回路
７のクロック出力のＡＮＤをとる論理積回路９３により
、アドレスカウンタ９２へのクロック供給が停止され、
読み出しアドレスが進まないようにして、読み出しアド
レスが書き込みアドレスを追い越さないよう制御するこ
とができる。

なお、水平方向に８或は１６画素、垂直方向に８或は１
６ラインのブロック毎に読み出しを行う場合は、比較回
路１１１は読み出しラインアドレス値が書き込みライン
アドレス値に８或は１６ライン差に追いつく毎に出力を
１″″に立ち上げる必要がある。

第３図に、本発明による２面バッファメモリの切替方法
における、前処理面と符号化処理面の切替遷移図を示す
、同図において、Ｗｌ、Ｗ２゜Ｗ３．　　・・・は前処
理期間、Ｒ１，Ｒ２，Ｒ３゜・・は符号化処理期間、Ａ
面は２面バッファメモリの一方の面、Ｂ面は他方の面で
ある。また、網掛けされた前処理期間は、符号化処理さ
れない駒落としフレームを意味する。

第３図における（ａ）は、符号化処理期間Ｒが、時間平
均的に１フレ一ム分の前処理期間Ｗ、即ち入力画像信号
のフレーム周期以内の場合を、（ｂ）は時間平均的に１
〜２フレ一ム周期の場合を、（ｃ）は時間平均的に２〜
３フレ一ム周期の場合を示したものである。

第３図（ａ）においては、１フレ一ム分の符号化処理期
間Ｒが、必ず時間平均的に１フレ一ム周期以内であれば
１時々１フレーム周期を越えても駒落としを発生させず
に最大２フレ一ム周期まで許容できる。また、符号化処
理期間の時間平均値を１フレ一ム周期以内とするような
平均負荷設計が可能となる。

第３図（ｂ）においては、１フレ一ム分の符号化処理期
間Ｒが、必ず時間平均的に１〜２フレ一ム周期以内であ
れば、時々２フレ一ム周期を越えても駒落とし発生率を
１／２以上に増加させることなく、最大３フレ一ム周期
まで許容できる。

また、符号化処理期間の時間平均値を２フレ一ム周期以
内とするような平均負荷設計が可能となる。

第３図（ｃ）においては、１フレ一ム分の符号化処理期
間Ｒが、必ず時間平均的に２〜３フレ一ム周期以内であ
れば、時々３フレ一ム周期を越えても駒落とし発生率を
２／３以上に増加させることなく、最大４フレ一ム周期
まで許容できる。また。

符号化処理期間の時間平均値を３フレ一ム周期以内とす
るような平均負荷設計が可能となる。

なお、説明の便宜上、電源投入時等にＡ面で前処理を開
始し、Ｂ面で符号化処理を開始したが、この逆でも良い
、また、前処理面と符号化処理面の切り替えが独立に行
われることから、符号化処理アドレスが前処理アドレス
を追い越さないようにすれば、同一面で前処理と符号化
処理を開始しても良い。更に、２フイールドからなる１
フレ一ム分の画素データ数が、処理速度的に多すぎる場
合などは、奇数或いは偶数の片フィールド分の画素デー
タのみを扱っても良い。

（発明の効果）以上説明したように、本発明によれば、一方のメモリ面
の符号化処理終了後、他方のメモリ面が前処理中であっ
ても、他方のメモリ面の符号化処理を開始することによ
り、以下のような利点がある。

第１の利点は、従来に比べ符号化処理の無駄な待ち合わ
せ期間を無くせるので、符号化処理部の処理能力を最大
限に有効利用できることである。

第２の利点は、符号化処理期間の時間平均値がフレーム
周期のＮ〜（Ｎ＋１）倍の場合、駒落とし率は（Ｎ−１
）／Ｎ−Ｎ／（Ｎ＋１）になり、従来に比べ駒落とし率
を低減化できることである。

第３の利点は、符号化処理アドレスが前処理アドレスを
追い越さない範囲で追随しながら、１フレ一ム周期を待
つことなく、前処理中のフレームの符号化処理を開始で
きるので、従来に比べ実時間性を高められることである
。

第４の利点は、最大防落とし率をＮ／（Ｎ＋１）にする
場合、符号化処理期間の時間平均値をフレーム周期のＮ
倍以下とするような平均負荷設計が可能となるため、従
来に比べ符号化装置の処理速度が遅くて良いことである
。

【図面の簡単な説明】

第１図は本発明による２面バッファメモリの切替フロー
チャート、第２図は本発明による２面バッファメモリ切
替方法を実施するための回路例を示す図、第３図は本発
明による前処理面と符号化処理面の切替遷移図、第４図
は従来の２面バッファメモリの切替フローチャート、第
５図は従来の２面バッファメモリ切替方法を実施するた
めの回路例を示す図、第６図は従来の前処理面と符号化
処理面の切替遷移図である。１　・・・前処理回路、　２　・・・前処理開始信号発
生回路、　３　・・・　２面フレームメモリ、３１・・
・　フレームメモリ（Ａ面）、３２・・・フレームメモ
リ（Ｂ面）、　４　・・・　メモリ面切替制御回路、４
４．４５・・・メモリ面指定回路、４６．　ｔｔｉ・・
・比較回路、４７．９３・・・論理積回路、　５　・・
・書き込み制御回路、５１、９１・・・スイッチ、５２
．９２・・・アドレスカウンタ、　６　・・・前処理終
了信号発生回路、　７・・・符号化処理回路、　８・・
・符号化処理開始信号発生回路、　９　・・・読み出し
制御回路、１０・・・符号化処理終了信号発生回路、１
１・・・アドレス制御回路、１１２・・・否定論理積回
路。特許出願人　日本電信電話株式会社

Claims

【特許請求の範囲】

画像信号符号化装置の符号化処理部とその前処理部との
間の２面バッファメモリの切替方法において、一方のメ
モリ面に対する１フレーム（フィールド）分の前処理が
終了した時点で、他方のメモリ面の１フレーム（フィー
ルド）分の符号化処理が終了していることを検出して前
処理面を他方のメモリ面へ切り替え、他方のメモリ面が
符号化処理中であることを検出して次の前処理を一方の
メモリ面に対して引き続き行い、他方のメモリ面に対す
る符号化処理が終了した時点で、直ちに次の符号化面を
前処理中の一方のメモリ面へ切り替え、符号化のための
読み出しアドレスが前処理の書き込みアドレスを追い越
さないように制御し、前処理と符号化処理面を独立に切
り替えられることを特徴とする画像信号符号化装置の２
面バッファメモリ切替方法。