JPH02203644A - Ｇｍｓｋ周波数検波復調回路 - Google Patents
Ｇｍｓｋ周波数検波復調回路Info
- Publication number
- JPH02203644A JPH02203644A JP2450089A JP2450089A JPH02203644A JP H02203644 A JPH02203644 A JP H02203644A JP 2450089 A JP2450089 A JP 2450089A JP 2450089 A JP2450089 A JP 2450089A JP H02203644 A JPH02203644 A JP H02203644A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- circuit
- frequency
- reception
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 12
- 238000012935 Averaging Methods 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＧＭＳＫ周波数検波の復調回路において、周波
数オフセット量に対して追従動作する回路に闇する。
数オフセット量に対して追従動作する回路に闇する。
（従来の技術）
最近移動通信等ではＧＭＳＫの周波数検波方式が用いら
れる様になったが、従来のＧＭＳＫ周波数周波数検図復
調回路信信号と識別レベルのすフセット調整なくこれを
対応させデータの復調を行っている。
れる様になったが、従来のＧＭＳＫ周波数周波数検図復
調回路信信号と識別レベルのすフセット調整なくこれを
対応させデータの復調を行っている。
（発明が解決しようとする課題）
しかし、このような復調手段では受信機の周波数にずれ
が発生した場合、それがオフセット量に加わるので正常
に判定できず、復調データに誤差が生じるという問題が
あった。
が発生した場合、それがオフセット量に加わるので正常
に判定できず、復調データに誤差が生じるという問題が
あった。
（ｎ題を解決するための手段）
このようなｎ題を解決するため、本発明は受信信号より
周波数オフセット量ｔ′識別レベルの最上値と最下値の
加算平均又は複数のレベルの加算平均より検出し、それ
を受信信号に減算することにより受信信号のオフセット
をキャンセルし、周波数変動に適応した動作を行うもの
である。
周波数オフセット量ｔ′識別レベルの最上値と最下値の
加算平均又は複数のレベルの加算平均より検出し、それ
を受信信号に減算することにより受信信号のオフセット
をキャンセルし、周波数変動に適応した動作を行うもの
である。
（作用）
上記のように検出した周波数オフセット量を減算する事
により、受信信号と識別レベルの関係を正常な関係に保
つことができ、これにより送受の周波数オフセットによ
る定常エラーを防止することができる。以下実施例につ
き図面により詳細に説明する。
により、受信信号と識別レベルの関係を正常な関係に保
つことができ、これにより送受の周波数オフセットによ
る定常エラーを防止することができる。以下実施例につ
き図面により詳細に説明する。
（実施例）
第１図は本発明の実施例を示す構成図である。
第１図において、１はオフセット量減算回路、２は入力
バッファ、３は２ｂｉｔずつ積分を行う２ ｂｉｔ積分
回路、４は判定回路、５は判定結果を２ｂｉｔ分記憶す
るデータラッチ、６はオフセット量検出回路、７は４値
識別レベル生成回路、８はデータセレクタ、９は識別レ
ベル制御回路、１０は受信信号入力端、１１は受信デー
タ出力端である。まず受信信号が入力端１０より入力さ
れ、オフセット量減算回路１においてこの信号とオフセ
ット量検出回路６で検出されたオフセット量とが減算さ
れる。これにより受信信号に周波数オフセットがあった
場合でも入力段でキャンセルされる。又、入力段でオフ
セット量をキャンセルするため、入力バッファ２や２
ｂｉｔ積分回路３では周波数オフセットによる誤動作が
起こらない０判定回路４ではオフセット量をキャンセル
した積分データと、出力データの過去、現在の値により
任意の４個の固定値に積分データを加算する４値識別レ
ベル生成回路７により得られデータセレクタ８で選択さ
れた識別レベルとで判定され、”１”、”０”のデータ
が出力される。このデータはデータラッチ５で２ ｂｉ
ｔ分ラクラッチた後に出力端１１に受信データとして逐
次出力される。識別レベル制御回路９ではデータラッチ
５でラッチされたデータによりどの識別レベルを制御す
るか判定し、その後４値織別生成回路７に識別レベルデ
ータとして２ｂｉｔ積分回路３の２ｂｉｔ積分データを
入力する。４値識別レベル生成回路７で生成した識別レ
ベルは、データラッチ５でラッチされたデータにより制
御され、４値識別レベル生成回路７の４値のうち１値だ
けが選択され、判定回路４の識別レベルとして使用され
る。オフセット量検出回路６では４値識別レベル生成回
路７の識別レベルの最上値と最下値を加算平均すること
によりオフセット量の検出を行う、 この時４値織別レ
ベル生成回路７は２ｂｉｔ積分データと、データラッチ
５、識別レベル制御回路９により常時適応値に制御しで
ある。又オフセット量検出回路６では、４値識別レベル
生成回路７の識別レベルを３つ以上加算平均して前記と
同等以上の検出効果をあげることができる。
バッファ、３は２ｂｉｔずつ積分を行う２ ｂｉｔ積分
回路、４は判定回路、５は判定結果を２ｂｉｔ分記憶す
るデータラッチ、６はオフセット量検出回路、７は４値
識別レベル生成回路、８はデータセレクタ、９は識別レ
ベル制御回路、１０は受信信号入力端、１１は受信デー
タ出力端である。まず受信信号が入力端１０より入力さ
れ、オフセット量減算回路１においてこの信号とオフセ
ット量検出回路６で検出されたオフセット量とが減算さ
れる。これにより受信信号に周波数オフセットがあった
場合でも入力段でキャンセルされる。又、入力段でオフ
セット量をキャンセルするため、入力バッファ２や２
ｂｉｔ積分回路３では周波数オフセットによる誤動作が
起こらない０判定回路４ではオフセット量をキャンセル
した積分データと、出力データの過去、現在の値により
任意の４個の固定値に積分データを加算する４値識別レ
ベル生成回路７により得られデータセレクタ８で選択さ
れた識別レベルとで判定され、”１”、”０”のデータ
が出力される。このデータはデータラッチ５で２ ｂｉ
ｔ分ラクラッチた後に出力端１１に受信データとして逐
次出力される。識別レベル制御回路９ではデータラッチ
５でラッチされたデータによりどの識別レベルを制御す
るか判定し、その後４値織別生成回路７に識別レベルデ
ータとして２ｂｉｔ積分回路３の２ｂｉｔ積分データを
入力する。４値識別レベル生成回路７で生成した識別レ
ベルは、データラッチ５でラッチされたデータにより制
御され、４値識別レベル生成回路７の４値のうち１値だ
けが選択され、判定回路４の識別レベルとして使用され
る。オフセット量検出回路６では４値識別レベル生成回
路７の識別レベルの最上値と最下値を加算平均すること
によりオフセット量の検出を行う、 この時４値織別レ
ベル生成回路７は２ｂｉｔ積分データと、データラッチ
５、識別レベル制御回路９により常時適応値に制御しで
ある。又オフセット量検出回路６では、４値識別レベル
生成回路７の識別レベルを３つ以上加算平均して前記と
同等以上の検出効果をあげることができる。
（発明の効果）
以上説明したように、送受の周波数オフセット量をキャ
ンセルするため、送受の周波数の定常誤差や、周波数変
動に強い利点がある。
ンセルするため、送受の周波数の定常誤差や、周波数変
動に強い利点がある。
又、人力段にオフセット量減算回路を付加した場合、後
段の回路の誤動作を防止することができ、同期引込みス
ピードの向上にもつながる。
段の回路の誤動作を防止することができ、同期引込みス
ピードの向上にもつながる。
第１図は本発明の実施例の構成図である。
１・・・オフセット量減算回路、２・・・入力バッファ
、３・・・２ｂｉｔ積分回路、４・・・判定回路、５・
・・データラッチ、６・・・オフセット量検出回路、７
・・・４値織別レベル生成回路、８・・・データセレク
タ、９・・・識別レベル制御回路、１０・・・受信信号
入力端、１１・・・受信データ出力端。 特許出願人 日本無線株式会社
、３・・・２ｂｉｔ積分回路、４・・・判定回路、５・
・・データラッチ、６・・・オフセット量検出回路、７
・・・４値織別レベル生成回路、８・・・データセレク
タ、９・・・識別レベル制御回路、１０・・・受信信号
入力端、１１・・・受信データ出力端。 特許出願人 日本無線株式会社
Claims (1)
- ＧＭＳＫ検波回路において、送信機と受信機のオフセッ
ト量を識別レベルの最上値と最下値の加算平均又は複数
レベルの加算平均により検出し、このオフセット量をオ
フセット減算回路でキャンセルして周波数の変動に適応
するように構成したＧＭＳＫ周波数横波復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2450089A JPH02203644A (ja) | 1989-02-02 | 1989-02-02 | Ｇｍｓｋ周波数検波復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2450089A JPH02203644A (ja) | 1989-02-02 | 1989-02-02 | Ｇｍｓｋ周波数検波復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02203644A true JPH02203644A (ja) | 1990-08-13 |
Family
ID=12139908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2450089A Pending JPH02203644A (ja) | 1989-02-02 | 1989-02-02 | Ｇｍｓｋ周波数検波復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02203644A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0500025A2 (en) * | 1991-02-19 | 1992-08-26 | Tokyo Electric Co., Ltd. | Automatic frequency control method and device for use in receiver |
-
1989
- 1989-02-02 JP JP2450089A patent/JPH02203644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0500025A2 (en) * | 1991-02-19 | 1992-08-26 | Tokyo Electric Co., Ltd. | Automatic frequency control method and device for use in receiver |
| US5341402A (en) * | 1991-02-19 | 1994-08-23 | Tokyo Electric Co., Ltd. | Automatic frequency control method and device for use in receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567599A (en) | Automatic adaptive equalizer having improved reset function | |
| US4914676A (en) | Cross polarization interference canceller | |
| US5465276A (en) | Method of forming a channel estimate for a time-varying radio channel | |
| US5459762A (en) | Variable multi-threshold detection for 0.3-GMSK | |
| US7949082B2 (en) | Phase lock loop and method for coded waveforms | |
| US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
| US6411649B1 (en) | Adaptive channel tracking using pilot sequences | |
| US7522663B2 (en) | Burst error limiting feedback equalizer system and method for multidimensional modulation systems | |
| US6094463A (en) | Phaselock threshold correction | |
| US4809298A (en) | Radio data transmission system | |
| KR100309688B1 (ko) | 수신기 | |
| KR20010100573A (ko) | 무선 블루투스 시스템의 채널 왜곡 보상 장치 | |
| US7289589B2 (en) | Maximum likelihood bit synchronizer and data detector | |
| JPH02203644A (ja) | Ｇｍｓｋ周波数検波復調回路 | |
| US7308045B2 (en) | Binarizing circuit, wireless communication device, and binarizing method | |
| JP2003046436A (ja) | 送信電力制御システム、及びその送信電力制御方法 | |
| JPH05145445A (ja) | デジタルマイクロ波通信システムの自動等化器 | |
| JP2580015B2 (ja) | 交差偏波間干渉補償装置 | |
| JP3029282B2 (ja) | フレーム同期方式並びにこの方式を適用した受信装置 | |
| JP3334667B2 (ja) | スペースダイバーシチ受信回路 | |
| JPH09233001A (ja) | Ｔｄｍａバースト信号復調装置 | |
| SU1307600A1 (ru) | Устройство дл приема сигналов данных | |
| JP3099867B2 (ja) | 振幅等化器 | |
| JPH0690226A (ja) | ダイバーシチ受信装置 | |
| KR20010091626A (ko) | 하나의 적산기 사용을 통한 개선된 구조의 ｄｆ-ｄｐｄ디코더 |