JPH02201678A - チャネル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の口約］ （産業上の利用分野） この発明は、ＣＰＵからのデータ転送要求に応じて主記
憶装置と入出力装置との間のデータ転送を行うチャネル
装置に係り、特に主記憶データ読取り要求時におけるデ
ータ先読み方式に関する。

（従来の技術） 一般に、ＣＰＵ　（中央処理装置）、主記憶装置および
チャネル装置等から構成される情報システムでは、ＣＰ
Ｕからチャネル装置に対し、主記憶装置に格納されてい
る送信データをチャネル装置に接続されている入出力装
置へ転送することを要求するデータ転送要求の入出力命
令が発行された場合、チャネル装置内のチャネル制御用
マイクロプロセッサがこの入出力命令を解読し、データ
転送要求に対する転送情報を主記憶装置から読出して解
読し、アドレスカウンタ（データアドレスカウンタ）に
主記憶先頭データアドレスを設定する。チャネル装置に
は、主記憶装置から読出した送信データを一時格納する
ための先入れ先出し方式のスタックメモリ　（以■、Ｆ
ＩＦＯスタックメモリと称する）が設けられている。マ
イクロプロセッサはＦＩＦＯスタックメモリに格納され
たデータがＤＭＡ　（ダイレクト・メモリ・アクセス）
コントローラによって最終的に入出力装置へ転送される
ように、ＤＭＡコントローラを制御するための転送情報
テーブルを同プロセッサのローカルメモリ上に作成する
。ＤＭＡコントローラは、この転送情報テーブルに設定
された転送数（転送サイズ）を参照しながら、ＦＩＦＯ
スタックメモリから入出力装置へのデータ転送を行うこ
とになる。

さて、チャネル装置のマイクロプロセッサは主記憶装置
に対し、主記憶データ（送信データ）の読出し要求を発
行し、ＤＭＡ転送を開始する。この結果、アドレスカウ
ンタで指定された主記憶データか主記憶装置からチャネ
ル装置へシステムバスを介して転送される。チャネル装
置に転送された主記憶データはＦＩＦＯスタックメモリ
に記憶され、同スタックメモリがフル（満杯）でなげれ
ば、アドレスカウンタがカウントアツプされ、次のデー
タアドレスに対応する主記憶データの続出し要求が発行
される。」−記憶のデータアドレスに対応する主記憶デ
ータがチャネル装置に転送されると、同データは前のデ
ータアドレスの主記憶データに積み重なるようにＦＩＦ
Ｏスタックメモリに記憶され、フルでなければ引続きＤ
ＭＡ転送か行われる。以−１−の主記憶、チャネル装置
間のＤＭＡ転送はＦＩＦ○スタックメモリがフルとなる
まで継続される。そして、ＦＩＦＯスタックメモリにデ
ータか存在するならば、ＦＩＦＯスタックメモリに一時
格納された主記憶データ（送信ブタ）をその記憶順に入
出力装置に転送する動作が、ＤＭＡコントローラによっ
て上記のＤＭＡ転送と並行して行われる。

さて、主記憶装置、ＦＩＦＯスタックメモリ間のデータ
転送と、ＦＩＦＯスタックメモリ、入出力装置間のデー
タ転送とは非同期で行われる。したがって、後者のデー
タ転送が遅くなると、前者のデータ転送によりＦＩＦＯ
スタックメモリがフルとなり、前者のデータ転送はフル
が解除されるまで一時停止される。一方、後者の転送に
おいて、ＤＭＡコントローラはローカルメモリ上の転送
情報テーブルに設定されている１ブロツクの転送サイズ
までのデータ転送を完了すると、マイクロプロセッサに
終了割込みを発生し、転送終了を通知する。マイクロプ
ロセッサは、この終了割込みを受付けると主記憶データ
読出し、要求の発行を禁止する。主記憶装置、ＦＩＦＯ
スタックメモリ間のデータ転送は、この要求発行禁止と
なるまで、或はＦＩＦＯスタックメモリかフルとなるま
で実行される。この場合、主記憶装置からＦＩＦＯスタ
ックメモリへは、要求された転送サイズ（要求サイズ）
以」−のデータが転送（先読み）されることになる。な
お、ＤＭＡコントローラによるＦＩＦＯスタックメモリ
から入出力装置への］ブロックの転送サイズのデータ転
送が終了した後に、引続きマイクロプロセッサによりブ
ロック転送要求があると、−旦ＦＩＦＯスタックメモリ
がクリアされ、しかる後に前記したようにデータ転送制
御が行われる。

（発明が解決しようとする課題） 上述したように従来は、チャネル装置内のＤＭＡコント
ローラが、ＦＩＦＯスタックメモリから入出力装置への
要求サイズ分のデータ転送を終了してその旨をチャネル
装置内のマイクロプロセッサに通知し、これによりマイ
クロプロセッサが主記憶装置、ＦＩＦＯスタックメモリ
間のＤＭＡ転送要求を禁止するまで、或はＦＩＦＯスタ
ックメモリがフル（満杯）となるまで、主記憶装置、Ｆ
ＩＦＯスタックメモリ間のデータ転送が行われていたた
め、特に前者の場合には要求サイズを上回るデータが主
記憶装置からＦＩＦＯスタックメモリに転送されてしま
い、即ち不必要な主記憶データの先読み（先取り）が行
われてしまい、システムバスが不用に専有されるという
問題があった。

したがってこの発明の解決すべき課題は、チャネル装置
における主記憶データの先読みのし過ぎが防止でき、も
ってシステムバスが主記憶装置、チャネル装置（のＦＩ
ＦＯスタックメモリ）間のデータ転送のために不用に専
有されることが防げるようにすることである。

［発明の構成］ （課題を解決するための手段） この発明は、ＣＰＵから発行されるデータ転送要求のた
めの入出力命令をもとにデータ転送要求内容を示す転送
情報を主記憶装置から取出し、この転送情報に従う主記
憶装置と入出力装置との間のデータ転送をＦＩＦＯスタ
ックメモリ（先入れ先出しスタックメモリ）を介して行
うチャネル装置において、主記憶装置からＦＩＦＯスタ
ックメモリに上記転送情報の示す先頭主記憶データアド
レスから順にシステムバスを介して主記憶データを先読
みする先読み手段と、この先読み手段によってＦＩＦＯ
スタックメモリに先読みされた主記憶データを順に取出
して上記転送情報の示す転送サイズ分を入出力装置へ転
送する転送手段と、上記先読み手段の先読み動作を監視
し、先読みされた主記憶データが転送サイズに達した場
合に上記先読み手段の先読みを禁止させる先読み監視手
段とを設けたことを特徴とするものである。

（作用） 上記の構成によれば、先読み手段によって主記憶装置か
らＦＩＦＯスタックメモリに先読みされた主記憶データ
が要求サイズに達すると、その旨が先読み監視手段によ
って検出されて先読み手段の先読みが禁止されるので、
不必要な主記憶データの先読みが防止される。

（実施例） 第１図はこの発明のチャネル装置を備えた情報処理シス
テムの一実施例を示すブロック構成図である。同図にお
いて、１０はシステムの中心を成すＣＰＵ、２０は各種
プログラム、データ等が格納される主記憶装置、３０は
ＣＰＵｌ０から発行された入出力命令をもとに主記憶装
置２０から転送情報を取出し、この転送情報に従って入
出力装置（図示せず）の起動、入出力装置と主記憶装置
２０との間のデータ転送を行うチャネル装置３０である
。上記転送情報は、リード／ライトの種別、転送ブロワ
りのサイズ（転送サイズ）、転送ブロックの先頭の主記
憶アドレス（先頭主記憶データアドレス）等を含む。Ｃ
ＰＵｌ０１主記憶装置２０およびチャネル装置３０はシ
ステムバス４０に接続されている。

チャネル装置３０において、３１は装置３０全体を制御
するマイクロプロセッサ、３２は主記憶装置２０とチャ
ネル装置８０との間のデータ転送と、チャネル装置３０
と入出力装置との間のデータ転送とを非同期で行うため
に設けられた緩衝用のＦＩＦＯスタックメモリ　（先入
れ先出しスタックメモリ）である。このＦＩＦＯスタッ
クメモリ３２は、入出力装置へのデータ転送のために主
記憶装置２０から先読みされた主記憶データを一時格納
するのに用いられ、その記憶領域がフル（満杯）となる
とその旨のステータス（以下、フル書ステータスと称す
る）ａを出力するようになっている。３３はチャネル装
置３０（内のＦＩＦＯスタックメモリ３２）と入出力装
置との間のデータ転送（ＤＭＡ転送）を行うＤＭＡコン
トローラ、３４はマイクロプロセッサ３１の制御のため
のマイクロプログラム、更にはＤＭＡコントローラ３３
を制御するための転送情報テーブル等の格納に供される
ローカルメモリ、３５はマイクロプロセッサ３１のバス
（以下、ローカルバスと称する）である。

３６は主記憶装置２０をアクセスするだめの主記憶デー
タアドレスを指定するアドレスカウンタ（ＡＣ）、３７
は−１−記転送ブロックの最終位置に対応する最終主記
憶データアドレスが設定される最終転送アドレスレジス
タ（ＲＥ　Ｇ）である。３８はアドレスカウンタ３６の
内容とレジスタ３７の内容とを比較し、両内容が一致し
ている場合にその旨のステータス（以下、先読み終了ス
テータスと称する）ｂを出力するコンパレータ（ＣＯＭ
Ｐ）　、３９はマイクロプロセッサ３１からローカルバ
ス３５を介して与えられる指示Ｃに応じて主記憶装置２
０に対する主記憶読出し要求をシステムバス４０を介し
て繰返し発行する読出し要求回路である。読出し要求回
路３９は、ＦＩＦＯスタックメモリ３２からのフル・ス
テータスａまたはコンパレータ３８からの先読み終了ス
テータスｂにより主記憶読出し要求発］１ 行を一時停止Ｉ−または禁！卜されるようになっている
。

アドレスカウンタ３６および読出し要求回路３９は、入
出力装置へ転送すべき主記憶データを主記憶装置２０か
らＦＩＦＯスタックメモリ３２に先読みするための先読
み部５０を構成している。

次に、第１図の構成の動作を主記憶データを入出力装置
に転送する場合について説明する。

まずＣＰＵｌ０から転送対象となる入出力装置が接続さ
れているチャネル装置３０に対して、主記憶装置２０に
格納されている主記憶データ（送信データ）を転送する
ことを要求するデータ転送要求の入出力命令が発行され
たものとする。チャネル装置３０内のマイクロプロセッ
サ３１は、ＣＰＵ１０から発行された入出力命令を受取
ると、この入出力命令を解読し、データ転送要求に対す
る転送情報を主記憶装置２０から読出す。次にマイクロ
プロセッサ３１は、読出した転送情報を解読し、この例
のように主記憶装置２０から入出力装置へのデータ転送
の場合には、転送情報に含まれている転送すべきブロッ
クの先頭主記憶データアドレスをローカルバス３５経由
でアドレスカウンタ（ＡＣ）３ｆｔに設定する。またマ
イクロプロセッサ３１は、転送情報に含まれている転送
すべきブロックのサイズ（転送サイズ）と−１−記先頭
主記憶データアドレスとから、ブロックの最終位置に対
応するアドレス（最終主記憶データアドレス、ここでは
ブロックの次のアドレス）を算出し、この最終主記憶デ
ータアドレスをローカルバス３５経由でレジスタ３７に
設定する。

更にマイクロプロセッサ３１は、上記の設定により主記
憶装置２０からＦＩＦＯスタックメモリ３２へのデータ
転送（主記憶データ先読み）が行われた場合に、ＦＩＦ
Ｏスタックメモリ３２のデータがＤＭＡコントローラ３
３によって入出力装置に転送されるように、同コントロ
ーラ３３を制御するための転送情報テーブルをローカル
メモリ３４上に生成する。

以上の動作を終了すると、マイクロプロセッサ３１は読
出し要求回路３９に対し主記憶読出し要求の発行指示Ｃ
をローカルバス３５を介して与え、ＤＭＡ転送を開始さ
せる。読出し要求回路３９は７イクロプロセッサ３１か
らの指示Ｃにより、主記憶装置２０に対し主記憶データ
の読出し要求（主記憶読出し要求）をシステムバス４０
を介して発行する。

このとき、アドレスカウンタ３６の示す主記憶データア
ドレスがシステムバス４０を介して主記憶装置２０に送
出される。これにより、アドレスカウンタ３６の指定す
る主記憶装置２０のアドレスの主記憶データ（送信デー
タ）がシステムバス４０−１−に読出される。システム
バス４０」−に読出された送信データはチャネル装置３
０において受信され、ＦＩＦＯスタックメモリ３２に一
時記憶される。

もし、ＦＩＦＯスタックメモリ３２がフルでなければ、
フル・ステータスａは偽となっており、この場合アドレ
スカウンタ３６はカウントアツプされ、且つ読出し要求
回路３９から次の主記憶データアドレスに対応する主記
憶データの読出し要求が主記憶装置２０に対して発行さ
れる。この結果、次の主記憶データアドレス、即ちアド
レスカウンタ３６のカウントアツプ値で指定される主記
憶装置２０のデータがシステムバス４０に読出される。

このシステムバス４０に読出されたデータはチャネル装
置３０において受信され、前の主記憶データアドレスの
主記憶データ（送信データ）に積み重なるようにＦＩＦ
Ｏスタックメモリ３２に記憶される。

以下、同様にして、上述した主記憶装置２０からＦＩＦ
Ｏスタックメモリ３２へのＤＭＡ転送が自動的に連続的
に行われる。そして、ＦＩＦＯスタックメモリ３２にデ
ータが存在するならば、ＦＩＦＯスタックメモリ３２に
一時格納された主記憶データ（送信データ）をその記憶
順に入出力装置に転送する動作か、ＤＭＡコントローラ
３３によって上記のＤＭＡ転送と並行して行われる。こ
のＤＭＡコントローラ３３によるデータ転送は、ローカ
ルメモリ３４上に生成された転送情報テーブルに設定さ
れている転送サイズに達するまで従来と同様に行われる
が、その速度は入出力装置を対象とするために主記憶装
置２０からＦＩＦＯスタックメモリ３２へのデータ転送
に比べて遅い。

さて、前記したように、主記憶装置２０からＦＩＦＯス
タックメモリ３２へのＤＭＡ転送が連続して行われ、や
がてアドレスカウンタ３６の値がレジスタ３７の値に一
致するようになると、即ちアドレスカウンタ３６の示す
主記憶データアドレスがレジスタ３７の示す最終主記憶
データアドレスに等しくなると、コンパレータ３８は指
定転送サイズの１ブロツクの転送が終了したこと、従っ
て主記憶装置２０からの先読みが不要となったことを示
す先読み終了ステータスｂを出力する。この先読み終了
ステータスｂは読出し要求回路３９に通知される。

読出し要求回路３９は、コンパレータ３８から先読み終
了ステータスｂが通知されると、指定転送サイズの１ブ
ロツクの転送が終了したものとして次の主記憶読出し要
求の発行を停止する。この結果、システムバス４０は開
放される。

このように本実施例によれば、主記憶装置２０からＦＩ
ＦＯスタックメモリ３２に転送すべきブロックの主記憶
データを先読みすると、以降の主記憶読出し要求の発行
が停止（禁止）される。したがって従来システムにおい
て問題となっていた無駄、即ち転送すべきブロック以降
の不必要なデータが引続きＤＭＡ転送され、この不用な
りＭＡ転送（主記憶データ先読み）のためにシステムバ
ス４゜が専有されるという無駄が解消される。

主記憶装置２０からＦＩＦＯスタックメモリ３２への先
読みが停止された後も、ＤＭＡコントローラ３３による
ＦＩＦＯスタックメモリ３２がら入出力装置へのデータ
転送は継続され、やがてその転送量が、ローカルメモリ
３４上に生成された転送情報テブルに設定されている１
ブロツクの転送サイズに達すると、ＤＭＡコントローラ
３３はマイクロプロセッサ３１に対してローカルバス３
５を介して転送終了割込みを発生する。マイクロプロセ
ッサ３１はＤＭＡコントローラ３３からの転送終了割込
みを受付けると、−旦ＦＩＦＯスタックメモリをクリア
し、次のブロックの転送を前記したように繰返す。

なお、転送サイズがＦＩＦＯスタックメモリ３２のサイ
ズより大きく、主記憶装置２ｏがらＦＩＦＯスタックメ
モリ３２への先読みが終了する前にＦＩＦＯスタックメ
モリ３２がフルとなった場合には、その旨を示すフル・
ステータスａが読出し要求回路３９に通知される。読出
し要求回路３９は、ＦＩＦＯスタックメモリ３２からの
フル・ステータスａ通知により、主記憶装置２０に対す
る主記憶読出し要求の発行を一時停止する。この状態で
、ＤＭＡコントローラ３３によるＦＩＦＯスタックメモ
リ３２から入出力装置へのデータ転送が進んでＦＩＦＯ
スタックメモリ３２に空きが生じるようになると、フル
・ステータスａは真から偽に変わり、これにより読出し
要求回路３９は主記憶読出し要求の発行を再開する。

なお、前記実施例では、アドレスカウンタ３６の値が最
終主記憶アドレスに一致したことを検出することで１ブ
ロツクの転送終了を判断する場合について説明したが、
これに限るものではない。例えば転送量をカウントする
転送カウンタを設け、このカウンタのカウント値が１ブ
ロツクのサイズ（転送サイズ）に一致したことを上記の
判断条件とすることも可能である。また１ブロツクのサ
イズが初期設定され、１回の転送毎にカウントダウンさ
れるカウンタを設け、このカウンタがらボロー信号が出
力されることを上記の判断条件とすることも可能である
。

［発明の効果］ 以上詳述したようにこの発明によれば、主記憶装置から
チャネル装置のＦＩＦＯスタックメモリに先読みされた
主記憶データが要求サイズに達すると、その旨が検出さ
れて以降の先読みが禁止されるので、不必要な主記憶デ
ータの先読みが防止される。このため、システムバスが
主記憶装置、チャネル装置（のＦＩＦＯスタックメモリ
）間のデータ転送のために不用に専有される虞がなくな
り、システムバスの有効利用が図れる。

【図面の簡単な説明】

第１図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図である。 １０・・・ＣＰＵ、２０・・・主記憶装置、３０・・・
チャネル装置、３１・・・マイクロプロセッサ、３２・
・・ＦＩＦＯスタックメモリ　（先入れ先出しスタック
メモリ）、３３・・・ＤＭＡコントローラ、３６・・・
アドレスカウンタ（ＡＣ）、３７・・・レジスタ（ＲＥ
Ｇ）、１８・・・コンパレータ　（ＣＯＭＰ） 先読み部。

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵから発行されるデータ転送要求のための入
   出力命令をもとに、データ転送要求内容を示す転送情報
   を主記憶装置から取出し、この転送情報に従う上記主記
   憶装置と入出力装置との間のデータ転送を先入れ先出し
   スタックメモリを介して行うチャネル装置において、 上記主記憶装置から上記先入れ先出しスタックメモリに
   、上記転送情報の示す上記主記憶装置の先頭主記憶デー
   タアドレスから順に上記システムバスを介して主記憶デ
   ータを先読みする先読み手段と、この先読み手段によっ
   て上記先入れ先出しスタックメモリに先読みされた主記
   憶データを順に取出して上記転送情報の示す転送サイズ
   分上記入出力装置へ転送する転送手段と、上記先読み手
   段の先読み動作を監視し、先読みされた主記憶データが
   上記転送サイズに達した場合に上記先読み手段の先読み
   動作を禁止させる先読み監視手段とを具備することを特
   徴とするチャネル装置。
2. （２）上記先読み手段が、上記先頭主記憶データアドレ
   スが初期設定され、上記先読みの都度更新されるアドレ
   スカウンタと、このアドレスカウンタの示す主記憶デー
   タアドレスのデータの読出し要求を上記主記憶装置に発
   行する主記憶読出し要求手段であって、上記先入れ先出
   しスタックメモリが満杯の場合には上記読出し要求が禁
   止される主記憶読出し要求手段とを有すると共に、上記
   監視手段が、上記転送サイズ分のデータブロックの最終
   位置に対応する最終主記憶データアドレスが設定される
   レジスタと、このレジスタの内容と上記アドレスカウン
   タの内容とを比較し、両内容が一致した場合に上記主記
   憶読出し要求手段の読出し要求を禁止させる比較手段と
   を有していることを特徴とする第１請求項記載のチャネ
   ル装置。