JPH0220142A - 調歩同期データの伝送速度自動検出方式 - Google Patents
調歩同期データの伝送速度自動検出方式Info
- Publication number
- JPH0220142A JPH0220142A JP63170704A JP17070488A JPH0220142A JP H0220142 A JPH0220142 A JP H0220142A JP 63170704 A JP63170704 A JP 63170704A JP 17070488 A JP17070488 A JP 17070488A JP H0220142 A JPH0220142 A JP H0220142A
- Authority
- JP
- Japan
- Prior art keywords
- data
- expected value
- sampled
- sampling
- transmission speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は調歩同期データの伝送速度自動検出方式に関す
る。
る。
従来、この種の自動検出方式は送られてくるデータの先
頭キャラクタのスタートビットの時間幅を計ることによ
り、伝送スピードを検出していた。
頭キャラクタのスタートビットの時間幅を計ることによ
り、伝送スピードを検出していた。
上述した従来の自動検出方式は送られてくるデータの先
頭キャラクタのスタートビットの時間幅により伝送スピ
ードを検出するために、先頭キャラクタの最下位ビット
はスタートピッｌ〜とは逆のレベルでなければならず、
送られてくる先頭キャラクタの期待値が限定されていた
。
頭キャラクタのスタートビットの時間幅により伝送スピ
ードを検出するために、先頭キャラクタの最下位ビット
はスタートピッｌ〜とは逆のレベルでなければならず、
送られてくる先頭キャラクタの期待値が限定されていた
。
本発明は調歩同期データの伝送速度が有限の種類の伝送
速度のいずれに合致するかを自動検出する調歩同期デー
タの伝送速度自動検出方式において、伝送速度の種類に
一致する数だけ用意され前記調歩同期データを伝送速度
に対応するクロック信号にてそれぞれサンプリングする
第１の手段と、前記調歩同期データのキャラクタの期待
値を記憶する第２の手段と、前記第１の手段でサンプリ
ングされたそれぞれのデータと前記期待値とを比較する
第３の手段とを備え、サンプリングされたデータの中に
前記期待値とき致するものが検出された場合、前記調歩
同期データの１云送速度が前記第１の手段に対応するデ
ータ伝送速度であることを判別する構成である。
速度のいずれに合致するかを自動検出する調歩同期デー
タの伝送速度自動検出方式において、伝送速度の種類に
一致する数だけ用意され前記調歩同期データを伝送速度
に対応するクロック信号にてそれぞれサンプリングする
第１の手段と、前記調歩同期データのキャラクタの期待
値を記憶する第２の手段と、前記第１の手段でサンプリ
ングされたそれぞれのデータと前記期待値とを比較する
第３の手段とを備え、サンプリングされたデータの中に
前記期待値とき致するものが検出された場合、前記調歩
同期データの１云送速度が前記第１の手段に対応するデ
ータ伝送速度であることを判別する構成である。
次に、本発明について図面を参照して説明する。
図は本発明の一実施例の構成図である。図において、１
はクロックジェネレータであり、周波数４．８ＫＨｚ、
９．６ＫＨｚ、１９．２ＫＨｚ、３８．４Ｋ ）ｊ
ｚ 、 ７ ６． ８ Ｋ Ｈｚ 、
１ ５ ３． ６ Ｋ Ｈｚ 、
３ ０ ７゜２ Ｋ Ｈｚの７種類のクロックを発生し
、各サンプリング回路へ供給している９２は調歩同期デ
ータの伝送速度が３００８ＰＳのサンプリング回路であ
り、主としてシフトレジスタなどから構成され、クロッ
クジェネレータ１から供給される４、８ＫＨ２のクロッ
クの１６クロツク毎に１ビツトとしてサンプリング１−
、パラレルデータに変換し、伝送データ２キヤラクタを
記憶する。同様に、３は６００ＢＰＳのサンプリング回
路であり、供給されるクロックはり、６ Ｋ Ｈｚであ
る。４は１２００ＢＰＳのサンプリング回路であり供給
されるクロックは１９．２ＫＨｚ、５は２４００ＢＰＳ
のサンプリング回路であり供給されるクロックは３８４
ＫＨｚ、６は４８００８ＰＳのサンプリング回路であ
り供給されるクロックは７６．８ Ｋ Ｈｚ、７は９６
００ＢＰＳのサンプリング回路であり供給されるクロッ
クは１５３．６ＫＨｚ、及び８は１９２００ＢＰＳのサ
ンプリング回路であり供給されるクロックは３０７．２
Ｋ Ｈｚとなる。９は送られてくる調歩同期データの
期待値を２キヤラクタ分記憶するためのレジスタであり
、設定はＣＰ’Ｕ（中央制御回路）１７によって行なわ
れる。１０は３０ＯＢ Ｐ Ｓ用サンプリング回路２で
サンプリングされたパラレルデータの２キヤラクタ分と
レジスタ９に設定された期待値２の２キヤラクタとを比
較する比較回路である。同様に、１１は６００ＢＰＳ用
サンプリング回路３がらのデータと期待値とを比較する
比較回路、１２は１２０ＯＢＰＳ用サングリング回路４
がらのデータと期待値とを比較する比較回路、１３は２
４０ＯＢＰＳ用サンプリング回路５からのデータと期待
値とを比較する比較回路、１４は４８００ＢＰＳ用サン
プリング回路６からのデータと期待値とを比較する比較
回路、１５は９６００ＢＰＳ用サンプリング回路７がら
のデータと期待値とを比較する比較回路、及び１６は１
９２０ＯＢＰＳ用サンプリング回路８がらのデータと期
待値とを比較する比較回路である。
はクロックジェネレータであり、周波数４．８ＫＨｚ、
９．６ＫＨｚ、１９．２ＫＨｚ、３８．４Ｋ ）ｊ
ｚ 、 ７ ６． ８ Ｋ Ｈｚ 、
１ ５ ３． ６ Ｋ Ｈｚ 、
３ ０ ７゜２ Ｋ Ｈｚの７種類のクロックを発生し
、各サンプリング回路へ供給している９２は調歩同期デ
ータの伝送速度が３００８ＰＳのサンプリング回路であ
り、主としてシフトレジスタなどから構成され、クロッ
クジェネレータ１から供給される４、８ＫＨ２のクロッ
クの１６クロツク毎に１ビツトとしてサンプリング１−
、パラレルデータに変換し、伝送データ２キヤラクタを
記憶する。同様に、３は６００ＢＰＳのサンプリング回
路であり、供給されるクロックはり、６ Ｋ Ｈｚであ
る。４は１２００ＢＰＳのサンプリング回路であり供給
されるクロックは１９．２ＫＨｚ、５は２４００ＢＰＳ
のサンプリング回路であり供給されるクロックは３８４
ＫＨｚ、６は４８００８ＰＳのサンプリング回路であ
り供給されるクロックは７６．８ Ｋ Ｈｚ、７は９６
００ＢＰＳのサンプリング回路であり供給されるクロッ
クは１５３．６ＫＨｚ、及び８は１９２００ＢＰＳのサ
ンプリング回路であり供給されるクロックは３０７．２
Ｋ Ｈｚとなる。９は送られてくる調歩同期データの
期待値を２キヤラクタ分記憶するためのレジスタであり
、設定はＣＰ’Ｕ（中央制御回路）１７によって行なわ
れる。１０は３０ＯＢ Ｐ Ｓ用サンプリング回路２で
サンプリングされたパラレルデータの２キヤラクタ分と
レジスタ９に設定された期待値２の２キヤラクタとを比
較する比較回路である。同様に、１１は６００ＢＰＳ用
サンプリング回路３がらのデータと期待値とを比較する
比較回路、１２は１２０ＯＢＰＳ用サングリング回路４
がらのデータと期待値とを比較する比較回路、１３は２
４０ＯＢＰＳ用サンプリング回路５からのデータと期待
値とを比較する比較回路、１４は４８００ＢＰＳ用サン
プリング回路６からのデータと期待値とを比較する比較
回路、１５は９６００ＢＰＳ用サンプリング回路７がら
のデータと期待値とを比較する比較回路、及び１６は１
９２０ＯＢＰＳ用サンプリング回路８がらのデータと期
待値とを比較する比較回路である。
比較した結果はＣＰＵ１７のデータバスに接続され、こ
れらの比較回路は比較結果が一致していれば論理ハイレ
ベル、また一致しない場合には論理ロウレベルの信号を
出力する。ＣＰＵ１７は比較回路１０〜１６までで比較
した結果を調べて伝送速度の判別を行なったり、レジス
タ９に期待値を設定したりする。
れらの比較回路は比較結果が一致していれば論理ハイレ
ベル、また一致しない場合には論理ロウレベルの信号を
出力する。ＣＰＵ１７は比較回路１０〜１６までで比較
した結果を調べて伝送速度の判別を行なったり、レジス
タ９に期待値を設定したりする。
次に、調歩同期データが入力されてから伝送速度を検出
するまでの動作について説明する。調歩同期データが入
力されない場合はＡ端子には通常、ハイレベルの信号が
入力されているが、調歩同期データが入力されると先頭
のスタートビットによりロウレベルに立下がる。このロ
ウレベルの立下がりにより、サンプリング回路２〜８ま
ではＡ端子から入力される調歩同期データのサンプリン
グを始める。サンプリンタ回路２〜８はそれぞｔレナン
プリングされたパラレルデータが２キヤラクタ分サンプ
リングされた時、比較回路１０〜１（３までによりレジ
スタ９に記憶されている２キヤラクタの期待値と比較さ
れる。今、Ａ端子から入力される調歩同期データの伝送
速度が４８００ＢＰＳで期待値通りのデータだとすると
、４８００ＢＰＳ用サンプリング回路８でサンプリング
された２キヤラクタのパラレルデータは、比較回路１４
で期待値と比較した結果が合致し、他のサンプリング回
路てサンプリングされたデータと期待値とを比較すると
き致しないことになる。この結果、ＣＰＵ１７が読み込
んだ情報は比較回路１４の出力のみかハイレベルで合致
を示していて、他の比較回路の出力がロウレベルで合致
せずを示していることにより、Ａ端子から入力される調
歩同期データの伝送速度は４８００ＢＰＳと判別される
。
するまでの動作について説明する。調歩同期データが入
力されない場合はＡ端子には通常、ハイレベルの信号が
入力されているが、調歩同期データが入力されると先頭
のスタートビットによりロウレベルに立下がる。このロ
ウレベルの立下がりにより、サンプリング回路２〜８ま
ではＡ端子から入力される調歩同期データのサンプリン
グを始める。サンプリンタ回路２〜８はそれぞｔレナン
プリングされたパラレルデータが２キヤラクタ分サンプ
リングされた時、比較回路１０〜１（３までによりレジ
スタ９に記憶されている２キヤラクタの期待値と比較さ
れる。今、Ａ端子から入力される調歩同期データの伝送
速度が４８００ＢＰＳで期待値通りのデータだとすると
、４８００ＢＰＳ用サンプリング回路８でサンプリング
された２キヤラクタのパラレルデータは、比較回路１４
で期待値と比較した結果が合致し、他のサンプリング回
路てサンプリングされたデータと期待値とを比較すると
き致しないことになる。この結果、ＣＰＵ１７が読み込
んだ情報は比較回路１４の出力のみかハイレベルで合致
を示していて、他の比較回路の出力がロウレベルで合致
せずを示していることにより、Ａ端子から入力される調
歩同期データの伝送速度は４８００ＢＰＳと判別される
。
尚、この例では、サンプリングしたデータと期待値との
比較を比較回路１０〜１６にて行なったか、ＣＰＵ１７
を使用しソフトウェア上で比較しても可能である。又、
レジスタ９も同様に期待値をソフトウェア上にて記憶す
ることもできる。
比較を比較回路１０〜１６にて行なったか、ＣＰＵ１７
を使用しソフトウェア上で比較しても可能である。又、
レジスタ９も同様に期待値をソフトウェア上にて記憶す
ることもできる。
以上説明したように本発明によれば、各伝送速度に対応
したサンプリング回路でサンプリングされたデータと２
キャラクタ分の期待値とを比較することにより、伝送速
度を自動検出するため、先頭キャラクタの最下位ビット
がスタートビットと逆のレベルでなくても良く、どんな
キャラクタが先頭キャラクタでも伝送速度を自動検出で
きる。
したサンプリング回路でサンプリングされたデータと２
キャラクタ分の期待値とを比較することにより、伝送速
度を自動検出するため、先頭キャラクタの最下位ビット
がスタートビットと逆のレベルでなくても良く、どんな
キャラクタが先頭キャラクタでも伝送速度を自動検出で
きる。
図は本発明の一実施例を示す構成図である。
１・・・クロックジェネレータ、２〜８・・・サン′ブ
リンク゛回路、９・・・レジスタ、１０〜１６・・・比
較回路、１７・・ＣＰ ｔＪ。
リンク゛回路、９・・・レジスタ、１０〜１６・・・比
較回路、１７・・ＣＰ ｔＪ。
Claims (1)
- 調歩同期データの伝送速度が有限の種類の伝送速度のい
ずれに合致するかを自動検出する調歩同期データの伝送
速度自動検出方式において、伝送速度の種類に一致する
数だけ用意され前記調歩同期データを伝送速度に対応す
るクロック信号にてそれぞれサンプリングする第１の手
段と、前記調歩同期データのキャラクタの期待値を記憶
する第２の手段と、前記第１の手段でサンプリングされ
たそれぞれのデータと前記期待値とを比較する第３の手
段とを備え、サンプリングされたデータの中に前記期待
値と合致するものが検出された場合、前記調歩同期デー
タの伝送速度が前記第１の手段に対応するデータ伝送速
度であることを判別することを特徴とする調歩同期デー
タの伝送速度自動検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170704A JPH0220142A (ja) | 1988-07-07 | 1988-07-07 | 調歩同期データの伝送速度自動検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170704A JPH0220142A (ja) | 1988-07-07 | 1988-07-07 | 調歩同期データの伝送速度自動検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220142A true JPH0220142A (ja) | 1990-01-23 |
Family
ID=15909849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63170704A Pending JPH0220142A (ja) | 1988-07-07 | 1988-07-07 | 調歩同期データの伝送速度自動検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7672596B2 (en) | 2005-06-14 | 2010-03-02 | Sumitomo Electric Industries Ltd. | Optical receiver circuit applicable to multiple transmission rates |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553246A (en) * | 1978-06-21 | 1980-01-11 | Nec Corp | Velocity detecting system for data circuit |
-
1988
- 1988-07-07 JP JP63170704A patent/JPH0220142A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553246A (en) * | 1978-06-21 | 1980-01-11 | Nec Corp | Velocity detecting system for data circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7672596B2 (en) | 2005-06-14 | 2010-03-02 | Sumitomo Electric Industries Ltd. | Optical receiver circuit applicable to multiple transmission rates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198805A (en) | Method and apparatus for monitoring a network and locating a node using signal strength calculations | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| EP0500263A2 (en) | Method for synchronising a receiver's data clock | |
| US6097754A (en) | Method of automatically detecting the baud rate of an input signal and an apparatus using the method | |
| JPH0612905B2 (ja) | 通信インターフェイス | |
| JPH11261513A (ja) | パストレースチェック方法および装置 | |
| US4400811A (en) | Detecting accurrences of redundant digital codewords | |
| US5068879A (en) | Monitoring of digital transmission systems | |
| JPH05300114A (ja) | マルチフレーム同期多点監視回路 | |
| JPH0220142A (ja) | 調歩同期データの伝送速度自動検出方式 | |
| JPH0435537A (ja) | 受信ボーレート自動設定方式 | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| JP3048866B2 (ja) | データ速度自動認識回路 | |
| JP2776785B2 (ja) | シリアルデータ転送装置 | |
| JP2680971B2 (ja) | 調歩同期通信速度検出回路 | |
| JP2894297B2 (ja) | 回線切換装置のクロック選択方法、クロック切り換え方法およびクロック選択ユニット | |
| US20030159097A1 (en) | Cell counter for UTOPIA interface | |
| JPH07129485A (ja) | シリアル伝送装置 | |
| AU742147B2 (en) | Data variation detecting system | |
| EP0724207A2 (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JPH11355379A (ja) | レジスタデータ転送システム及びレジスタデータ転送方法 | |
| KR100333717B1 (ko) | 입력신호의에지검출을이용한클럭발생장치 | |
| JPH07218603A (ja) | ビット誤り解析機能付きビット誤り測定器 | |
| JPH1022986A (ja) | シリアル入出力ポート |