JPH02199693A - Ｉｃ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、動作モード判定用の入力端子と出力端子の
共用化を図ったＩＣ装置に関する。

［従来の技術］ 第４図に示すＩＣ装置１は、メモリコントローラであり
、外部接続された複数のメモリ回路２に対するＣ　Ａ　
Ｓ　（Ｃｏｌｕｍｎ　Ａｄｄｒｅｓｓ　５ｔｒｏｂｅ）
出力信号の送り出しを制御するものである。ＩＣ装置ｌ
の出力端子３の数は、ＩＣパッケージに固有の制約を受
けるが、用意された出力端子３の範囲であれば、メモリ
回路２は任意に接続することかできる。ただし、図中点
線で示したメモリ回路２が接続される特定の出力端子３
については、メモリ回路２が接続しであるかどうかを判
定してコントローラの内部動作を切り替える必要がある
ような場合、その接続の有無に応じて接続態様が選択さ
れる入力端子４が対になっており、外部接続無しの場合
は入力端子４をグランド接続し、外部接続有りの場合は
入力端子４をプルアップ抵抗Ｒｐを介して電源に接続す
るよう構成しである。すなわち、入力端子４は、リセッ
ト回路５がＩＣ装置１に対してリセット信号を与えたと
きに、その立ち上がりでもって動作モードを判定するた
めの動作モード判定用端子として機能するものであり、
端子しベルにもとづいて判定された動作モード信号は、
コントローラ内部の回路動作を決定し、上記の特定の出
力端子３を制御している。なお、入力端子４は、リセッ
ト信号に関係な（、そのまま動作モード信号端子として
コントローラ内部で使用される場合もある。

［発明が解決しようとする課題］ 上記従来のＩＣ装置ｌは、動作モードを決定するための
情報を収集するための入力端子４を、対応出力端子３を
使用しないいわゆる不使用モードにおいて、グランド接
続するわけであるが、リセット信号により動作モードの
判定が行われた後も、入力端子４が信号授受に寄与しな
い端子として放置されるため、ただでさえ端子数に制約
を受けるＩＣパッケージに、無駄とも言える端子が存在
することになる。また一方、仮に出力端子３にメモリ回
路２を接続した場合でも、入力端子４はプルアップ抵抗
Ｒｐを介して電源に固定されてしまうわけであり、リセ
ット信号をもって動作モードの判定が完了した後も、依
然として信号授受に寄与しない無駄な端子が取り残され
るといった課題を抱えていた。また、入力端子４を、リ
セット信号に関係なく、そのまま動作モード信号端子と
して使用する場合も、上記と同様、回路動作中まったく
信号変化のない端子が存在するため、無駄が生ずるとい
った課題があっ′た。

［課題を解決するための手段］ この発明は、上記課題を解決したものであり、外部接続
端子に接続され、この外部接続端子に対する外部接続の
有無を内部に帰還する内部帰還バッファ及び出力許可信
号を受けて導通する出力バッファを有するバッファ回路
と、前記内部帰還バッファを介して送られてくる外部接
続有りのデータを、リセット信号をクロックとしてラッ
チする動作モード判定回路と、この動作モード判定回路
の外部接続有りの判定出力と前記リセット信号の両方を
受けて動作し、前記出力バッファに対し出力許可信号を
供給する出力バッファ制御回路とを設けたことを特徴と
するものである。

［作用コ この発明は、外部接続端子に対して外部接続が有ること
を内部に帰還し、これをリセット信号をクロックとして
ラッチすることで動作モードを判定し、さらに外部接続
有りの判定出力とリセット信号の両方をもって、外部接
続端子に通ずる出力バッファに対し、出力許可信号を供
給することにより、外部接続端子を、外部接続の有無を
判定するための入力端子として、同時にまた外部に信号
を出力する出力端子として共用する。

［実施例］ 以下、この発明の実施例について、第１図ないし第３図
を参照して説明する。第１図は、この発明のＩＣ装置の
一実施例を示す要部回路図、第２゜３図は、第１図に示
したＩＣ装置のそれぞれ不使用モードと使用モードにお
ける回路各部の信号波形図である。

第１図に示すＩＣ装置１１は、メモリコントローラであ
り、外部接続端子１２に対する外部接続の有無を内部に
帰還する内部帰還バッファ１３ａ及び出力許可信号を受
けて導通する出力バッファ１３ｂを有するバッファ回路
１３と、内部帰還バッファ１３ａを介して送られてくる
外部接続有りのデータを、外部のリセット信号をクロッ
クとしてラッチする動作モード判定回路Ｉ４と、この動
作モード判定回路１４の外部接続有りの判定出力と上記
リセット信号の両方をもって、出力バッファ１３ｂに対
し出力許可信号を供給する出力バッファ制御回路１５を
有する。

実施例では、動作モード判定回路１４として、リセット
信号の立ち上がりで内部帰還バッファの出力をラッチす
るＤフリップフロブブ回路１４ａを用いている。また、
出力バッファ制御回路１５としては、リセット信号とこ
れを遅延回路１５ａにて若干遅延した信号及び上記Ｄフ
リップフロップ回路１４ａのＱ出力の３信号を入力信号
とし、これら入力信号がともにハイレベルである場合に
、出力バッファ１３ｂに対し出力許可信号を供給するア
ンドゲート回路１５ｂを用いている。なお、出力バッフ
ァ１３ｂの出力側と内部帰還バッファ１３ａの入力側は
、ともにプルアップ抵抗Ｒｐにより電源に吊られた状態
で外部接続端子１２に接続される。

ところで、外部接続端子１２を使用しない不使用モード
にあっては、外部接続端子１２は直接グランドに接続さ
れる。このため、内部帰還バッファ１３ａを介してＤフ
リップフロップ回路１４ａに送り込まれるデータは、外
部接続が無いことを示すロウレベルをとる。このため、
第２図（Ａ）〜（Ｄ）に示したように、リセット信号の
立ち上がりでＤフリップフロププ回路１４ａにラッチさ
れる動作モード信号はロウレベルであり、アンドゲート
回路１５ｂから送り出される出力許可信号もロウレベル
である。従って、出力バッファ１３ｂは導通せず、外部
接続端子１２から出力信号が外部に漏洩することはない
。

なお、リセット信号は、遅延回路１５ａにて若干遅延し
たものとそうでないものとが論理積演算に供されるが、
これはリセット信号が立ち上がる瞬間に、出力許可信号
にハイレベルのグリッジか生ずるのを防止するための処
置である。従って、遅延回路１５ａにおける遅延時間は
、Ｄフリップフロップ回路１４ａがデータラッチ動作に
必要とする時間よりも若干大に設定しである。

一方、外部接続端子１２にメモリ回路２を接続した場合
は、動作モードは使用モードとなる。この場合、内部帰
還バッファ１３ａを介してＤフリップフロップ回路１４
ａに送り込まれるデータは、外部接続が有ることを示す
ハイレベルの信号である。従って、第３図（Ａ）〜（Ｄ
）に示したように、リセット信号の立ち上がりでＤフリ
ップフロップ回路１４ａにラッチされる動作モード信号
は使用モードを示すハイレベルであり、アンドゲート回
路１５ｂの出力許可信号もまたハイレベルである。その
結果、この出力許可信号を受けた出力バッファ１３ｂが
導通し、外部接続端子１２から外部のメモリ回路２に出
力信号が送り出される。

このように、ＩＣ装置１１は、リセット信号を受けた時
点で外部接続の有無に関する判定を終え、外部接続有り
と判定された場合に、外部接続端子１２を入力端子から
出力端子に切り替えることができ、動作モード判定のた
めの入力端子と外部接続されるメモリ回路２のための出
力端子を、単一の外部接続端子１２に集約することで、
配列数に空間的な制約を受けるＩＣパッケージの外部接
続端子Ｉ２を複合機能化し、実装密度の高密度化を図る
ことができる。

なお、上記実施例において、ＩＣ装置１１は、メモリコ
ントローラ等に限らず、用途が異なる他のパッケージＩ
Ｃにも適用することができる。

［発明の効果］ 以上説明したように、この発明は、外部接続端子に対し
て外部接続が有ることを内部に帰還し、これをリセット
信号をクロックとしてラッチすることで動作モードを判
定し、さらに外部接続有りの判定出力とリセット信号の
両方をもって、外部接続端子に通ずる出力バッファに対
し、出力許可信号を供給する構成としたから、リセット
信号を受けた時点で外部接続の有無に関する判定を終え
、外部接続有りと判定された場合に、外部接続端子を入
力端子から出力端子に切り替えることができ、これによ
り外部接続の有無を判定するための入力端子と、外部接
続回路に対して信号を出力する出力端子を単一の外部接
続端子に集約し、配列数に空間的な制約を受けるＩＣパ
ッケージの外部接続端子を複合機能化することで、実装
密度の高密度化を図ることができる等の優れた効果を奏
する。

【図面の簡単な説明】

第１図はぐこの発明のＩＣ装置の一実施例を示す要部回
路図、第２．３図は、第１図に示した工Ｃ装置のそれぞ
れ不使用モードと使用モードにおける回路各部の信号波
形図、第４図は、従来のＩＣ装置の接続例を示す回路図
である。 １１、、、ＩＣ装置、１２．、、外部接続端子。 １３、、、バッファ回路、１３ａ、、、内部帰還バッフ
ァ、１３ｂ、、、出力バッファ、１４動作モード判定回
路、１５．．．出力バッファ制御回路。

Claims (1)

【特許請求の範囲】
1. 外部接続端子に接続され、この外部接続端子に対する外
   部接続の有無を内部に帰還する内部帰還バッファ及び出
   力許可信号を受けて導通する出力バッファを有するバッ
   ファ回路と、前記内部帰還バッファを介して送られてく
   る外部接続有りのデータを、リセット信号をクロックと
   してラッチする動作モード判定回路と、この動作モード
   判定回路の外部接続有りの判定出力と前記リセット信号
   の両方を受けて動作し、前記出力バッファに対し出力許
   可信号を供給する出力バッファ制御回路とを具備するこ
   とを特徴とするＩＣ装置。