JPH02197216A - 電力系統の故障チャンネルを選択的に切り離す方法及び回路 - Google Patents
電力系統の故障チャンネルを選択的に切り離す方法及び回路Info
- Publication number
- JPH02197216A JPH02197216A JP1226362A JP22636289A JPH02197216A JP H02197216 A JPH02197216 A JP H02197216A JP 1226362 A JP1226362 A JP 1226362A JP 22636289 A JP22636289 A JP 22636289A JP H02197216 A JPH02197216 A JP H02197216A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- component
- voltage
- channel
- current difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000004044 response Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000009993 protective function Effects 0.000 abstract 2
- 239000004020 conductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 239000013598 vector Substances 0.000 description 5
- 230000005355 Hall effect Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100206208 Camellia sinensis TCS2 gene Proteins 0.000 description 1
- 101100206210 Camellia sinensis TCS4 gene Proteins 0.000 description 1
- 101000598806 Homo sapiens Probable tRNA N6-adenosine threonylcarbamoyltransferase Proteins 0.000 description 1
- 102100037775 Probable tRNA N6-adenosine threonylcarbamoyltransferase Human genes 0.000 description 1
- 208000023089 Treacher Collins syndrome 4 Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/50—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to the appearance of abnormal wave forms, e.g. ac in dc installations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は少なくとも２つの並列接続チャンネルを有する
ＤＣリンク可変速定周波（ＶＳＣＦ）電力系統に係わり
、特に、このような電力系統の出力中のＤＣ分を制御し
、並列系統への過剰ＤＣ分の原因となるチャンネルを選
択的に切り離す方法及び回路に係わる。
ＤＣリンク可変速定周波（ＶＳＣＦ）電力系統に係わり
、特に、このような電力系統の出力中のＤＣ分を制御し
、並列系統への過剰ＤＣ分の原因となるチャンネルを選
択的に切り離す方法及び回路に係わる。
ＤＣリンクＶＳＣＦ電力系統は可変速で駆動されて可変
周波数ＡＣ電圧を出力する発電機を含む。このＡＣ出力
電圧は整流されて１対のＤＣリンク導体に供給される。
周波数ＡＣ電圧を出力する発電機を含む。このＡＣ出力
電圧は整流されて１対のＤＣリンク導体に供給される。
インバーターがＤＣリンク導体から電圧を入力され、こ
れを定周波ＡＣ出力に変換する。インバーターには１対
ずつの電子スイッチが設けられていて、スイッチ対のう
ちの一方のスイッチが導通すると出力電流波形の正の半
サイクルが発生し、他方のスイッチが導通すると負の半
サイクルが発生する。理想的な波形を形成するには各ス
イッチ対を出力波形の各サイクル長さの１／２に亘って
導通させ、残り１／２に亘って遮断しなければならない
。ところが、例えばスイッチング時間や飽和電圧のよう
なスイッチ特性にばらつきがあるため、一方のスイッチ
によって発生するボルト・セコンド／サイクルが他方の
スイッチによるボルト・セコンド／サイクルよりも大き
くなることは不可避である。
れを定周波ＡＣ出力に変換する。インバーターには１対
ずつの電子スイッチが設けられていて、スイッチ対のう
ちの一方のスイッチが導通すると出力電流波形の正の半
サイクルが発生し、他方のスイッチが導通すると負の半
サイクルが発生する。理想的な波形を形成するには各ス
イッチ対を出力波形の各サイクル長さの１／２に亘って
導通させ、残り１／２に亘って遮断しなければならない
。ところが、例えばスイッチング時間や飽和電圧のよう
なスイッチ特性にばらつきがあるため、一方のスイッチ
によって発生するボルト・セコンド／サイクルが他方の
スイッチによるボルト・セコンド／サイクルよりも大き
くなることは不可避である。
このようなボルト・セコンドの差は極めて小さいのが普
通であるが、長時間に亘れば出力波形にＤＣ成分が混入
する結果となる。このＤＣ成分を感知し、インバーター
のスイッチングを修正することによりＤＣ分を最小限に
抑える方法及び回路は米国特許第４，５００，８３７号
及び第４，３７０，７０２号に記載されている。これら
の公知回路は単一チャンネル系統の場合にはＤＣ分を適
度に修正し、制御できるが、並列ＶＳＣＦ系統の場合、
既存のＤＣ分制御回路では充分に処理できない特殊な事
態が発生する。
通であるが、長時間に亘れば出力波形にＤＣ成分が混入
する結果となる。このＤＣ成分を感知し、インバーター
のスイッチングを修正することによりＤＣ分を最小限に
抑える方法及び回路は米国特許第４，５００，８３７号
及び第４，３７０，７０２号に記載されている。これら
の公知回路は単一チャンネル系統の場合にはＤＣ分を適
度に修正し、制御できるが、並列ＶＳＣＦ系統の場合、
既存のＤＣ分制御回路では充分に処理できない特殊な事
態が発生する。
即ち、出力中に混入するＤＣ分が余りに大きいため、並
列ＶＳＣＦ系統のチャンネルを切り離しても必ずしも問
題のあるチャンネルだけを引ぎはずすことにはならない
。この問題を理解するためには多数のＶＳＣＦチャンネ
ルから成る並列ＶＳＣＦ系統を考察するのが有効である
。系統が並列構成で作動している場合、並列母線に接続
しているチャンネルはすべてそれぞれの感知点（通常は
調整点）におけるＤＣ分を並列接続前のＤＣ分レベルに
戻そうとする。偲々の並列ＶＳＣＦチャンネルが感知す
る実際のＤＣ分は、調整点間に相互接続給電線が存在す
るなら、チャンネルごとに異なる。従って、各並列チャ
ンネルはそれぞれの感知調整点における並列接続後のＤ
Ｃ分を並列接続前の値に調整しようとする。
列ＶＳＣＦ系統のチャンネルを切り離しても必ずしも問
題のあるチャンネルだけを引ぎはずすことにはならない
。この問題を理解するためには多数のＶＳＣＦチャンネ
ルから成る並列ＶＳＣＦ系統を考察するのが有効である
。系統が並列構成で作動している場合、並列母線に接続
しているチャンネルはすべてそれぞれの感知点（通常は
調整点）におけるＤＣ分を並列接続前のＤＣ分レベルに
戻そうとする。偲々の並列ＶＳＣＦチャンネルが感知す
る実際のＤＣ分は、調整点間に相互接続給電線が存在す
るなら、チャンネルごとに異なる。従って、各並列チャ
ンネルはそれぞれの感知調整点における並列接続後のＤ
Ｃ分を並列接続前の値に調整しようとする。
もしＶＳＣＦチャンネルの１つが並列母線に接続される
前ＤＣ分として比較的高いが引きはずし閾値よりも低い
ＤＣ分を含むなら、接続給電ケーブルのＤＣ抵抗が低い
ことからそのチャンネルが正常なチャンネルのすべてに
比較的高いＤＣ分を導入しようとする。その場合、正常
なチャンネルはそれぞれのＤＣ分を並列接続前の値にま
で減少させようとする。ＤＣ分を調整しようとする時、
既存のＤＣ分修正ループの利得は無限であるから、正常
チャンネルにおけるＤＣ分修正回路のいくつかは飽和状
態となる可能性があり、究極的には平衡状態に達して並
列チャンネル中のいずれのチャンネルにも引きはすしを
当然行なう必要のあるほどの高いＤＣ分が現われないこ
とになる。
前ＤＣ分として比較的高いが引きはずし閾値よりも低い
ＤＣ分を含むなら、接続給電ケーブルのＤＣ抵抗が低い
ことからそのチャンネルが正常なチャンネルのすべてに
比較的高いＤＣ分を導入しようとする。その場合、正常
なチャンネルはそれぞれのＤＣ分を並列接続前の値にま
で減少させようとする。ＤＣ分を調整しようとする時、
既存のＤＣ分修正ループの利得は無限であるから、正常
チャンネルにおけるＤＣ分修正回路のいくつかは飽和状
態となる可能性があり、究極的には平衡状態に達して並
列チャンネル中のいずれのチャンネルにも引きはすしを
当然行なう必要のあるほどの高いＤＣ分が現われないこ
とになる。
従って、この系統は並列モードで作動し続けることにな
る。
る。
系統のチャンネルを切り離す、または正常チャンネルを
並列母線から切り離す必要がある場合、次のようなシナ
リオが考えられる。並列接続後のＤＣ分制御回路が飽和
状態にある正常チャンネルが飽和状態から回復するには
ある程度の時間がかかる。この時間中、正常チャンネル
の感知点におけるＤＣ分が最大となる。ＤＣ分修正ルー
プの回復中、感知点におけるＤＣ分がＤＣ分修正ループ
の動的限界まで駆動される。飽和度によっては、飽和チ
ャンネルが回復するのに要する時間が引きはずし閾値な
超え、その結果、他の点では正常なチャンネルが引きは
ずされることになる。
並列母線から切り離す必要がある場合、次のようなシナ
リオが考えられる。並列接続後のＤＣ分制御回路が飽和
状態にある正常チャンネルが飽和状態から回復するには
ある程度の時間がかかる。この時間中、正常チャンネル
の感知点におけるＤＣ分が最大となる。ＤＣ分修正ルー
プの回復中、感知点におけるＤＣ分がＤＣ分修正ループ
の動的限界まで駆動される。飽和度によっては、飽和チ
ャンネルが回復するのに要する時間が引きはずし閾値な
超え、その結果、他の点では正常なチャンネルが引きは
ずされることになる。
ほかにも正常チャンネルの引きはずしが起こる状態が考
えられる。例えば、並列母線の１木のチャンネルにおい
てＤＣ分制御回路に問題が発生したと仮定する。切り離
しチャンネル・モードでこのような問題が発生した場合
、引きはずし閾値以上のＤＣ分か発生してこのチャンネ
ルを引きはずすことになる。並列モードの場合、相互接
続給電ケーブルのＤＣ抵抗が低いから、この故障チャン
ネルがすべての正常チャンネルの感知点に比較的高いＤ
Ｃ分を発生させる。その場合、正常チャンネルは並列接
続後のそれぞれの高いＤＣ分を並列接続前の値に調整し
ようとする。このようなりＣ分修正に際して、正常チャ
ンネルは問題のチャンネル感知点におけるＤＣ分を引き
はずし閾値以下に減少させ、その過程で正常チャンネル
ＤＣ分修正回路のいくつかが飽和状態となる可能性があ
る。このシナリオはチャンネルが切り離されている場合
に問題チャンネルが明確に引きはずされ、正常チャンネ
ルのいくつかも引きはずされるという点を除けば上記シ
ナリオと同じである。
えられる。例えば、並列母線の１木のチャンネルにおい
てＤＣ分制御回路に問題が発生したと仮定する。切り離
しチャンネル・モードでこのような問題が発生した場合
、引きはずし閾値以上のＤＣ分か発生してこのチャンネ
ルを引きはずすことになる。並列モードの場合、相互接
続給電ケーブルのＤＣ抵抗が低いから、この故障チャン
ネルがすべての正常チャンネルの感知点に比較的高いＤ
Ｃ分を発生させる。その場合、正常チャンネルは並列接
続後のそれぞれの高いＤＣ分を並列接続前の値に調整し
ようとする。このようなりＣ分修正に際して、正常チャ
ンネルは問題のチャンネル感知点におけるＤＣ分を引き
はずし閾値以下に減少させ、その過程で正常チャンネル
ＤＣ分修正回路のいくつかが飽和状態となる可能性があ
る。このシナリオはチャンネルが切り離されている場合
に問題チャンネルが明確に引きはずされ、正常チャンネ
ルのいくつかも引きはずされるという点を除けば上記シ
ナリオと同じである。
正常チャンネルが問題チャンネルの感知点におけるＤＣ
分を減少させはするが引きはずし閾値以下のレベルにま
では減少させず、この過程で正常チャンネルの多くはそ
のＤＣ分修正制御回路が飽和状態となり、従って、正常
チャンネルの感知点におけるＤＣ分が引きはずし閾値を
越えるというシナリオも考えられる。この場合、少なく
とも１つのチャンネルの感知点に限界を超えたＤＣ分が
存在する。もし問題チャンネルを選択的に切り離しでき
なければ、系統は強制的に切り離され、すべてのチャン
ネルが切り離しモートで動作することになる。この場合
にも、問題チャンネルは明確に引きはずされ、正常チャ
ンネルの一部も引はずされる。
分を減少させはするが引きはずし閾値以下のレベルにま
では減少させず、この過程で正常チャンネルの多くはそ
のＤＣ分修正制御回路が飽和状態となり、従って、正常
チャンネルの感知点におけるＤＣ分が引きはずし閾値を
越えるというシナリオも考えられる。この場合、少なく
とも１つのチャンネルの感知点に限界を超えたＤＣ分が
存在する。もし問題チャンネルを選択的に切り離しでき
なければ、系統は強制的に切り離され、すべてのチャン
ネルが切り離しモートで動作することになる。この場合
にも、問題チャンネルは明確に引きはずされ、正常チャ
ンネルの一部も引はずされる。
従って、正常チャンネルを並列母線から切り離すと、Ｄ
Ｃ分制御回路が飽和状態にあるため、そのチャンネルが
誤って引きはずされるおそれかある。また、ＤＣ分が過
剰であるということで並列系統を切り離すと、問題チャ
ンネルだけでなく、正常チャンネルの一部も引きはずさ
れるおそれがある。従って、並列ＶＳＣＦＳＣ系統にお
ける有効チャンネルの選択的引きはすしを可能にするＤ
Ｃ分制御回路を提供する必要かある。
Ｃ分制御回路が飽和状態にあるため、そのチャンネルが
誤って引きはずされるおそれかある。また、ＤＣ分が過
剰であるということで並列系統を切り離すと、問題チャ
ンネルだけでなく、正常チャンネルの一部も引きはずさ
れるおそれがある。従って、並列ＶＳＣＦＳＣ系統にお
ける有効チャンネルの選択的引きはすしを可能にするＤ
Ｃ分制御回路を提供する必要かある。
本発明は並列動作できるように接続された少なくとも２
つの制御自在なＡＣ電源を有する電力系統において故障
チャンネルだけを選択的に切り離す方法であって、一方
の電源のＡＣＩＩ力におけるＤＣ電圧の大きざを表わす
ＤＣ分信号を形成し、これを電源の接続相を流れるＤＣ
電流の差を表わす電流差信号と結合し、この結合によっ
て形成されたエラー信号を利用して第１電源の動作を制
御することにより、電力系統出力母線におけるＤＣ電圧
を減少させるように構成された方法を提供するものであ
る。エラー信号が所定の閾値を超えると引きはずし信号
が発生し、この引きはずし信号を利用することによって
不良電源を選択的に引きはずすことができる。電力系統
のチャンネルを分割または切り離しモードで作動させた
い場合にはＤＣ分信号と電流差信号の結合を阻止し、エ
ラー信号がＤＣ分信号だけを表わすようにする。
つの制御自在なＡＣ電源を有する電力系統において故障
チャンネルだけを選択的に切り離す方法であって、一方
の電源のＡＣＩＩ力におけるＤＣ電圧の大きざを表わす
ＤＣ分信号を形成し、これを電源の接続相を流れるＤＣ
電流の差を表わす電流差信号と結合し、この結合によっ
て形成されたエラー信号を利用して第１電源の動作を制
御することにより、電力系統出力母線におけるＤＣ電圧
を減少させるように構成された方法を提供するものであ
る。エラー信号が所定の閾値を超えると引きはずし信号
が発生し、この引きはずし信号を利用することによって
不良電源を選択的に引きはずすことができる。電力系統
のチャンネルを分割または切り離しモードで作動させた
い場合にはＤＣ分信号と電流差信号の結合を阻止し、エ
ラー信号がＤＣ分信号だけを表わすようにする。
本発明は上記ＤＣ分制御方法を実施するための回路にも
係わる。
係わる。
本発明の詳細は添付図面に沿って以下に述べる好ましい
実施例の説明から明らかになるであろう。
実施例の説明から明らかになるであろう。
第１Ａ図及び第１Ｂ図は本発明の一実施例として構成さ
れたＤＣ分制御回路を含む２チャンネル並列ＶＳＣＦ電
力系統のブロックダイヤグラムである。並列電力系統１
０は１対のＶＳＣＦチャンネル１２．１４を含み、チャ
ンネル１２は母線１６に多相ＡＣ出力電圧を発生させ、
チャンネル１４は母線１８に多相ＡＣ出力電圧を発生さ
せる。並列動作モードではこれらのｍ Ｍ母線かバス・
タイ・プレーカーの接点２０を介してフィーダー１９に
よって接続される。各チャンネルに含まれる構成要素は
全く同じであるから、各チャンネルの要素の識別には共
通の参照番号を使用する。以下の説明では文字■の右下
に数字などを添えた符号で電圧信号を表わす。数字が含
まれていなければ、この信号指示は両チャンネルに適用
されるものである。数字゛１′′が含まれる場合、この
信号はチャンネル１２に対応し、“２°゛が含まれる場
合、この信号はチャンネル１４に対応する。
れたＤＣ分制御回路を含む２チャンネル並列ＶＳＣＦ電
力系統のブロックダイヤグラムである。並列電力系統１
０は１対のＶＳＣＦチャンネル１２．１４を含み、チャ
ンネル１２は母線１６に多相ＡＣ出力電圧を発生させ、
チャンネル１４は母線１８に多相ＡＣ出力電圧を発生さ
せる。並列動作モードではこれらのｍ Ｍ母線かバス・
タイ・プレーカーの接点２０を介してフィーダー１９に
よって接続される。各チャンネルに含まれる構成要素は
全く同じであるから、各チャンネルの要素の識別には共
通の参照番号を使用する。以下の説明では文字■の右下
に数字などを添えた符号で電圧信号を表わす。数字が含
まれていなければ、この信号指示は両チャンネルに適用
されるものである。数字゛１′′が含まれる場合、この
信号はチャンネル１２に対応し、“２°゛が含まれる場
合、この信号はチャンネル１４に対応する。
各チャンネルは複数のインバーター・スイッチ２８の出
力２６と接続する１対のＤＣＣラフイルター２２２４を
含む。フィルター２２は各チャンネルの出力電圧ＤＣ分
を表わす電圧信号Ｖｄｃを形成し、同様にフィルター２
４は出力電圧ＤＣ分を表わす電圧信号Ｖｄｐを形成する
。各チャンネルのＤＣ分制御ループは各チャンネルの対
応出力相と誘導結合する電流センサー３０を含む。対応
相の電流センサーは互いに直列に接続し、両ヂャンネル
の対応相導体を流れる差電流に比例する信号を線３２に
発生させる。この信号をＤＣ電流差検出器３４が検出し
、さらに増幅器３６がこれを増幅して、両型源の接続相
を流れる差電流を表わす電流差信号Ｖｉｅを形成する。
力２６と接続する１対のＤＣＣラフイルター２２２４を
含む。フィルター２２は各チャンネルの出力電圧ＤＣ分
を表わす電圧信号Ｖｄｃを形成し、同様にフィルター２
４は出力電圧ＤＣ分を表わす電圧信号Ｖｄｐを形成する
。各チャンネルのＤＣ分制御ループは各チャンネルの対
応出力相と誘導結合する電流センサー３０を含む。対応
相の電流センサーは互いに直列に接続し、両ヂャンネル
の対応相導体を流れる差電流に比例する信号を線３２に
発生させる。この信号をＤＣ電流差検出器３４が検出し
、さらに増幅器３６がこれを増幅して、両型源の接続相
を流れる差電流を表わす電流差信号Ｖｉｅを形成する。
各チャンネルにおいてＤＣ分信号Ｖｄｃと電流差信号Ｖ
、。が加算点３８で結合され、エラー信号ｙ ａｃとな
る。このエラー信号が積分器４０に供給され、その結果
得られた積分信号を利用することによりエツジ修正回路
４２がパターン発生器４４によって形成されるインバー
ター・スイッチ・パターンを制御する。エツジ修正及び
パターン発生は米国特許第４．４４３，８４２号に開示
されているような公知技術によって達成される。
、。が加算点３８で結合され、エラー信号ｙ ａｃとな
る。このエラー信号が積分器４０に供給され、その結果
得られた積分信号を利用することによりエツジ修正回路
４２がパターン発生器４４によって形成されるインバー
ター・スイッチ・パターンを制御する。エツジ修正及び
パターン発生は米国特許第４．４４３，８４２号に開示
されているような公知技術によって達成される。
並列系統１０の各チャンネルは各チャンネル出力の対応
相と誘導結合しかつ互いに直列接続して並列チャンネル
の対応相を流れる差電流を表わす信号を線４８に発生さ
せる電流センサー４６を含む保護回路をも具備する。こ
の信号を電流差検出器５０が検出し、増幅器５２が増幅
することにより、チャンネル出力の対応相を流れる差電
流を表わす信号Ｖｌｐを形成する。ＤＣＣラフイルター
２４それぞれのチャンネル出力中のＤＣ分を表わす信号
Ｖｄｐを形成する。ＤＣ分信号Ｖｄｐ及び電流差信号Ｖ
Ｉｐが加算点５４において結合されて第２エラー信号■
。を形成する。
相と誘導結合しかつ互いに直列接続して並列チャンネル
の対応相を流れる差電流を表わす信号を線４８に発生さ
せる電流センサー４６を含む保護回路をも具備する。こ
の信号を電流差検出器５０が検出し、増幅器５２が増幅
することにより、チャンネル出力の対応相を流れる差電
流を表わす信号Ｖｌｐを形成する。ＤＣＣラフイルター
２４それぞれのチャンネル出力中のＤＣ分を表わす信号
Ｖｄｐを形成する。ＤＣ分信号Ｖｄｐ及び電流差信号Ｖ
Ｉｐが加算点５４において結合されて第２エラー信号■
。を形成する。
ウィンドー検出器５６がこの信号を所定の閾値レベルと
比較し、所定閾値レベルを超えると端子５８に出力を発
生させる。
比較し、所定閾値レベルを超えると端子５８に出力を発
生させる。
なお、ＤＣＣラフイルター２２積分器４０、エツジ修正
回路４２、パターン発生器４４及びインバーター・スイ
ッチ２８はいずれも既存の単一チヤンネルＤＣ分制御系
に見られるものである。本発明は電流差信号とＤＣ分信
号の組み合わせを負フィードバック制御方式で加えるこ
とによりＤＣ分制御及び選択的な故障チャンネル引きは
すしを行なう。
回路４２、パターン発生器４４及びインバーター・スイ
ッチ２８はいずれも既存の単一チヤンネルＤＣ分制御系
に見られるものである。本発明は電流差信号とＤＣ分信
号の組み合わせを負フィードバック制御方式で加えるこ
とによりＤＣ分制御及び選択的な故障チャンネル引きは
すしを行なう。
正常な動作が行なわれている間は第１図から明らかなよ
うに和Ｖ ｄｃ＋Ｖ Ｉｃは０に等しくなければならな
い。さもないとエラー信号■ｌｌｃが形成され、これが
インバーター・スイッチング・パターンを調整して積分
器入力における電圧を０にする。即ち、 ｖ Ｉｃ＋ ｖ ｄｃ＝ ｏ （
１）ｖｄｃ＝−■ＩＣ（２） という結論が得られる。
うに和Ｖ ｄｃ＋Ｖ Ｉｃは０に等しくなければならな
い。さもないとエラー信号■ｌｌｃが形成され、これが
インバーター・スイッチング・パターンを調整して積分
器入力における電圧を０にする。即ち、 ｖ Ｉｃ＋ ｖ ｄｃ＝ ｏ （
１）ｖｄｃ＝−■ＩＣ（２） という結論が得られる。
極電圧におけるＤＣ分とＤＣ差電流との相対値はＤＣＣ
副制御ループ電流差制御ループとの相対ループ利得に依
存する。並列系統のＤＣ分を有効に制御するには差電流
ループのループ制御がＤＣＣ副制御ループループ利得よ
りも高くなければならない。
副制御ループ電流差制御ループとの相対ループ利得に依
存する。並列系統のＤＣ分を有効に制御するには差電流
ループのループ制御がＤＣＣ副制御ループループ利得よ
りも高くなければならない。
差電流制御ループは並列インバーターのＤＣＣ型電圧間
振幅差を極力小さくすることにより電流差を０に近づけ
ようとする。電流差信号Ｖｌｃか正ならば、このチャン
ネルが他のチャンネルに給電中であるから、Ｖｌｃは感
知ＤＣ電圧が他方のチャンネルに対して降下する、従っ
て、ＤＣ電流差を減少させる方向に印加される。
振幅差を極力小さくすることにより電流差を０に近づけ
ようとする。電流差信号Ｖｌｃか正ならば、このチャン
ネルが他のチャンネルに給電中であるから、Ｖｌｃは感
知ＤＣ電圧が他方のチャンネルに対して降下する、従っ
て、ＤＣ電流差を減少させる方向に印加される。
回路２４．５０．５２．５６を含むＤＣ分保護回路はＤ
Ｃ分制御回路と同様である。この保護回路は独自の電渣
センサーを有し、ＤＣ分制御回路とは独立に総ＤＣ電流
差信号を感知する。
Ｃ分制御回路と同様である。この保護回路は独自の電渣
センサーを有し、ＤＣ分制御回路とは独立に総ＤＣ電流
差信号を感知する。
保護回路はＤＣ電流差信号Ｖｌｐと電圧信号Ｖｄｐの和
をチエツクする。この和がＯでなければ、ＤＣ分制御回
路に問題があることを示唆する。ＤＣ分制御及び保護ル
ープ方程式は下記の通りであるｖ ｄｃ＋ ｖ 、ｃ＝
ｏ （３）Ｖ ｄｐ＋ Ｖ 、
、＝ Ｏ（４） 異常動作状態では方程式（４）が ｖ ｄｐ＋ ｖ ｌｐ≠ｏ （５
）となる。
をチエツクする。この和がＯでなければ、ＤＣ分制御回
路に問題があることを示唆する。ＤＣ分制御及び保護ル
ープ方程式は下記の通りであるｖ ｄｃ＋ ｖ 、ｃ＝
ｏ （３）Ｖ ｄｐ＋ Ｖ 、
、＝ Ｏ（４） 異常動作状態では方程式（４）が ｖ ｄｐ＋ ｖ ｌｐ≠ｏ （５
）となる。
切り離しモード動作中は電流差制御ループが不能化され
るから、感知ＤＣ電圧だけからＤＣ分引きはずし遅延が
求められる。並列モード動作中は同じ引きはずし遅延回
路が利用されるが、引きはずし回路は感知ＤＣ電圧及び
電流差信号の和が供給される。
るから、感知ＤＣ電圧だけからＤＣ分引きはずし遅延が
求められる。並列モード動作中は同じ引きはずし遅延回
路が利用されるが、引きはずし回路は感知ＤＣ電圧及び
電流差信号の和が供給される。
上記方程式は制御ループにおけるオフセット・エラーを
想定していない。オフセット・エラーとは極出力電圧に
おける並列接続前のＤＣ分である。並列モードの場合、
並列母線におけるＤＣ分は並列母線におけるすべてのチ
ャンネルの並列接続前ＤＣ分の平均に相当する。正常及
び異常状態は第２Ａ、２Ｂ、２Ｃ及び２Ｄ図に示す電圧
ベクトル図を参照して説明することができる。
想定していない。オフセット・エラーとは極出力電圧に
おける並列接続前のＤＣ分である。並列モードの場合、
並列母線におけるＤＣ分は並列母線におけるすべてのチ
ャンネルの並列接続前ＤＣ分の平均に相当する。正常及
び異常状態は第２Ａ、２Ｂ、２Ｃ及び２Ｄ図に示す電圧
ベクトル図を参照して説明することができる。
第２Ａ及び２Ｂ図のベクトルは引きはずし閾値レベルよ
りも低い信号Ｖ ’、１ｃｌＶ ’ｄｃ２で表わされる
並列接続前ＤＣ分を有する２つの正常チャンネルを示す
。バス・タイ・ブレーカ−が閉じると、第２Ｂ図の並列
接続後電圧信号が形成される。
りも低い信号Ｖ ’、１ｃｌＶ ’ｄｃ２で表わされる
並列接続前ＤＣ分を有する２つの正常チャンネルを示す
。バス・タイ・ブレーカ−が閉じると、第２Ｂ図の並列
接続後電圧信号が形成される。
並列接続後ＤＣ分信号は並列接続前ＤＣ分信号の平均で
ある。並列接続前信号は演算増幅器のオフセット電圧及
び制御ループの要素公差に左右される。正常な並列モー
ド動作を裏づけるＤＣ分ループ制御／保護方程式は下記
の通りであるＶ ｄｃ＋ Ｖ ｌｃ Ｖ ’ａｃ ＝
Ｏ（６）ｖ ｄｃ＋ｖ 、ｃ＝ ｖ ’ｄｃ
（７）Ｖ ｄｃ＝ （Ｖ ’ｄｃ、＋ Ｖ
’ｄｃ２） ／ ２ （８）Ｖ ｄｐ十Ｖ １ｐ
： Ｖ ’ｄｃ（９）保護回路はＤＣＣ副制御ループお
けるエラー電圧を検出する。検出されるエラー電圧は引
きはずし閾値レベル以下の並列接続前ＤＣ分に等しい。
ある。並列接続前信号は演算増幅器のオフセット電圧及
び制御ループの要素公差に左右される。正常な並列モー
ド動作を裏づけるＤＣ分ループ制御／保護方程式は下記
の通りであるＶ ｄｃ＋ Ｖ ｌｃ Ｖ ’ａｃ ＝
Ｏ（６）ｖ ｄｃ＋ｖ 、ｃ＝ ｖ ’ｄｃ
（７）Ｖ ｄｃ＝ （Ｖ ’ｄｃ、＋ Ｖ
’ｄｃ２） ／ ２ （８）Ｖ ｄｐ十Ｖ １ｐ
： Ｖ ’ｄｃ（９）保護回路はＤＣＣ副制御ループお
けるエラー電圧を検出する。検出されるエラー電圧は引
きはずし閾値レベル以下の並列接続前ＤＣ分に等しい。
従って、ＤＣ分引きはずしは行なわれず、ＤＣＣ副制御
ループ正しく機能していることを示唆する。
ループ正しく機能していることを示唆する。
次に、第１図に示すチャンネル１４のＤＣＣ副制御ルー
プおける問題を１例として考察する。
プおける問題を１例として考察する。
この状態を示すのが第２０及び２Ｄ図のベクトル図であ
り、並列接続前の状態を示すのが第２Ｃ図のベクトルで
ある。第２Ｄ図に示すようにチャンネルが並列接続して
いる状態ではＤＣ分信号Ｖ’（１ｃ２が大きければＤＣ
電流も大きくなる。この大きいＤＣ電流を制御回路が感
知し、感知点におけるＤＣ電圧を調節することによって
ＤＣ電流を０に減少させようとする。
り、並列接続前の状態を示すのが第２Ｃ図のベクトルで
ある。第２Ｄ図に示すようにチャンネルが並列接続して
いる状態ではＤＣ分信号Ｖ’（１ｃ２が大きければＤＣ
電流も大きくなる。この大きいＤＣ電流を制御回路が感
知し、感知点におけるＤＣ電圧を調節することによって
ＤＣ電流を０に減少させようとする。
系統は最終的に安定し、ＤＣ分が並列接続前ＤＣ分の平
均に等しくなるａＶ’ｄｃ２は和Ｖｄｃ２＋ＶＩｅ２に
等しくなる。Ｖｄｅ２及びＶｌｅ２の相対的な大きさは
ＤＣ分電圧制御ループ及びＤＣ電流差ループの利得と関
連する。第２Ｄ図に示すように、下記のような関係が成
立する： Ｖ Ｉｃｌ ＝ Ｖ ｌｐｌ （
１０１”１ｅ２＝Ｖ皿ｐ２（１１） Ｖ ｄｃｌ−Ｖ ｄｃ２− （Ｖ ’ｄ、、、＋ Ｖ
’ｄｃ２） ／ ２ （１２）Ｖ ｄｃｌ ＝ Ｖ
ｄｐｌ （１３）Ｖ ｄｃ２
＝ Ｖ ｄｐ２ （１４）Ｖ ｄ
ｐｌ ＋Ｖ Ｉｐｌ ＝ Ｏ（１５）■ｄｐ２＋ＶＩｐ
２≠Ｏ（１６） チャンネルＮ００２ではＶｄｐ２とＶＩｐ２が同一方向
であり、その和がＯとはならはい。保護回路はチャンネ
ルＮ０９２の問題を検知し、引きはずし遅延を作用させ
る。その結果、Ｖ ｄｐ２ ＋ Ｖ Ｉｐ２が所定閾値
レベルを超えるとチャンネルＮｏ、２が並列母線から切
り離される。第３Ａ及び３Ｂ図は第１図に示した系統に
おける１つのチャンネルの制御回路を略示したものであ
る。ＤＣリンク導体６０．６２のＤＣ電圧をインバータ
ー・スイッチ２８か切り換えることにより圭極６４．６
６．６８に定周波３相ＡＣ出力を発生させる。巻重に現
われた３相ＡＣ出力はインダクター７０．７２．７４及
びフィルター・コンデンサー７６によってフィルターさ
れる。中性点形成変圧器を利用して４つの線出力を形成
する。毒極出力電圧は線８０．８２．８４で感知される
。増幅回路８６が線８４の相Ａ電圧を受け、この電圧を
表わす出力信号を形成する。他のチャンネルの相Ｂ及び
Ｃの制御回路とそれぞれ接続する線１１２及び１１４を
設ける。回路８８は電流センサーＴＣ３Ｉから線９０．
９２を介して受信する一方、線１１２を介して他のチャ
ンネルの相Ｂと接続する電流センサーから第２電圧信号
を受信し、線９４を介して電流差信号を出力する。回路
９６は線９８．１００を介して電流センサーＴＣ３２か
ら第１電圧信号を受信する一方、線１１１１を介して他
のチャンネルの相Ｃと接続する電流センサーから第２電
圧信号を受信する。回路８６．８８．９６の出力が回路
１０２．１０１１によって受信、結合及び積分される。
均に等しくなるａＶ’ｄｃ２は和Ｖｄｃ２＋ＶＩｅ２に
等しくなる。Ｖｄｅ２及びＶｌｅ２の相対的な大きさは
ＤＣ分電圧制御ループ及びＤＣ電流差ループの利得と関
連する。第２Ｄ図に示すように、下記のような関係が成
立する： Ｖ Ｉｃｌ ＝ Ｖ ｌｐｌ （
１０１”１ｅ２＝Ｖ皿ｐ２（１１） Ｖ ｄｃｌ−Ｖ ｄｃ２− （Ｖ ’ｄ、、、＋ Ｖ
’ｄｃ２） ／ ２ （１２）Ｖ ｄｃｌ ＝ Ｖ
ｄｐｌ （１３）Ｖ ｄｃ２
＝ Ｖ ｄｐ２ （１４）Ｖ ｄ
ｐｌ ＋Ｖ Ｉｐｌ ＝ Ｏ（１５）■ｄｐ２＋ＶＩｐ
２≠Ｏ（１６） チャンネルＮ００２ではＶｄｐ２とＶＩｐ２が同一方向
であり、その和がＯとはならはい。保護回路はチャンネ
ルＮ０９２の問題を検知し、引きはずし遅延を作用させ
る。その結果、Ｖ ｄｐ２ ＋ Ｖ Ｉｐ２が所定閾値
レベルを超えるとチャンネルＮｏ、２が並列母線から切
り離される。第３Ａ及び３Ｂ図は第１図に示した系統に
おける１つのチャンネルの制御回路を略示したものであ
る。ＤＣリンク導体６０．６２のＤＣ電圧をインバータ
ー・スイッチ２８か切り換えることにより圭極６４．６
６．６８に定周波３相ＡＣ出力を発生させる。巻重に現
われた３相ＡＣ出力はインダクター７０．７２．７４及
びフィルター・コンデンサー７６によってフィルターさ
れる。中性点形成変圧器を利用して４つの線出力を形成
する。毒極出力電圧は線８０．８２．８４で感知される
。増幅回路８６が線８４の相Ａ電圧を受け、この電圧を
表わす出力信号を形成する。他のチャンネルの相Ｂ及び
Ｃの制御回路とそれぞれ接続する線１１２及び１１４を
設ける。回路８８は電流センサーＴＣ３Ｉから線９０．
９２を介して受信する一方、線１１２を介して他のチャ
ンネルの相Ｂと接続する電流センサーから第２電圧信号
を受信し、線９４を介して電流差信号を出力する。回路
９６は線９８．１００を介して電流センサーＴＣ３２か
ら第１電圧信号を受信する一方、線１１１１を介して他
のチャンネルの相Ｃと接続する電流センサーから第２電
圧信号を受信する。回路８６．８８．９６の出力が回路
１０２．１０１１によって受信、結合及び積分される。
その結果１対の信号が形成されて排他的ＯＲゲート１０
６に供給され、エツジ修正回路４２によって使用される
信号を端子１０８に形成する。
６に供給され、エツジ修正回路４２によって使用される
信号を端子１０８に形成する。
系が切り離しまたは非並列モードで動作中はスイッチ１
１０が開放されて回路８８．９６を不能化しているから
、回路８６によって感知されるＤＣ電圧レヘルだけがス
イッチング・パターンに影響する。
１０が開放されて回路８８．９６を不能化しているから
、回路８６によって感知されるＤＣ電圧レヘルだけがス
イッチング・パターンに影響する。
第３Ｂ図に示す保護ループは第３Ａ図のＤＣＣ副制御ル
ープ同様のいくつかの回路を含む。
ープ同様のいくつかの回路を含む。
従って、第３Ａ及び３Ｂ図において、回路８６’ 、８
８°及び９６′の出力を回路１１６．１１８が結合し、
積分することによりウィンドー検出回路５６と接続する
端子１２０．１２２に信号を形成する。ウィンドー検出
回路は特許第４，７３１，６９０号の第４図に開示され
ているような公知技術に従って構成すればよい。
８°及び９６′の出力を回路１１６．１１８が結合し、
積分することによりウィンドー検出回路５６と接続する
端子１２０．１２２に信号を形成する。ウィンドー検出
回路は特許第４，７３１，６９０号の第４図に開示され
ているような公知技術に従って構成すればよい。
第４図は第３Ａ図の電流センサーＴＣ３１、ＴＣＳ ２
、ＴＣＳ３及びＴＣＳ４のうちの１つを略示し、第４図
の回路に使用される変流器１２３を第５図に略示した。
、ＴＣＳ３及びＴＣＳ４のうちの１つを略示し、第４図
の回路に使用される変流器１２３を第５図に略示した。
１つのチャンネルの出力母線における相Ａ、ＢまたはＣ
の導体である相導体１２４がほぼ円形の磁心１２６を貫
通ずる。市販の線形出力ホール効果トランスジューサー
１２８が磁心１２６のギャップ内に配置され、相導体１
２４を流れるＤＣ電流に比例する電圧を端子１３０から
出力する。このホール効果デバイスは導体１２４を流れ
る電流が磁心に発生させる磁束を検出する。
の導体である相導体１２４がほぼ円形の磁心１２６を貫
通ずる。市販の線形出力ホール効果トランスジューサー
１２８が磁心１２６のギャップ内に配置され、相導体１
２４を流れるＤＣ電流に比例する電圧を端子１３０から
出力する。このホール効果デバイスは導体１２４を流れ
る電流が磁心に発生させる磁束を検出する。
ヌル巻線１３２を流れる電流を閉ループ式に調節するこ
とによってこの磁束をＯにする。第４図の回路から下記
方程式が得られる・ Ｉ、ｌ＝Ｉ、ＸＮ （１７）ＶＯ
ｕｔ ＝（Ｉ ｐ Ｘ Ｒ） ／ Ｎ （１
８）■ｏｕｔｏｃ工ｐ（１９） ただし、■２は相導体を流れる電流、■５は感知電流、
Ｎは巻線１３２の巻数、Ｖ ｏｕｔは抵抗器Ｒｂにおけ
る電圧、Ｒは抵抗器Ｒｂの抵抗値である。
とによってこの磁束をＯにする。第４図の回路から下記
方程式が得られる・ Ｉ、ｌ＝Ｉ、ＸＮ （１７）ＶＯ
ｕｔ ＝（Ｉ ｐ Ｘ Ｒ） ／ Ｎ （１
８）■ｏｕｔｏｃ工ｐ（１９） ただし、■２は相導体を流れる電流、■５は感知電流、
Ｎは巻線１３２の巻数、Ｖ ｏｕｔは抵抗器Ｒｂにおけ
る電圧、Ｒは抵抗器Ｒｂの抵抗値である。
線形出力ホール効果トランスジューサー、例えば１２８
を利用することにより、２５０ミリアンペア乃至数千ア
ンペアの電流を感知することができる。トランスジュー
サーから発生する分離アナログ電圧を、例えは増幅器１
３４．１３６を追加して修正することによりレベル・シ
フト、温度補償、利得変更などを行なうことがで粗る。
を利用することにより、２５０ミリアンペア乃至数千ア
ンペアの電流を感知することができる。トランスジュー
サーから発生する分離アナログ電圧を、例えは増幅器１
３４．１３６を追加して修正することによりレベル・シ
フト、温度補償、利得変更などを行なうことがで粗る。
線形トランスジューサーは高周波応答及び高周波ＤＣ測
定の双方を可能にする。
定の双方を可能にする。
以上の説明から明らかなように、本発明は電流差フィー
ドバック・ループを利用することによってＤＣ分制御及
び保護の両機能を達成する。
ドバック・ループを利用することによってＤＣ分制御及
び保護の両機能を達成する。
なお、現時点で好ましいと考えられる実施例に基づいて
本発明を説明したが、当業者には明らかなように本発明
の範囲を逸脱することなく種々の変更を加えることがで
き、頭書した特許請求の範囲はこれらの変更を含むもの
とする。
本発明を説明したが、当業者には明らかなように本発明
の範囲を逸脱することなく種々の変更を加えることがで
き、頭書した特許請求の範囲はこれらの変更を含むもの
とする。
第１Ａ及び１８図は本発明を組み込んだ並列ＶＳＣＦＳ
Ｃ系統のブロックダイヤグラムである。 第２Ａ、２Ｂ、２Ｃ及び２Ｂ図は本発明の詳細な説明す
るためのベクトル図である。 第３Ａ及び３Ｂ図は本発明の回路を示す簡略図である。 第４図は第３Ａ図の回路に使用される電流センサー集合
体の簡略図である。 第５図は第４図の電流センサー集合体を構成する電流セ
ンサー要素の簡略図である。 ２２．２４・・・・ＤＣ分フィルター ２８・・・・インバーター・スイッチ ３４．５０・・・・ＤＣ差電流検出器 ３６．５２・・・・増幅器 ４０・・・・積分器 ４２・・・・エツジ修正回路 ４４・・・・パターン発生器 出 願 人
Ｃ系統のブロックダイヤグラムである。 第２Ａ、２Ｂ、２Ｃ及び２Ｂ図は本発明の詳細な説明す
るためのベクトル図である。 第３Ａ及び３Ｂ図は本発明の回路を示す簡略図である。 第４図は第３Ａ図の回路に使用される電流センサー集合
体の簡略図である。 第５図は第４図の電流センサー集合体を構成する電流セ
ンサー要素の簡略図である。 ２２．２４・・・・ＤＣ分フィルター ２８・・・・インバーター・スイッチ ３４．５０・・・・ＤＣ差電流検出器 ３６．５２・・・・増幅器 ４０・・・・積分器 ４２・・・・エツジ修正回路 ４４・・・・パターン発生器 出 願 人
Claims (6)
- （１）並列動作できるように接続された少なくとも２つ
の制御自在なＡＣ電源を有する電力系統における故障チ
ャンネルを選択的に切り離すための回路であって、 前記電源のうち第１電源のＡＣ出力中のＤＣ電圧の大き
さを表わすＤＣ分信号を形成する手段と； 前記電源の接続相を流れるＤＣ電流の差を 表わす電流差信号を形成する手段と； 前記ＤＣ分信号及び前記電流差信号を結合してエラー信
号を形成する手段と； 前記エラー信号に応答して前記第１電源の動作を制御す
ることにより前記ＤＣ電圧を減少させる手段と； 前記エラー信号が所定の閾値レベルを超えると引きはず
し信号を出力する手段と から成ることを特徴とする回路。 - （２）前記電源の対応相を電気的に切り離す手段と； 前記対応相が切り離されると、前記エラー信号が前記Ｄ
Ｃ分信号だけを表わすように前記ＤＣ分信号及び前記電
流差信号の結合を阻止する手段をも含むことを特徴とす
る請求項第（１）項に記載の回路。 - （３）前記電源のうち第２電源のＡＣ出力中の第２ＤＣ
電圧の大きさを表わす第２ＤＣ分信号を形成する手段と
； 前記第２ＤＣ分信号及び前記電流差信号を結合して第２
エラー信号を形成する手段と； 前記第２エラー信号に応答して前記第２電源の動作を制
御することにより前記第２ＤＣ電圧を減少させる手段と
； 前記第２エラー信号が前記所定閾値レベルを超えると第
２引きはずし信号を出力する手段をも含む請求項第（１
）項に記載の回路。 - （４）並列動作できるように接続された少なくとも２つ
の制御自在なＡＣ電源を有する電力系統における故障チ
ャンネルを選択的に切り離す方法であって、 前記電源のうち第１電源のＡＣ出力中のＤＣ電圧の大き
さを表わすＤＣ分信号を形成し；前記電源の接続相を流
れるＤＣ電流の差を 表わす電流差信号を形成し； 前記ＤＣ分信号と前記電流差信号を結合してエラー信号
を形成し； 前記エラー信号に応答して前記第１電源の動作を制御し
て前記ＤＣ電圧を減少させ； 前記エラー信号が所定の閾値レベルを超えると引きはず
し信号を形成する 段階から成ることを特徴とする方法。 - （５）前記電源の対応相を電気的に切り離し；前記対応
相が切り離されると、前記エラー信号が前記ＤＣ分信号
だけを表わすように前記ＤＣ分信号及び前記電流差信号
の結合を阻止する 段階をも含むことを特徴とする請求項第（４）項に記載
の方法。 - （６）前記電源のうち第２電源のＡＣ出力中の第２ＤＣ
電圧の大きさを表わす第２ＤＣ分信号を形成し； 前記第２ＤＣ分信号及び前記電流差信号を結合して第２
エラー信号を形成し； 前記第２エラー信号に応答して前記第２電源の動作を制
御することにより前記第２ＤＣ電圧を減少させ； 前記第２エラー信号が前記所定閾値レベルを超えると第
２引きはずし信号を形成する 段階をも含むことを特徴とする請求項第（４）項に記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US240,185 | 1988-09-02 | ||
| US07/240,185 US4905117A (en) | 1988-09-02 | 1988-09-02 | Circuit and method for DC content protection of parallel VSCF power systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02197216A true JPH02197216A (ja) | 1990-08-03 |
Family
ID=22905483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1226362A Pending JPH02197216A (ja) | 1988-09-02 | 1989-08-31 | 電力系統の故障チャンネルを選択的に切り離す方法及び回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4905117A (ja) |
| EP (1) | EP0357392B1 (ja) |
| JP (1) | JPH02197216A (ja) |
| KR (1) | KR900005661A (ja) |
| CN (1) | CN1018597B (ja) |
| DE (1) | DE68911069T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191518A (en) * | 1991-08-15 | 1993-03-02 | Recker Bradley J | Plural inverter control arrangement |
| US5214359A (en) * | 1991-11-01 | 1993-05-25 | Warn Industries, Inc. | Winch with electronic current limiter |
| US5648887A (en) * | 1994-06-09 | 1997-07-15 | Warn Industries, Inc. | Electric current limiting device for winch responsive to multiple device states |
| US7020111B2 (en) * | 1996-06-27 | 2006-03-28 | Interdigital Technology Corporation | System for using rapid acquisition spreading codes for spread-spectrum communications |
| JP3311214B2 (ja) * | 1995-09-05 | 2002-08-05 | 東京電力株式会社 | 電力変換装置の制御装置 |
| US6046893A (en) * | 1998-06-06 | 2000-04-04 | Warn Industries, Inc. | Programmable electronic current limiter |
| US6445171B2 (en) * | 1999-10-29 | 2002-09-03 | Honeywell Inc. | Closed-loop magnetoresistive current sensor system having active offset nulling |
| US6558755B2 (en) | 2000-03-20 | 2003-05-06 | Dow Corning Corporation | Plasma curing process for porous silica thin film |
| US6576300B1 (en) | 2000-03-20 | 2003-06-10 | Dow Corning Corporation | High modulus, low dielectric constant coatings |
| US8164866B2 (en) * | 2009-02-18 | 2012-04-24 | Hamilton Sundstrand Corporation | Identification and protection of an aerospace AC-DC power system in the presence of DC content due to faulty loads |
| US9991778B2 (en) * | 2016-02-29 | 2018-06-05 | The Boeing Company | Balancing current within a modular converter system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173774A (en) * | 1977-12-08 | 1979-11-06 | Westinghouse Electric Corp. | Parallel AC electrical system with differential protection immune to high current through faults |
| US4370702A (en) * | 1981-01-15 | 1983-01-25 | Westinghouse Electric Corp. | Microprocessor control of inverter power transistors with DC content correction |
| US4500837A (en) * | 1981-01-15 | 1985-02-19 | Westinghouse Electric Corp. | Detection of DC content in an AC waveform |
| US4443842A (en) * | 1982-03-05 | 1984-04-17 | Westinghouse Electric Corp. | Inverter firing control with compensation for variable switching delay |
| US4587604A (en) * | 1985-02-06 | 1986-05-06 | Reliance Electric Company | Power supply employing low power and high power series resonant converters |
| US4728806A (en) * | 1986-12-05 | 1988-03-01 | Westinghouse Electric Corp. | DC link variable speed constant frequency power source paralleling controls |
| US4731690A (en) * | 1986-12-05 | 1988-03-15 | Westinghouse Electrical Corp. | Real load unbalance protection system for parallel variable speed constant frequency electrical power systems |
| US4766327A (en) * | 1987-07-31 | 1988-08-23 | Westinghouse Electric Corp. | Circuit and method for synchronizing power sources in a parallel AC electrical power system |
-
1988
- 1988-09-02 US US07/240,185 patent/US4905117A/en not_active Expired - Lifetime
-
1989
- 1989-08-30 DE DE1989611069 patent/DE68911069T2/de not_active Expired - Lifetime
- 1989-08-30 EP EP19890308754 patent/EP0357392B1/en not_active Expired - Lifetime
- 1989-08-31 JP JP1226362A patent/JPH02197216A/ja active Pending
- 1989-09-02 KR KR1019890012810A patent/KR900005661A/ko not_active Application Discontinuation
- 1989-09-02 CN CN89106747A patent/CN1018597B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE68911069D1 (de) | 1994-01-13 |
| CN1040716A (zh) | 1990-03-21 |
| EP0357392B1 (en) | 1993-12-01 |
| DE68911069T2 (de) | 1994-05-05 |
| EP0357392A3 (en) | 1991-05-22 |
| KR900005661A (ko) | 1990-04-14 |
| CN1018597B (zh) | 1992-10-07 |
| US4905117A (en) | 1990-02-27 |
| EP0357392A2 (en) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641042A (en) | Power supply system and a control method thereof | |
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| EP0273598B1 (en) | DC link variable speed constant frequency parallel power system and control method | |
| US5771161A (en) | Uninterruptable capability for an active power line conditioner | |
| EP0475709B1 (en) | Inverter control device capable of suppressing DC magnetization in three-phase transformer | |
| US5984173A (en) | Neutral point connected apparatus providing compensation to an AC power line | |
| JPH02197216A (ja) | 電力系統の故障チャンネルを選択的に切り離す方法及び回路 | |
| US3192442A (en) | Electrical protective relay systems | |
| US4639848A (en) | Method and system for controlling an AC-DC converter system | |
| KR20010009089A (ko) | 불평형 전원보상 및 순간 저전압보상 제어방법 | |
| WO2000007274A2 (en) | Active common-mode compensation for multi-phase inverters | |
| JP3530748B2 (ja) | 電力変換装置 | |
| US4731690A (en) | Real load unbalance protection system for parallel variable speed constant frequency electrical power systems | |
| JP2869905B2 (ja) | 交流電源ユニットの並列運転用接続ユニット | |
| JPH09294380A (ja) | 偏磁抑制制御装置 | |
| JPH0998581A (ja) | インバータ装置 | |
| JPH0956170A (ja) | 系統連系用インバータの制御装置 | |
| US4608626A (en) | Electrical inverter with minority pole current limiting | |
| JP3270214B2 (ja) | 直交磁心限流器 | |
| JP3274274B2 (ja) | 偏磁抑制制御回路 | |
| JP3397608B2 (ja) | 発電設備の系統連系保護装置 | |
| JP2001016765A (ja) | ロック協調制御回路と保護継電装置 | |
| JP2594682B2 (ja) | 変圧器保護継電装置 | |
| JP2505604B2 (ja) | 地絡検出装置 | |
| JP3461953B2 (ja) | 半導体開閉器 |