JPH02195709A - 時定数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は充電の時定数と放電の時定数とが異なる時定数
回路に関し、特に振幅が小さい入力信号に好適な時定数
回路に関する。

［従来の技術］ 従来から回路の安定化等を図るため、充電時間と放電時
間とを異ならせるようにした時定数回路が種々の回路に
使用されている。

この種の時定数回路は従来、第４図に示すように構成さ
れていた。

即ち、入力端子４と出力端子２との間には、抵抗Ｒ１及
びダイオードＤ１の直列回路と、抵抗Ｒ２とが並列に接
続され、更に出力端子２と接地端子３との間には充放電
用のコンデンサＣＬが接続されている。

このように構成された時定数回路では、入力端子４に入
力される入力電圧ｖｌＮが高レベルである場合には、抵
抗Ｒ１及びダイオードＤ１の直列回路と抵抗Ｒ２とを介
してコンデンサＣＬへの充電電流が流れ、入力電圧ＶＩ
Ｎが低レベルに変わると抵抗Ｒ２のみを介して放電電流
が流れる。このため、充放電の時定数を変えることがで
きる。

いま、入力端子４に入力される入力電圧を■４、出力端
子２から出力される出力電圧をｖｏｕＴ、コンデンサＣ
Ｌの容量をＣＬ、抵抗Ｒ１，Ｒ２の抵抗値をＲ１，Ｒ２
、ダイオードＤ１のしきい値電圧をＶ、として上述した
充放電時間について更に詳細に説明する。

第５図は、入力電圧ＶＩＮと出力電圧ｖｏｕｔとの差が
ダイオードＤ１のしきい値電圧ｖＰよりも大きい場合、
つまりＶＩＮ　　Ｖｏｕｔ　＞Ｖｐの場合の充放電特性
を示した図である。この場合のコンデンサＣＬの充電時
間Ｔ１は、下記（１）式に示すように表す、二とができ
る。

間、ｔｉは放電終了時間である。

また、コンデンサＣＬの放電時間は下記（２）式のよう
に表すことができる。

ここで、第５図から明らかなように、ＶＯＩＪＴ（ｔｏ
）　−Ｖｏｕｔ　　（ｔｉ）、ＶＯＩＩＴ　　（ｔ２）
＝ＶＯＵ↑　（ｔ３）の関係を有しているので、この関
係を（１）、（２）式に代入し整理すると、（１）、（
２）式は、夫々下記（３）、（４）式のように表すこと
ができる。

・・・・・・　（１） 但し、ＶＯＵＴ　　（ｔｉ）（ｉ＝ｏ、１，２，３゜・
・・）は時間ｔｉにおける出力電圧ＶｏυＴである。

なお、第５図における１０は充電開始時間、ｔｌはコン
デンサＣＬにＶＩＮＶＦの電圧が充電される時間、ｔ２
は充電終了時間、七３は放電開始時従って、（３）式と
（４）式とから充放電時間の（ＴＩ　　Ｔ２）は下記（
５）式のように求められる。

（５）式も次の条件を満たす。

ここで、Ｒ１≠０．Ｒ２≠０であるから、次の条件が成
り立つ。

また、第５図から明らかなように、 ＶＯＬＩＴ　　（ｔ　Ｏ）≠ＶＯＵＴ　（ｔ　１　）で
あるので、従って、この場合には、充放電の時定数を異
ならせることができる。

［発明が解決しようとする課題］ 上述した従来の時定数回路では、ＶＩＮ−ＶＯＵＴ＞　
Ｖ　ｐの場合に充放電の時定数を異ならせることが可能
であるが、ＶＩＮ　　ＶＯＵ↑≦ＶＦの時には充放電の
時定数を異ならせることができないという問題点がある
。

以下、この問題点を第６図を参照しながら説明する。な
お、第６図において、ｔ５は充電開始時間、ｔｏは充電
終了時間、ｔｌは放電開始時間、ｔ８は放電終了時間で
ある。

いま、ＶＩＮ　　ＶＯυＴ≦ＶＦの時のコンデンサＣＬ
の充電時間Ｔ３は、下記（６）式のように表すことがで
きる。

また、コンデンサＣＬの放電時間Ｔ４は、下記（７）式
のように表すことができる。

ここで、第６図から明らかなように、Ｖ　ｏｕＴ（ｔ８
）＝Ｖｏｕｔ　　（ｔ５）、Ｖｏｕｔ　　（ｔ７）＝■
ｏＵ↑　（ｔ６）であるから、（６）式の右辺と（７）
式の左辺とは全く同じ値となり、下記（８）式の条件が
成り立つことになる。

従って、この場合には、充放電の時定数が同じ値となり
、システムの要求を満たすことができない このように、従来の時定数回路では、Ｖ　ＩＮ−ＶＨ７
≦ＶＦとなる小振幅の信号に対して充放電の時定数を変
えることができず、適用される範囲が限定されてしまう
という問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
小振幅の信号に対しても充放電の時定数を変更すること
ができ、適用範囲が広い時定数回路を提供することを目
的とする。

［課題を解決するための手段］ 本発明に係る時定数回路は、第１の端子に一端が接続さ
れた第１の抵抗と、この第１の抵抗の他端と第２の端子
との間に接続され前記第１の端子側から前記第２の端子
側へ電流を流すトランジスタと、前記第１の端子と第２
の端子との間に前記第１の抵抗及び前記トランジスタと
並列に接続された第２の抵抗と、前記第１又は第２の端
子と負電源端子との間に接続されたコンデンサと、前記
コンデンサへの充電電流又は放電電流に応動して前記ト
ランジスタをオン状態に制御するトランジスタ駆動回路
とを具備したことを特徴とする。

［作用］ 本発明によれば、コンデンサへの充電電流又は放電電流
に応動してトランジスタ駆動回路がトランジスタをオン
状態に制御し、上記トランジスタの整流作用によって充
放電の時定数が変更されるように動作をする。一般にト
ランジスタのコレクタ・エミッタ間飽和電圧は、ダイオ
ードの順方向降下電圧（しきい値電圧）よりも十分に小
さいので、本発明によれば小振幅の入力信号に対しても
充放電の時定数を変更することが可能である。

［実施例］ 以下、本発明の実施例について添付の図面を参照しなが
ら詳細に説明する。

第１図は本発明の実施例に係る時定数回路の構成を示す
回路図である。入力端子４には時定数を決定する第１の
抵抗Ｒ１と第２の抵抗Ｒ２の各−端が接続されている。

抵抗Ｒ１の他端は、充放電時の時定数を異ならせるため
のＮＰＮトランジスタＱ６のコレクタに接続されている
。このトランジスタＱ６のエミッタと抵抗Ｒ２の他端と
は出力端子２に接続されている。また、この出力端子２
と接地との間には充放電用のコンデンサＣＬが接続され
ている。

トランジスタＱ６は次の回路によって駆動されるものと
なっている。即ち、電源（Ｖｃｃ）端子１には吐き出し
型の定電流源５を介して差動トランジスタ対を構成する
ＰＮＰ）ランジスタＱｌ、Ｑ２の共通接続されたエミッ
タが接続されている。

このトランジスタＱ１．Ｑ２の各ベースは、夫々トラン
ジスタＱ６のコレクタ、エミッタに接続されている。ト
ランジスタＱｌ、Ｑ２の各コレクタは、夫々カレントミ
ラ一対の負荷を構成するＮＰＮトランジスタＱ３．Ｑ４
の各コレクタに接続されている。トランジスタＱ３のエ
ミッタは接地端子３に接続されトランジスタＱ４のエミ
ッタは抵抗Ｒ３を介して接地端子３に接続されている。

また、電源（Ｖｃｃ）端子１にはトランジスタＱ６を駆
動するエミッタフォロワのＮＰＮ）ランジスタＱ７のコ
レクタが接続されている。このトランジスタＱ７のベー
スと電源（Ｖｃｃ）端子１との間には吐き出し型の第２
の定電流源６が接続されている。また、上記トランジス
タＱ７のベースと接地端子３との間には抵抗Ｒ４が接続
されている。この抵抗Ｒ４と並列にＮＰＮトランジスタ
Ｑ５が接続されており、このトランジスタＱ５のベース
が差動トランジスタ対の出力、即ちトランジスタＱ１の
コレクタに接続されている。

次に、このように構成された本実施例の回路の動作につ
いて説明する。

入力端子４に高レベルの入力電圧ｖ１Ｎが入力されると
、トランジスタＱ１のコレクタ電流が減少するので、ト
ランジスタＱ５のベース電位が低下し、トランジスタＱ
７のベース電位が上昇する。

このため、トランジスタＱ６はオン状態となる。

これにより、入力端子４から抵抗Ｒ１及びトランジスタ
Ｑ６の直列回路と、抵抗Ｒ２との並列回路に電流が流れ
、’、　Ｒ＋　Ｘ　Ｒ２／　（Ｒ１＋　Ｒ２）　ＩＸＣ
，で決まる時定数でコンデンサＣＬに充電が行なわれる
。

入力電圧ＶＩＮが低レベルに変化すると、トランジスタ
Ｑ６はカットオフするので、抵抗Ｒ２のみを介してコン
デンサＣＬの蓄積電荷が放電される。

このときの時定数はＲ２×ＣＬで決定される。

第２図及び第３図は本実施例の回路の充放電特性を示す
図である。

いま、トランジスタＱ６のコレクターエミッタ間飽和電
圧をＶｃｇ（ｓａｔ）とすると、ＶＩＮ−ＶＯＵＴ　＞
ＶＣＥ　（ｓ　ａ　ｔ　）のときには、第２図に示すよ
うな充放電特性が得られる。この場合のコンデンサＣＬ
の充電時間Ｔ１は、下記（９）式のように表すことがで
きる。

・・・・・・　（９） また、コンデンサＣＬの放電時間Ｔ２は、下記（１０）
式のように表すことができる。

ここで、第２図から明らかなように、ＶＯＵＴ（ｔｏ）
＝ＶＯＵＴ　　（ｔ４）、Ｖｏ＋ｒｒ　　（ｔ２）＝Ｖ
ｏｕｔ　　（ｔ　３　）であるから、’ｒ、−Ｔ、を求
めると、下記（１１）式のようになる。

・・・・・・　（１１） 従って、Ｒ，、Ｒ２≠Ｏ，ＶＯＵＴ　　（ｔｏ）≠Ｖｏ
ｕｔ　　（ｔ　１　）という条件から、Ｔｌ−７２≠０
という条件が成り立つ。即ち、本回路によれば、ＶＩＮ
　　ＶＯＵＴ　＞ＶＣＥ（Ｓ　ａｔ　）のときに充放電
の時定数を異ならせることができる。

次に前述した第６図のように、ＶＩＮ　　ｖｏｕＴが−
ｉ的なダイオードの順方向電圧降下Ｖ、に等しい場合に
ついて説明する。

この場合のコンデンサＣＬの充電時間Ｔ３は、下記（１
２）式のように表すことができる。

・・・・・・　（１２） また、コンデンサＣＬの放電時間Ｔ４は、次の（１３）
式で示すことができる。

ここで、第６図より明らかなように、ｖｏｕｔ（ｔ５）
＝Ｖｏｕｔ　　（ｔ９）、ＶＯＵＴ　　（ｔ７）＝Ｖｏ
ｕｔ　　（ｔ　８　）であるから、’ｒ３−’ｒ４は下
記（１４）式で示すことができる。

・・・・・・　（１４） 従って、Ｒ，、Ｒ２≠０、Ｖｏｔ＋ｔ　　（ｔ　５　）
≠Ｖｏｕｔ　　（ｔ　６　）という条件からＴ３−Ｔ４
≠０となる。

このように、本実施例の回路によれば、ＶＩＮ−Ｖｏυ
丁≦ＶＶの場合でも充放電の時定数を異ならせることが
できる。

これはダイオードの順方向降下電圧ＶＦに比ベトランジ
スタのコレクターエミッタ間飽和電圧Ｖｃｔ（ｓａｔ）
が十分に小さいことによるものである。この回路によれ
ば、ＶＩＮＶ。ＵＴ＞Ｖ。８（ｓａｔ）を満足する小振
幅の入力信号についても充放電の時定数を異ならせるこ
とができる。

［発明の効果］ 以上詳述したように、本発明においては、ダイオードの
替わりにトランジスタの整流作用によって充放電時の時
定数の変更を行なっている。一般に、コレクターエミッ
タ間飽和電圧はダイオードの順方向電圧降下よりも十分
に小さいので、本発明によれば変動レベルや振幅レベル
が小さい入力信号に対しても充放電の時定数を異ならせ
ることができ、適用範囲が広い時定数回路を得ることが
できる。

【図面の簡単な説明】

第１図は本発明の実施例に係る時定数回路の構成を示す
回路図、第２図及び第３図は本実施例の放電特性を示す
波形図、第４図は従来の時定数回路の構成を示す回路図
、第５図及び第６図は第４図の回路の充放電特性を示す
波形図である。 １；電源端子、２；出力端子、３；接地端子、４；入力
端子、５，６；定電流源、Ｑｌ乃至Ｑｌ；トランジスタ
、Ｒ１乃至Ｒ４，抵抗、ＣＬ；コンデンサ 出願人　日本電気アイジ−マイコンシステム株式会社

Claims (1)

【特許請求の範囲】
1. （１）第１の端子に一端が接続された第１の抵抗と、こ
   の第１の抵抗の他端と第２の端子との間に接続され前記
   第１の端子側から前記第２の端子側へ電流を流すトラン
   ジスタと、前記第１の端子と第２の端子との間に前記第
   １の抵抗及び前記トランジスタと並列に接続された第２
   の抵抗と、前記第１又は第２の端子と負電源端子との間
   に接続されたコンデンサと、前記コンデンサへの充電電
   流又は放電電流に応動して前記トランジスタをオン状態
   に制御するトランジスタ駆動回路とを具備したことを特
   徴とする時定数回路。