JPH02194715A - ディジタル等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力信号がディジタル信号であるオーディオ又
はビデオ用のデイ、ジタル等化器に係り、特に、複数の
帯域を同時に等化できるグラフィックイコライザ又はパ
ラメトリックイコライザの如きディジタル等化器に関す
る。

〔従来の技術〕

近年、ＤＡＣ，ＤＡＴ等のディジタルオーディオ機器の
背反に伴って、従来アナログで行なわれていたグラフィ
ックイコライザ又はパラメトリックイコライザをディジ
タル処理にて行なうよう構成されたものが増えてきた。

これらの多くは、第２図に示すような、複数のＩＩＲ（
巡回型）フィルタＩＦ、〜ＩＦｎの縦続接続により実現
されている。

一方、最近になって、主に音質上の理由により、１１Ｒ
フイルタの代わりに直線位相のＦＩＲ（非巡回型）フィ
ルタを用いたものも提案されている。

実際にＦＩＲフィルタを用いて、グラフィックイコライ
ザやパラメトリックイコライザのような複数の帯域を同
時に等化できる等化器を実現しようとする場合、従来は
第３図に示すように、複数のＦＩＲフィルタＦＦ、〜Ｆ
Ｆｎを縦続接続して構成していた。なお周知の如く、Ｆ
ＩＲフィルタは、具体的には例えば第４図のように構成
される。

〔発明が解決しようとする課題〕

第３図及び第４図に示した構成の従来のディジタル等化
器においては、帯域の数がｍのイコライザ全体の次数（
即ち乗算器の総数）Ｎは、各ＦＩＲフィルタの次数をＮ
ｎとすると、 Ｎ＝ΣＮｎ　　・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・　（１）外＝Ｃ となる、従って、帯域の数が多いとき、もしくは１帯域
当たりの次数が大きいときにはイコライザ全体の規模が
大きくなってしまい、コスト高となって、経済的に実現
困難になってしまうという問題点があった。

〔課題を解決するための手段〕

本発明のディジタル等化器は、第１の帯域の特性を実現
する係数列に第２の帯域の特性を実現する係数列を畳込
み演算する係数畳込み演算回路と、上記畳込み演算され
た係数列の始めの部分と終りの部分を打切って係数の総
数を減らす係数打切り演算回路と、総数を減らされた係
数列を入力データに畳込むことにより上記２つ以上の帯
域を所望の特性に変化させて出力する非巡回型フィルタ
とを少なくとも備えて構成することにより、上記課題を
解決したものである。

〔実施例〕

第１図を参照しながら、本発明のディジタル等化器の一
実施例について説明する。第１図は本発明のディジタル
等化器１０のブロック系統図であり、この図において、
１は係数畳込み演算回路、２は係数打切り演算回路、３
は係数転送回路、４はＦＩＲフィルタである。ＦＩＲフ
ィルタ４に入力される信号Ｘ　（ｎ）は、本発明のディ
ジタル等化器１０が、−例としてオーディオ用のディジ
タルグラフィックイコライザとして用いられる場合には
、例えば１６ビツトで表現されるオーディオデータであ
る。同様に、出る力信号Ｙ　（ｎ）も、ＦＩＲフィルタ
４にて処理された、例えば１６ビｙトで表現されるオー
ディオデータである。

以下、説明の簡素化のために、２つの帯域の特性を合成
できるグラフィックイコライザを考える。

−例として、第５図に示すような、中心周波数が８８０
１１ｚの第１のブースト特性と、第６図に示すような中
心周波数が１゜８ＫＨｚの第２のブースト特性とを合成
する場合を考える。いま、非巡回型のＦＩＲフィルタ４
において、第１のブースト特性を実現するＮ１個の係数
から成る係数列をｔｌ（ｎ）とし、第２のブースト特性
を実現するＮ２個の係数から成る係数列をｈｔ（ｎ）と
する、係数列ｈＩ（ｎ）は、第１のブースト特性を持つ
系のインパルス応答に等しいから、これを第２のブース
ト特性を持つ系の入力と考えれば、第３の系の係数列、
即ちインパルス応答ｈ　ｓ（ｎ）は、係数列ｈ＋（ｎ）
とｈｔ（ｎ）の畳込みとして、 ｈ　３（ｎ）＝Σｈ２（１）　ｈｔ（ｎ−ｎ）　　−・
・−・−（２）１！ｌｌｌ０ と表わされ、ｈｓ（ｎ）によって２つのブースト特性を
合成した特性が得られる。このときｈ　ｓ（ｎ）に含ま
れる０でない係数の数Ｎ３は、 Ｎ５＝Ｎｔ　＋Ｎ２　１　　・・・・・・・・・・・・
・・・・・・（３）で表わされる。従って、第１図にお
ける係数畳込み演算回路１を、第２式を満足するような
積和演算回路又は乗算器と累算器の組合せで構成すれば
、第３図に示した従来構成と全く等価な特性を第１図の
構成にて得ることができる。この一連の積和演算は、特
性変更時に１回だけ実行すれば良い。

かかる合成によって得られるブースト特性の１例を第７
図に示す。

なお、この合成は、ブースト特性同士に限らず、カット
特性同士、又はブースト特性とカット特性の組合せにお
いても同様である。また、係数畳込み演算図Ｍｌには、
いわゆるディジタル信号処理。

プロセッサを用いても良いし、通常のマイクロプロセッ
サを用いてソフトウェアで演算することもできる。係数
畳込み演算をソフトウェアで行なう場合には、例えば第
９図のフローチャートに従って実施される。

さて、第３式により、２つの特性の合成について、乗算
器の総数は第３図の構成に比して１つだけ減るが、まだ
十分ではない６そこで、係数畳込み演算回路１で得られ
た係数列を短くすることを考えてみる。

−ａに、直線位相のＦＩＲフィルタの係数列。

即ちインパルス応答は、中央部が大きく周辺部が小さい
値、しかも１より十分率さい値になっている。その１例
を第８図に示す、そこで、第２式から得られる係数ｈ　
ｓ（ｎ）も、周辺部のｎがＯに近いところやＮ３に近い
ところでは、１より十分率さい値の積であるから、場合
によっては所望の特性を得るのに必要十分な係数ビット
長では表現できないほど小さい値になることがある。

例えば、必要十分な係数ビット長が、２の補数で表現し
なとき１８ビツトであったとすると、約７Ｘ１０−’以
下の値の係数は全体の特性に大きな影響を与えない、こ
のような係数を判断して削除し、係数列の始めの部分と
終りの部分を打ち切って係数の総数を減らす係数打切り
演算回路２を設けることにより、ＦＩＲフィルタ４にお
ける乗算器の総数をかなり減らすことができる。このよ
うにして求められた係数列を係数転送回路３によってＦ
ＩＲフィルタ４に転送し、入力データＸ　（ｎ）に畳込
むことによって、複数の帯域を所望の特性に変化させた
出力データＹ　（ｎ）を得ることができる。なお、係数
打切り演算をソフトウェアで行なうには、例えば第１０
図のフローチャートに従って実施するとよい。

以上は２つの帯域の特性を合成する例であったが、３つ
以上の複数の帯域を合成する場合には、上記の操作を必
要回数繰り返すことによって実現できる。

なお、係数打切り演算回路２の動作は上記内容に限定さ
れるものではなく、出力特性に実用上の影響を与えない
範囲で打切りを行なっても良い。

〔効　果〕

本発明のディジタル等化器は以上のように構成したので
、従来例と同等の透過特性を、より少ない数の積和演算
回路、又は乗算器と累算器の組合せで係数畳込み演算回
路を実現できるので、かなり経済的であるという特長を
有する。

【図面の簡単な説明】

第１図は本発明のディジタル等化器のブロック図、第２
図及び第３図は従来のディジタル等化器のブロック図、
第４図はＦＩＲフィルタの具体的な構成図、第５図及び
第６図は動作説明用ブースト特性図、第７図は合成され
たブースト特性図、第８図はインパルス応答の一例を示
す図、第９図は係数畳込み演算をソフトウェアで行なう
例を示すフローチャート、第１０図は係数打切り演算を
ソフトウェアで行なう例を示すフローチャートである。 １・・・係数畳込み演算回路、２・・・係数打切り演算
回路、３・・・係数転送回路、４・・・ＦＩＲフィルタ
、１０・・・ディジタル等化器。 特許出願人　　日本ビクター株式会社 代表者　　埋木　邦夫 諺ｇ図 ｉＪｏ図 手続補正書 平成元年６月７日 １、事件の表示 平成１年特許願第１４５６７号 ２、発明の名称 ディジタル等化器 ３゜ 補正をする者 事件との関係

Claims (1)

1. 【特許請求の範囲】 ２つ以上の帯域を同時に等化できるディジタル等化器に
   おいて、 第１の帯域の特性を実現する係数列に第２の帯域の特性
   を実現する係数列を畳込み演算する係数畳込み演算回路
   と、上記畳込み演算された係数列の始めの部分と終りの
   部分を打切って係数の総数を減らす係数打切り演算回路
   と、該総数を減らされた係数列を入力データに畳込むこ
   とにより上記２つ以上の帯域を所望の特性に変化させて
   出力する非巡回型フィルタとを少なくとも備えて構成し
   たディジタル等化器。