KR0176468B1 - 대역 통합 필터 - Google Patents

대역 통합 필터 Download PDF

Info

Publication number
KR0176468B1
KR0176468B1 KR1019930016232A KR930016232A KR0176468B1 KR 0176468 B1 KR0176468 B1 KR 0176468B1 KR 1019930016232 A KR1019930016232 A KR 1019930016232A KR 930016232 A KR930016232 A KR 930016232A KR 0176468 B1 KR0176468 B1 KR 0176468B1
Authority
KR
South Korea
Prior art keywords
data
band
output
sections
memory
Prior art date
Application number
KR1019930016232A
Other languages
English (en)
Other versions
KR950007278A (ko
Inventor
정성현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930016232A priority Critical patent/KR0176468B1/ko
Publication of KR950007278A publication Critical patent/KR950007278A/ko
Application granted granted Critical
Publication of KR0176468B1 publication Critical patent/KR0176468B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0238—Measures concerning the arithmetic used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 대역 통합 필터에 관한 것으로 저역 데이타, 중역 데이타, 제1 고역 데이타 및 제2 고역 데이타를 입력하는 입력 수단 ; 상기 저역 및 중역 데이타를 선택하여 감산 및 가산 처리한 후, 상기 제1 및 제2 고역 데이타와 얻어진 1차 대역 통합 데이타를 선택하여 감산 및 가산 처리하는 데이타 선택 수단 ; 상기 데이타 선택수단에서 감산 및 가산 처리된 데이타와, 주어진 계수 데이타를 승산하고 누적해서 저역, 중역 및 고역이 통합된 1차 및 2차 대역 통합 데이타를 발생하는 승산 및 누산 수단 ; 및 상기 승산 및 누산 수단에서 발생된 2차 대역 통합 데이타를 최종 대역 통합 데이타로 출력하는 출력 수단을 구비한 것을 특징으로 하는 대역 통합 필터를 특징으로 한다. 따라서, 본 발명의 대역 통합 필터는 회로 구성이 매우 간략화 된다.

Description

대역 통합 필터
제1도는 종래의 대역 통합 필터의 구성도.
제2도는 제1도의 승산 및 누산기의 상세구성도.
제3도는 본 발명에 의한 대역 통합 필터의 블럭도.
제4도는 제3도의 데이타 선택 수단의 상세 구성도.
제5도는 제4도의 각부 타이밍도.
제6도는 제4도의 승산 및 누산 수단의 상세 구성도.
제7도는 제6도의 RAM의 메모리 맵도.
제8도는 제6도의 ROM의 메모리 맵도.
본 발명의 대역 통합 필터에 관한 것으로, 특히 QMF(Quadraturd Mirror Filter)에 관한 것이다.
최근, 영상 및 음성 데이타의 압축 및 신장기술에서 시간축 방향의 서브밴드 코팅 기술이 주목되고 있다. 시간축 방향의 서브밴드 코딩기술에서는 디지털 필터중 QMF를 사용하고 있다.
QMF란 제1도에 도시한 바와 같이 시간축 방향으로 대역 분할된 저역 데이타(L), 중역 데이타(M) 제1 및 제2 고역 데이타(H1, H2)를 입력하여 먼저 QMF LM 블럭(100)에 저역 데이타(L)와 중역 데이타(M)를 대역 통합하고, QMF LMH블럭(200)에서 대역 통합된 데이타(LM1, LM2)와 제1 및 제2 고역 데이타(H1, H2)를 대역 통합해서 최종 대역 통합된 데이타(LMH1, LMH2)를 발생한다.
각 QMF블럭은 제1 입력 데이타와 제2 입력 데이타를 가감산하기 위한 가산기(10)와 감산기(20), 가산결과를 소정의 계수와 승산하고 승산결과를 누적하기 위한 제1 승산 및 누적기(30), 감산결과를 소정의 계수와 승산하고 승산결과를 누적하기 위한 제2 승산 및 누적기(40), 제1 및 제2 승산 및 누적기(30, 40)의 연산결과를 선택 출력하는 출력 선택기(50)를 구비한다.
따라서 저역, 중역, 제1 및 제2 고역의 3대역으로 분할된 데이타를 대역 통합하기 위해서는 한쌍의 QMF블럭이 필요하므로 대역 통합 필터는 하드웨어 구성이 복잡하고 면적을 많이 차지하는 제2도에 도시된 승산 및 누산회로를 2대씩이나 중복 구비하는 문제가 있었다. 특히 ATRAC(Adaptive Tranfrom Acoustic Coding)을 사용하는 Mini Disc(직경 64mm) 기록 재생 장치에서는 휴대하기 간편하도록 제품의 경박단소화가 필수적이므로 내부 신호 처리 회로의 직접 회로화가 요구되고 있다. 따라서 Mini Disc 기록 재생 장치의 음성압축 인코더/디코더 회로부의 회로 간략화를 위해 QMF부의 회로가 요구되고 있다.
본 발명의 목적은 이상과 같은 종래 기술의 문제점을 해결하기 위하여 회로구성이 간단한 대역 통합 필터를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 대역 통합 필터는 저역 데이타(L), 중역 데이타(M), 제1 고역 데이타(H1) 및 제2 고역 데이타(H2)를 1 QMF동기 주기를 6구간(A,B,C,D,E,F구간)으로 분할하여 대역 통합을 실행하는 대역 통합 필터에 있어서, 상기 L, M H1, H2 데이타를 대역 통합 동기 주기마다 입력시키기 위한 입력 수단 ; 하기 승산 및 누적 수단에서 발생된 1차 대역 통합 데이타(LM1, LM2)를 입력하여 상기 C, D구간에서 선택 신호에 따라 LM1/LM2 데이타를 선택하여 출력시키기 위한 MUX2 ; 상기 H1, H2 데이타를 입력하여 상기 C, D구간에서 선택 신호에 따라 H1/H2 데이타를 선택하여 출력시키기 위한 MUX4 ; 선택 신호에 따라 상기 A, B구간에서는 L데이타를 선택하고, 상기 C, D구간에서는 상기 MUX2에서 출력되는 데이타를 선택하여 출력시키기 위한 MUX1 ; 상기 선택신호에 따라 A, B구간에서는 M데이타를 선택하고, 상기 C, D구간에서는 상기 MUX4에서 출력되는 데이타를 선택하여 출력시키기 위한 MUX3; 상기 MUX1과 MUX3에서 선택되어 출력되는 데이타를 감산하기 위한 감산기 ; 상기 MUX1과 MUX3에서 선택되어 출력되는 데이타를 가산하기 위한 가산기 ; 상기 감산기와 가산기 출력 데이타를 입력하여, L-M 데이타, L+M 데이타 또는 LM1±H1, LM2±H2 데이타를 소정의 계수치와 승산하고 이들 데이타를 누적시킨 LM1, LM2 데이타 또는 2차 대역 통합 데이타(LMH1, LMH2)를 연산하기 위한 승산 및 누적수단 ; 및
상기 승산 및 누적수단에서 발생된 상기 LMH1, LMH2 데이타를 출력시키기 위한 출력수단을 구비한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
본 발명에 의한 대역 통합 필터는 제2도에 도시한 바와 같이 입력 수단(300), 데이타 선택 수단(400), 승산 및 누산 수단(500) 및 출력 수단(600)을 구비한다. 입력 수단(300)은 저역(0-5kHz) 및 중역(5-10kHz)의 각 데이타를 128워드씩 입력하고, 고역(10-20kHz)의 데이타를 256워드 입력한다. 256워드의 고역 데이타는 128워드씩으로 나누어 제1 및 제2 고역 데이타를 이룬다. 즉, 입력 수단(300)은 저역 데이타 1워드, 중역 데이타 1워드, 제1 및 제2 고역 데이타 1워드씩 총 4워드, 를 QMF동기 주기(43.35 μs)마다 입력한다. 따라서 L, R 채널 각각에 128 QMF동기 주기동안 512워드를 입력하므로 총 1024워드(512샘플)가 1사운드 그룹주기(11.6ms)를 이룬다.
입력된 4워드의 데이타는 레지스터에 저장되고, 제1 및 제2 고역 데이타는 저역 및 중역 데이타의 QMF-LM 처리기간동안 23딜레이 된다.
데이타 선택수단(400)은 제3도에 도시한 바와 같이 4개의 데이타 선택기(MUX1-MUX4)와 가산기(ADD), 감산기(SUB)로 구성한다. 즉 제3도의 데이타 선택 수단(400)은 제4도의 타이밍도에 따라 1 QMF동기 주기동안을 6분할하여 A, B구간에서는 S1 선택 신호에 따라 MUX1과 MUX3이 L과 M 데이타를 선택하고 A구간에서 감산기(SUB)를 통해 L-M 감산결과를 출력하며, 이어서 B구간에서 감산기(ADD)를 통해 L+M 가산결과를 출력한다. 감산기(SUB)와 가산기(ADD)는 SA 선택 신호에 따라 교호로 인에이블된다. C, D구간에서는 S1 및 S2 선택 신호에 따라 LM1과 H1이 선택되어 감산 및 가산 처리되며, E, F구간에서는 S1 및 S2 선택 신호에 따라 LM2와 H2이 선택되어 감산 및 가산 처리된다.
승산 및 누산기(500)는 제6도에 도시한 바와 같이 RAM, ROM, 제1 레지스터(REGX), 제2 레지스터(REGY), 승산기(MUL), 및 누산기(ACC)를 구비한다. RAM은 제7도에 도시한 바와 같이 4개의 영역 A,B,C,D로 구분되며, ROM은 제8도에 도시한 바와 같이 24개의 짝수 계수치(h0, h2....h46)와 24개의 홀수 계수치(h1, h3....h47)를 기억한다. 따라서 제5도의 SA신호의 A구간에서는 L-M 데이타와 h0을 읽어서 REGY에 넣는다. 제2클럭에서 REGX와 REGY에 있는 L-M 데이타와 h0계수치를 승산기(MUL)에서 읽어 들여서 승산 처리한다. 제3클럭에서 승산결과를 누산기(ACC)에서 누산 처리함과 동시에 REGX에는 RAM으로부터 다시 L-M 데이타를 읽어 들이고 REGY에는 ROM으로부터 h2계수치를 읽어 들인다. 따라서, 제3클럭에서 REGY에 읽어 들인 L-M 데이타는 제1클럭에서 읽어 들인 L-M 데이타에 비해 1클럭 지연된 데이타가 된다. 이와 같은 방식으로 RAM을 이용해서 데이타를 지연시킴으로써 23회의 지연과 24회의 승산 및 누산을 병렬 처리방식으로 실시간 수행한다. 이와 같이 QMF-LM 처리된 1차 대역 통합 데이타 LM1은 RAM의 C영역에 저장된다. 마찬가지 방식으로 SA 선택신호의 B구간에서는 L+ 데이타를 RAM의 B영역에 저장하고 ROM의 홀수 계수치를 불러서 상술한 바와 같이 24회의 승산 및 누산 처리하고 처리 결과 LM2를 RAM의 D영역에 저장한다.
상술한 데이타 선택 수단에 공급되는 LM1과 LM2는 RAM의 C와 D영역에 저장된 데이타이다.
QMF-LMH 처리시에는 SA 선택신호 C구간에서 LM1-H1 결과를 RAM의 C영역에 저장한 후에 상술한 바와 같이 24회 승산 및 누산 처리하고 처리결과인 LMH1을 출력한다. 마찬가지로 LM1+H1 결과를 RAM의 D영역에 저장한 후에 동일한 방법으로 LMH1를 출력한다. 이어서, SA 선택신호의 E구간에서는 LM2-H2 결과를 RAM의 C(E)영역에 저장한 후에 처리해서 LMH2를 출력하며, F구간에서는 LM+H2 결과를 RAM의 D(F)영역에 저장한 후에 처리해서 LMH2를 출력한다.
출력 수단(600)은 버퍼 메모리로서 상기 C,D,E,F 구간에서 처리되어 출력되는 LMH1 및 LMH2의 2차 대역 통합된 최종 출력 데이타를 일시 저장한 다음에 일련의 신호에 동기를 맞추어 출력한다.
이상과 같이 본 발명에서는 대역 통합 필터에서 가장 복잡한 종래의 23개의 지연기, 24개의 승산기, 누산기로 구성된 16bit 승산 및 누산기를 4대나 구비하여야 하는 대역 통합 필터를 RAM, ROM, 한쌍의 레지스터, 하나의 승산기 및 하나의 누산기로 구성하여 시분할 병렬 처리 방식으로 구성함으로써 대역 통합 필터의 구성을 대폭 간략화시켜 집적 회로화를 쉽게 할 수 있다.

Claims (5)

  1. 저역 데이타(L), 중역 데이타(M), 제1 고역 데이타(H1) 및 제2 고역 데이타(H2)를 1 QMF동기 주기를 6주간(A,B,C,D,E,F구간)으로 분할하여 대역 통합을 실행하는 대역 통합 필터에 있어서, 상기 L, M, H1, H2 데이타를 대역 통합 동기 주기마다 입력시키기 위한 위한 입력수단 ; 하기 승산 및 누산 수단에서 발생된 1차 대역 통합 데이타(LM1, LM2)를 입력하여 상기 C, D구간에서 선택 신호에 따라 LM1/LM2 데이타를 선택하여 출력시키기 위한 MUX2 ; 상기 H1, H2 데이타를 입력하여 상기 C, D구간에서 선택 신호에 따라 H1/H2 데이타를 선택하여 출력시키기 위한 MUX4 ; 선택 신호에 따라 상기 A, B구간에서는 L 데이타를 선택하고, 상기 C, D구간에서는 상기 MUX2에서 출력되는 데이타를 선택하여 출력시키기 위한 MUX1 ; 상기 선택 신호에 따라 A, B구간에서는 M 데이타를 선택하고, 상기 C, D구간에서는 상기 MUX4에서 출력되는 데이타를 선택하여 출력시키기 위한 MUX3 ; 상기 MUX1과 MUX3에서 선택되어 출력되는 데이타를 감산하기 위한 감산기 ; 상기 MUX1과 MUX3에서 선택되어 출력되는 데이타를 가산하기 위한 가산기 ; 상기 감산기와 가산기 출력 데이타를 입력하여, L-M 데이타, L+M 데이타 또는 LM1±H1, LM2±H2 데이타를 소정의 계수치와 승산하고 이들 데이타를 누적시킨 LM1, LM2 데이타 또는 2차 대역 통합 데이타(LMH1, LMH2)를 연산하기 위한 승산 및 누산 수단 ; 및 상기 승산 및 누산 수단에서 발생된 상기 LMH1, LMH2 데이타를 출력시키기 위한 출력 수단을 구비한 것을 특징으로 하는 대역 통합 필터.
  2. 제1항에 있어서, 상기 입력 수단은 1워드의 저역 데이타 1워드의 중역 데이타, 1워드의 제1 고역 데이타 및 1워드의 제2 고역 데이타의 4워드를 대역 통합 동기 주기마다 입력하고 제1 및 제2 고역 데이타는 소정 지연시간 동안 지연시키는 것을 특징으로 하는 대역 통합 필터.
  3. 제1항에 있어서, 상기 승산 및 누산수단은 상기 데이타 선택수단(MUX1, MUX3)의 감산 및 가산결과를 저장하는 기입 및 독출 가능한 제1 메모리와, 감산 및 가산 계수치를 저장한 제2 메모리와, 상기 제1 메모리에서 독출된 데이타를 저장하는 제1 레지스터와, 상기 제2 메모리에서 독출된 데이타를 저장하는 제2 레지스터와 상기 제1 및 제2 레지스터에 저장된 데이타를 승산하는 승산기와, 상기 승산기에서 승산된 결과를 누산하는 누산기를 구비한 것을 특징으로 하는 대역 통합 필터.
  4. 제3항에 있어서, 상기 제1 메모리는 상기 저역과 중역 데이타(L, M)의 감산 및 가산결과를 각각 저장하는 제1 및 제2 저장영역이고, 상기 저역과 중역 데이타의 대역 통합된 1차 대역 통합 데이타(LM1, LM2)를 각각 저장하며, 상기 LM1, LM2 데이타와 상기 H1, H2 데이타의 감산 및 가산결과와 대역 통합 결과인 2차 대역 통합 데이타(LMH1, LMH2)를 각각 저장하는 제3 및 제4 저장 영역을 포함하는 것을 특징으로 하는 대역 통합 필터.
  5. 제4항에 있어서, 상기 승산 및 누산기는 상기 제1 메모리의 소정영역에 저장된 데이타와 상기 제2 메모리에 저장된 복수의 감산 및 가산 계수치를 병렬 처리방식으로 승산하고 누산하는 것을 특징으로 하는 대역 통합 필터.
KR1019930016232A 1993-08-20 1993-08-20 대역 통합 필터 KR0176468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930016232A KR0176468B1 (ko) 1993-08-20 1993-08-20 대역 통합 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930016232A KR0176468B1 (ko) 1993-08-20 1993-08-20 대역 통합 필터

Publications (2)

Publication Number Publication Date
KR950007278A KR950007278A (ko) 1995-03-21
KR0176468B1 true KR0176468B1 (ko) 1999-04-01

Family

ID=19361671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016232A KR0176468B1 (ko) 1993-08-20 1993-08-20 대역 통합 필터

Country Status (1)

Country Link
KR (1) KR0176468B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045881A (ko) * 2000-12-11 2002-06-20 구자홍 의류건조방법

Also Published As

Publication number Publication date
KR950007278A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
US6405229B1 (en) Digital filters
US6279021B1 (en) Digital filters
US4344149A (en) Decimation, linear phase, digital FIR filter
JPH0697837A (ja) ディジタル信号復号化装置
EP0756386B1 (en) Method and apparatus for coding a digital, acoustic signal
US7159002B2 (en) Biquad digital filter operating at maximum efficiency
US20060233290A1 (en) Method and apparatus for efficient multi-stage FIR filters
US5438532A (en) Digital filter for use in synthesizing filter or a separation filter
US5729483A (en) Implementation of a digital interpolation filter and method
JP4326031B2 (ja) 帯域合成フィルタバンク及びフィルタリング方法並びに復号化装置
EP0097167A4 (en) NUMBER FILTERS OPERATED IN TIME MULTIPLEX.
KR0176468B1 (ko) 대역 통합 필터
KR100410793B1 (ko) 의사 스테레오화 장치
US6032081A (en) Dematrixing processor for MPEG-2 multichannel audio decoder
CN114448390A (zh) 一种Biquad数字滤波器装置及实现方法
US5040137A (en) Random access FIR filtering
US5854756A (en) Digital filters
US5128886A (en) Using long distance filters in the presence of round-off errors
TW501376B (en) Decoding device and method of digital audio
JP3114464B2 (ja) 信号分析及び合成フィルタバンク
JPH04222111A (ja) ディジタルフィルタ
US6166663A (en) Architecture for inverse quantization and multichannel processing in MPEG-II audio decoding
KR100273768B1 (ko) 엠펙 오디오 다채널 처리용 등간격 서브밴드 합성필터
JPS5846399A (ja) 音声合成装置
Geppert Hardware implementation of a 15-channel filter bank

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee