JPH02192160A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02192160A
JPH02192160A JP1011424A JP1142489A JPH02192160A JP H02192160 A JPH02192160 A JP H02192160A JP 1011424 A JP1011424 A JP 1011424A JP 1142489 A JP1142489 A JP 1142489A JP H02192160 A JPH02192160 A JP H02192160A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
film
resist film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1011424A
Other languages
Japanese (ja)
Inventor
Akiyoshi Watanabe
渡辺 秋好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1011424A priority Critical patent/JPH02192160A/en
Publication of JPH02192160A publication Critical patent/JPH02192160A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce resist film forming processes in number so as to reduce a semiconductor device of this design in cost and to improve it in throughput by a method wherein a resist film used for removing a gate oxide film in a region where a thin film transistor is formed is used as a mask for ion- implantation. CONSTITUTION:A resist film 4 provided with openings in the regions where thin film transistors 1 and 5 are formed. With the film 4 used as a mask, ions are implanting into these transistor formation regions, and the thresholds of the thin film transistors 1 and 5 are concurrently controlled. Then, gate oxide films 1a and 5a of the openings are removed through etching, the resist film 4 is removed, and gate oxide films 1a and 5a of thin film are formed through an oxidation process in an oxidizing oven. Here, a resist film 9 provided with an opening corresponding to a region where a thick film transistor 2 is formed is formed, and ion implantation is executed using the resist film 9 as a mask and the threshold of the thick film transistor 2 is controlled. By this setup, processes can be reduced in numbers and a semiconductor device of this design can be reduced in cost and improved in throughput.

Description

【発明の詳細な説明】 〔概 要〕 同一のチップ上にゲート絶縁膜の膜厚が異なるトランジ
スタを形成する半導体装置の製造方法に関し、 工程数を削減し、コストダウン及びスループットの増加
に寄与することが可能となる半導体装置の製造方法の提
供を目的とし、 フィールド酸化膜により画定されるトランジスタを形成
した半導体基板において、前記厚膜トランジスタを形成
する領域にレジスト膜を形成し、該レジスト膜をマスク
として前記半導体基板に形成した前記薄膜トランジスタ
のしきい値を制御する工程と、前記レジスト膜をマスク
として前記薄膜トランジスタを形成する領域の前記ゲー
ト絶縁膜を除去する工程と、前記薄膜トランジスタを形
成する領域にゲート絶縁膜を形成する工程とを含むよう
構成する。
[Detailed Description of the Invention] [Summary] This invention relates to a method for manufacturing a semiconductor device in which transistors with gate insulating films of different thicknesses are formed on the same chip, which reduces the number of steps and contributes to cost reduction and increased throughput. In order to provide a method for manufacturing a semiconductor device that enables the formation of a semiconductor device, a resist film is formed in a region where the thick film transistor is to be formed in a semiconductor substrate on which a transistor defined by a field oxide film is formed, and the resist film is a step of controlling the threshold value of the thin film transistor formed on the semiconductor substrate as a mask; a step of removing the gate insulating film in the region where the thin film transistor is to be formed using the resist film as a mask; The method is configured to include a step of forming a gate insulating film.

〔産業上の利用分野〕[Industrial application field]

本発明は、同一のチップ上にゲート絶縁膜の膜厚が異な
るトランジスタを形成する半導体装置の製造方法に関す
るものである。
The present invention relates to a method of manufacturing a semiconductor device in which transistors having gate insulating films of different thicknesses are formed on the same chip.

近年、半導体装置に対する特殊機能付加や多層化などに
より、半導体装置の製造工程における工程数が増加する
傾向にある。
In recent years, the number of steps in the manufacturing process of semiconductor devices has tended to increase due to addition of special functions to semiconductor devices, multilayering, and the like.

また、一方ではコストダウン及びスループットの増加を
図るために可能な限り工程数を削減することが必要であ
る。
On the other hand, in order to reduce costs and increase throughput, it is necessary to reduce the number of steps as much as possible.

以上のような状況から工程数を削減し、コストダウン及
びスループットの増加に寄与する半導体装置の製造方法
が要望されている。
Under the above circumstances, there is a need for a semiconductor device manufacturing method that reduces the number of steps, contributes to cost reduction, and increased throughput.

〔従来の技術〕[Conventional technology]

従来の半導体装置の製造方法を第2図により工程順に説
明する。
A conventional method for manufacturing a semiconductor device will be explained step by step with reference to FIG.

まず第2図(alに示すように、半導体基板18にフィ
ールド酸化膜13を形成し、薄膜トランジスタ11及び
厚膜トランジスタ12を設ける素子形成領域を画定する
First, as shown in FIG. 2 (al), a field oxide film 13 is formed on a semiconductor substrate 18 to define an element formation region in which a thin film transistor 11 and a thick film transistor 12 are to be provided.

つぎに第2図(blに示すように、全面を酸化して厚膜
トランジスタ12のゲート酸化膜と同じ膜厚のゲート酸
化膜11a及び12aをそれぞれ薄膜トランジスタ11
及び厚膜トランジスタ12の表面に形成する。
Next, as shown in FIG. 2 (bl), the entire surface is oxidized to form gate oxide films 11a and 12a of the same thickness as the gate oxide film of the thick film transistor 12, respectively, on the thin film transistor 11.
and is formed on the surface of the thick film transistor 12.

ついで第2図(C)に示すように、薄膜トランジスタ1
1を形成する領域に開口部を有するレジスト膜14を形
成し、このレジスト膜14をマスクとしてこの領域のデ
ー1化膜11aをエツチングして除去する。
Next, as shown in FIG. 2(C), the thin film transistor 1
A resist film 14 having an opening is formed in the region where the resist film 1 is to be formed, and the resist film 14 is used as a mask to remove the resist film 11a in this region by etching.

その後、レジスト膜14を除去し、酸化炉内で酸化処理
を行い、第2図Fdlに示すように薄膜トランジスタ1
1の表面に膜厚の薄いゲート酸化膜11aを形成する。
Thereafter, the resist film 14 is removed, and oxidation treatment is performed in an oxidation furnace to form the thin film transistor 1 as shown in FIG.
A thin gate oxide film 11a is formed on the surface of 1.

ここで再び第2図telに示すように、薄膜トランジス
タ11を形成する領域に開口部を有するレジスト膜19
を形成し、このレジスト膜19をマスクとしてイオンを
注入し、薄膜トランジスタ11のしきい値をコントロー
ルする。
Here, as shown in FIG. 2 again, the resist film 19 has an opening in the region where the thin film transistor 11 is to be formed.
is formed, and ions are implanted using this resist film 19 as a mask to control the threshold value of the thin film transistor 11.

つぎにこのレジスト膜19を除去し、第2図(flに示
すように厚膜トランジスタ12を形成する領域に開口部
を有するレジスト膜20を形成し、このレジスト膜20
をマスクとしてイオンを注入し、厚膜トランジスタ12
のしきい値をコントロールする。
Next, this resist film 19 is removed, and as shown in FIG.
Ions are implanted using the mask as a thick film transistor 12.
control the threshold.

最後に、第2図(g)に示すように、レジスト膜20を
除去すると、膜厚の異なるトランジスタを同一チップ上
に形成することが可能となる。
Finally, as shown in FIG. 2(g), by removing the resist film 20, it becomes possible to form transistors with different film thicknesses on the same chip.

第2図fe)に示す薄膜トランジスタ11のしきい値の
コントロール工程と第2図ff)に示す厚膜トランジス
タ12のしきい値のコントロール工程の順序を逆にして
行う場合もある。
The order of the threshold voltage control step of the thin film transistor 11 shown in FIG. 2 fe) and the threshold voltage control step of the thick film transistor 12 shown in FIG. 2 ff) may be reversed.

い値をコントロールするイオンの注入の際に用いるレジ
スト膜20と、の三回のレジスト膜の形成工程を行なわ
なけばならない。
It is necessary to perform the resist film forming process three times: the resist film 20 used for ion implantation to control the low value.

レジスト膜形成工程は、レジス1−塗布、レジストキュ
ア、アライメント、露光、現像、レジスト除去、洗浄、
乾燥と多くの工程からなるため工程数が多くなり、した
がって手番も長くなるという問題点があった。
The resist film forming process includes resist 1-coating, resist curing, alignment, exposure, development, resist removal, cleaning,
The problem was that the process involved many steps including drying, resulting in a large number of steps and therefore a long turn.

本発明は以上のような状況から工程数を削減し、コスト
ダウン及びスループットの増加に寄与することが可能と
なる半導体装置の製造方法の提供を目的としたものであ
る。
In view of the above-mentioned circumstances, the present invention aims to provide a method for manufacturing a semiconductor device that can reduce the number of steps and contribute to cost reduction and increase in throughput.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

以上説明した従来の半導体装置の製造方法においては、
第2図に示すように、薄膜トランジスタ11の表面のゲ
ート酸化膜11aを除去するマスクとしてのレジスト膜
14と、薄膜トランジスタ11のしきい値をコントロー
ルするイオンの注入の際に用いるレジスト膜19と、厚
膜トランジスタ12のしき〔課題を解決するための手段
) 本発明の半導体装置の製造方法は、フィールド酸化膜に
より画定されるトランジスタを形成した半導体基板にお
いて、この厚膜トランジスタを形成する領域にレジスト
膜を形成し、このレジスト膜をマスクとしてこの半導体
基板に形成したこの薄膜トランジスタのしきい値を制御
する工程と、このレジスト膜をマスクとしてこの薄膜ト
ランジスタを形成する領域のゲート絶縁膜を除去する工
程と、この薄膜トランジスタを形成する領域にゲート絶
縁膜を形成する工程とを含むよう構成する。
In the conventional semiconductor device manufacturing method described above,
As shown in FIG. 2, a resist film 14 as a mask for removing the gate oxide film 11a on the surface of the thin film transistor 11, a resist film 19 used for implanting ions to control the threshold value of the thin film transistor 11, and a resist film 19 with a thickness Thick Film Transistor 12 [Means for Solving the Problems] A method for manufacturing a semiconductor device of the present invention includes forming a resist film in a region where a thick film transistor is to be formed in a semiconductor substrate on which a transistor defined by a field oxide film is formed. and controlling the threshold of the thin film transistor formed on the semiconductor substrate using the resist film as a mask; removing the gate insulating film in the region where the thin film transistor is to be formed using the resist film as a mask; The method is configured to include a step of forming a gate insulating film in a region where the thin film transistor is to be formed.

〔作用〕[Effect]

即ち本発明においては、薄膜トランジスタ形成領域のゲ
ート酸化膜を除去する際にマスクとして用いるのレジス
ト膜を用いて、薄膜トランジスタのしきい値をコントロ
ールするイオンの注入を行うので、厚膜トランジスタの
しきい値をコントロールするイオンの注入の際に用いる
レジスト膜との二回のレジスト膜の形成工程を行うのみ
でよいから、製造工程の工程数が少なくなり、したがっ
て手番を短縮することが可能となる。
That is, in the present invention, ions are implanted to control the threshold value of the thin film transistor using a resist film used as a mask when removing the gate oxide film in the thin film transistor formation region. Since it is only necessary to perform the resist film formation process twice for the resist film used for the ion implantation for controlling the ions, the number of steps in the manufacturing process is reduced, and the number of steps can therefore be shortened.

〔実施例〕〔Example〕

以下第1図を用いて本発明の一実施例の0MO8の場合
について工程順に説明する。
The case of 0MO8 according to an embodiment of the present invention will be explained below in the order of steps with reference to FIG.

まず第1図(a)に示すように、半導体基板8の表面に
ウェル6及びウェル7を形成し、フィールド酸化膜3の
形成により、N型のウェル6に薄膜トランジスタ1、例
えば通常のPチャネル薄膜トランジスタ(以下、Pch
薄膜T r 、  と略称する。、)及び厚膜トランジ
スタ2、例えば高耐圧型のPチャネル厚膜トランジスタ
(以下、Pch厚膜Tr。
First, as shown in FIG. 1(a), wells 6 and 7 are formed on the surface of a semiconductor substrate 8, and by forming a field oxide film 3, a thin film transistor 1, such as a normal P channel thin film transistor, is formed in the N type well 6. (Hereinafter, Pch
It is abbreviated as thin film T r . , ) and a thick film transistor 2, for example, a high voltage type P channel thick film transistor (hereinafter referred to as Pch thick film Tr).

と略称する。)を形成する領域を画定し、P型のウェル
7に薄膜トランジスタ5、例えばNチャネル薄膜トラン
ジスタ(以下、Nch薄膜Tr、と略称する。)を形成
する領域を設ける。
It is abbreviated as. ) is defined, and a region is provided in the P-type well 7 to form a thin film transistor 5, for example, an N channel thin film transistor (hereinafter abbreviated as Nch thin film Tr).

つぎに第1図(blに示すように、全面を酸化して厚膜
トランジスタ2のゲート酸化膜と同じ膜厚のゲート酸化
膜1a及び2aをそれぞれ薄膜トランジスタ11及び厚
膜トランジスタ12の表面に形成する。
Next, as shown in FIG. 1 (bl), the entire surface is oxidized to form gate oxide films 1a and 2a having the same thickness as the gate oxide film of the thick film transistor 2 on the surfaces of the thin film transistor 11 and the thick film transistor 12, respectively. .

ついで第1図(C)に示すように、薄膜トランジスタ1
の形成領域及び薄膜トランジスタ5の形成領域に開口部
を有するレジスト膜4を形成し、このレジスト膜4をマ
スクとして薄膜トランジスタ1及び薄膜トランジスタ5
の形成領域に同時にイオンを注入し、薄膜トランジスタ
1及び5のしきい値を同時にコントロールする。
Next, as shown in FIG. 1(C), the thin film transistor 1
A resist film 4 having openings is formed in the formation region of the thin film transistor 1 and the thin film transistor 5, and using this resist film 4 as a mask, the thin film transistor 1 and the thin film transistor 5 are formed.
Ions are simultaneously implanted into the forming regions of the thin film transistors 1 and 5 to simultaneously control the threshold values of the thin film transistors 1 and 5.

ついで第1図(d)に示すように、この開口部のゲート
酸化膜1a及び5aをエツチングして除去する。
Then, as shown in FIG. 1(d), the gate oxide films 1a and 5a in these openings are removed by etching.

その後、レジスト膜4を除去し、酸化炉内で酸化処理を
行い、第2図fe)に示すように薄膜トランジスタ1及
び薄膜トランジスタ5の表面にそれぞれ薄膜のゲート酸
化膜1a及びゲート酸化膜15aを形成する。
Thereafter, the resist film 4 is removed and oxidation treatment is performed in an oxidation furnace to form thin gate oxide films 1a and 15a on the surfaces of the thin film transistors 1 and 5, respectively, as shown in FIG. .

ここで第1図(f)に示すように、厚膜トランジスタ2
を形成する領域に開口部を有するレジスト膜9を形成し
、このレジスト膜9をマスクとしてイオンを注入し、厚
膜トランジスタ2のしきい値をコントロールする。
Here, as shown in FIG. 1(f), the thick film transistor 2
A resist film 9 having an opening is formed in the region where the thick film transistor 2 is to be formed, and ions are implanted using the resist film 9 as a mask to control the threshold value of the thick film transistor 2.

つぎに第1図(g)に示すように、レジスト膜9を除去
し、N型のウェル6にPch薄膜Tr、及びPch厚膜
Tr、を形成し、P型のウェル7にNch薄膜Tr、を
形成することが可能となる。
Next, as shown in FIG. 1(g), the resist film 9 is removed, a Pch thin film Tr and a Pch thick film Tr are formed in the N type well 6, and an Nch thin film Tr and a Pch thick film Tr are formed in the P type well 7. It becomes possible to form.

第1図(C)に示す薄膜トランジスタ1及び5のしきい
値のコントロール工程と、第1図(dlに示すゲート酸
化膜1a及び5aのエツチング除去工程の順序を逆にし
て行うことは可能である。
It is possible to reverse the order of the threshold voltage control process of the thin film transistors 1 and 5 shown in FIG. 1(C) and the etching removal process of the gate oxide films 1a and 5a shown in FIG. 1(dl). .

上記の実施例はPchTr、とNchTr、を同時にし
きい値コントロールすることができる0MO8の場合に
ついて述べたが、云うまでもな(PchTr、のみから
なるPMO3,NchTr、のみからなるNMO3の場
合については本発明を常に適用することが可能である。
The above embodiment has been described for the case of 0MO8 in which the threshold values of PchTr and NchTr can be controlled at the same time. It is possible to apply the invention at all times.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように本発明によれば、薄膜ト
ランジスタを形成する領域のゲート酸化膜を除去するす
るのに用いるレジスト膜をマスクとしてイオン注入を行
うので、レジスト膜の形成工程が一工程少なくなり、工
程数が削減され、コストダウン及びスループットの増加
に寄与することが可能となる利点があり、著しい経済的
な効果が期待できる半導体装置の製造方法の提供が可能
である。
As is clear from the above description, according to the present invention, ions are implanted using the resist film used for removing the gate oxide film in the region where the thin film transistor is to be formed as a mask, so the process of forming the resist film is reduced by one step. Therefore, it is possible to provide a method for manufacturing a semiconductor device that can reduce the number of steps, contribute to cost reduction and increase throughput, and can be expected to have significant economic effects.

=9−=9-

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による一実施例を工程順に示す側断面図
、 第2図は従来の半導体装置の製造方法を工程順に示す側
断面図、である。 図において、 1は薄膜トランジスタ、 1aはゲート酸化膜、 2は厚膜トランジスタ、 2aはゲート酸化膜、 3はフィールド酸化膜、 4はレジスト膜、 5は薄膜トランジスタ、 5aはゲート酸化膜、 6はウェル、 7はウェル、 8は半導体基板、 9はレジスト膜、を示す。
FIG. 1 is a side cross-sectional view showing an embodiment of the present invention in order of steps, and FIG. 2 is a side cross-sectional view showing a conventional method for manufacturing a semiconductor device in order of steps. In the figure, 1 is a thin film transistor, 1a is a gate oxide film, 2 is a thick film transistor, 2a is a gate oxide film, 3 is a field oxide film, 4 is a resist film, 5 is a thin film transistor, 5a is a gate oxide film, 6 is a well, 7 is a well, 8 is a semiconductor substrate, and 9 is a resist film.

Claims (1)

【特許請求の範囲】 フィールド酸化膜(3)により画定されるトランジスタ
(1、2、5)を形成した半導体基板(8)において、 前記厚膜トランジスタ(2)を形成する領域にレジスト
膜(4)を形成し、該レジスト膜(4)をマスクとして
前記半導体基板(8)に形成した前記薄膜トランジスタ
(1、5)のしきい値を制御する工程と、前記レジスト
膜(4)をマスクとして前記薄膜トランジスタ(1、5
)を形成する領域の前記ゲート絶縁膜(1a、5a)を
除去する工程と、 前記薄膜トランジスタ(1、5)を形成する領域にゲー
ト絶縁膜(1a、5a)を形成する工程と、を含むこと
を特徴とする半導体装置の製造方法。
[Claims] In a semiconductor substrate (8) on which transistors (1, 2, 5) defined by a field oxide film (3) are formed, a resist film (4) is provided in a region where the thick film transistor (2) is to be formed. ) and controlling the threshold values of the thin film transistors (1, 5) formed on the semiconductor substrate (8) using the resist film (4) as a mask; Thin film transistor (1, 5
), and forming the gate insulating film (1a, 5a) in the region where the thin film transistor (1, 5) is to be formed. A method for manufacturing a semiconductor device, characterized by:
JP1011424A 1989-01-19 1989-01-19 Manufacture of semiconductor device Pending JPH02192160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1011424A JPH02192160A (en) 1989-01-19 1989-01-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1011424A JPH02192160A (en) 1989-01-19 1989-01-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02192160A true JPH02192160A (en) 1990-07-27

Family

ID=11777682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1011424A Pending JPH02192160A (en) 1989-01-19 1989-01-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02192160A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9300732A (en) * 1992-04-30 1993-11-16 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THIS.
US6165825A (en) * 1997-03-28 2000-12-26 Matsushita Electronics Corporation Semiconductor device and method for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9300732A (en) * 1992-04-30 1993-11-16 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THIS.
US6165825A (en) * 1997-03-28 2000-12-26 Matsushita Electronics Corporation Semiconductor device and method for producing the same

Similar Documents

Publication Publication Date Title
JPH02192160A (en) Manufacture of semiconductor device
JP2859332B2 (en) Method for manufacturing semiconductor device
JPH02284461A (en) Manufacture of semiconductor device
US20020127806A1 (en) Method of forming multiple gate oxide layers with different thicknesses in one ion implantation process
KR20020051283A (en) Method for fabricating dual gate-oxide
JPH04188762A (en) Manufacture of semiconductor device
KR100209732B1 (en) Method of fabricating a semiconductor device
JPS63275179A (en) Mis type semiconductor integrated circuit device
KR19980058454A (en) Manufacturing method of semiconductor device
KR100446431B1 (en) Method for manufacturing gate of semiconductor device
KR19990004650A (en) Manufacturing Method of Semiconductor Device
KR100420082B1 (en) Method for fabricating mos transistor of semiconductor device
KR19990071114A (en) Manufacturing Method of Semiconductor Device
JPS63202055A (en) Manufacture of semiconductor device
KR100356784B1 (en) Method for manufacturing cmos fet having micro line width
KR100241535B1 (en) Manufacturing method of transistor for a semiconductor device
KR100244470B1 (en) A fabrication method of dual gate oxide film for semiconductor device
KR100298461B1 (en) Method for manufacturing semiconductor device
JPS6260254A (en) Manufacture of semiconductor device
JPH06275576A (en) Manufacture of semiconductor device
JP2000100970A (en) Semiconductor device and its manufacture
JP2002280320A (en) Manufacturing method of semiconductor device
JPH06232359A (en) Manufacture of cmos integrated circuit
JP2003209121A (en) Method of manufacturing semiconductor device
JPH05175441A (en) Semiconductor device and manufacture thereof