JPH02189977A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02189977A
JPH02189977A JP1010504A JP1050489A JPH02189977A JP H02189977 A JPH02189977 A JP H02189977A JP 1010504 A JP1010504 A JP 1010504A JP 1050489 A JP1050489 A JP 1050489A JP H02189977 A JPH02189977 A JP H02189977A
Authority
JP
Japan
Prior art keywords
gate electrode
metal
resistance
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1010504A
Other languages
English (en)
Inventor
Yoshizo Ogimoto
荻本 佳三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1010504A priority Critical patent/JPH02189977A/ja
Publication of JPH02189977A publication Critical patent/JPH02189977A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にシリコングー)MOS
FETのスイッチング特性改善を図る半導体装置の構造
に関する。
〔従来の技術〕
半導体装置のうち、FET (電界効果トランジスタ)
の特徴は多数キャリア素子であり、バイポーラトランジ
スタにおいてスイッチング速度を著しく制限する少数キ
ャリア蓄積時間がないため、スイッチング速度が早く、
また、バイポーラトランジスタのような少数キャリア注
入ではなくゲート電圧によって多数キャリアが制限され
るためオフセットが発生せず入力インピーダンスが高い
ため省電力である。さらに、熱暴走が発生しにくく並列
動作が可能なため、従来パワーMO8FETとして、縦
型二重拡散MO8FET (VDMO8)あるいは、■
溝MO8FET ffMO8)と呼ばれる構造のMOS
FETがパワー半導体分野に広く使用されてきた。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、第3図の縦型二重拡散M
O8FETに示すように、ゲート電極5はポリシリコン
(Si)で形成されており、そのシート抵抗は10〜2
00Ω/5quare<らいまでになる。
パワーMO8FETをスイッチング素子とじて使用する
場合、そのスイッチング速度を早めることが重要となる
。パワーMO8FETのスイッチオン後の立ち」二かり
時間は、全シリーズゲート抵抗、駆動段の出力インピー
ダンスとパワーMO8FETの実効的な入力容量に依存
している。アナログスイッチング用語としての立ち上が
り時間とは、決められた時間に10%から90%に入力
波形が上昇する時間とされており、この時間は通常次式
で表される。
t、=2.2RC(−式) ここでRは、全シリーズゲート抵抗で駆動段出力インピ
ーダンスを含み、CはパワーMO8FETの全実効入力
容量でミラー効果を含む。
このようにポリシリコンゲートMO8FETは、金属グ
ー)MOSFETのゲート抵抗値がほとんど0Ωである
ことと比べ、スイッチング速度が劣り高周波用途への応
用はほとんどなかった。
〔課題を解決するための手段〕
本発明の半導体装置は、従来のパワーMO3FETのポ
リシリコンゲート上にアルミニウム(AA)のような金
属を被着形成し、さらにその上をCVD法にて形成され
た酸化膜あるいはリンガラス(P S G)、あるいは
プラズマ法にて形成された窒化膜等の絶縁膜にて覆い、
さらにその上に形成されるソース電極と電気的に絶縁し
た構造を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
N+型領領域1、シリコンに例えばアンチモンが1×1
019〜1020個/ c++Yと、FETのオン抵抗
を下げるために高濃度にドープされる。結晶方位面とし
て、(100)が最大のキャリア移動度を得られるため
通常用いられる。そのN+型領領域上、エピタキシャル
層のN型領域2が形成される。
N型領域2の不純物ドーピング濃度と厚さは、要求され
るFETの耐圧とオン抵抗により決定され、アンチモン
あるいはリンのような不純物を1×1014〜1016
個/C屯厚さ1〜50μm程度の厚さに決定される。
厚さ数百穴(オングストローム)のシリコン酸化膜であ
るゲート酸化膜6上に形成された厚さ数千穴のポリシリ
コンゲート電極5をマスクとしてチャネル部等を形成す
るP空領域3と、ソース領域となるN4型領域4が二重
拡散にて形成される。
この二重拡散法は、拡散層深さの差でチャネル長さをコ
ントロールでき、FETの特性改善に有効な短チヤネル
化を図りやすい。
次にポリシリコンゲート電極5上に、AA等の金属を1
μm程度の厚さで形成する。さらにソース電極8と電気
的に絶縁するため、メタルゲ−1・電極9が溶融したり
、特性劣化が起こらないような条件で、CVD法にて形
成された酸化膜あるいはりンガラス(P S G)、あ
るいはプラズマ法にて形成された窒化膜等の絶縁膜7を
層間絶縁膜として形成している。また裏面のN+型領領
域1接して、金等のメタルがドレイン電極10として被
着形成される。
このように、ポリシリコンゲート電極5上にメタルグー
I・電極9を形成することにより、ゲート抵抗を大巾に
削減でき、スイッチング速度を速めることが可能となっ
た。
第2図は本発明の他の実施例の縦断面図であり、いわゆ
るVMO8FETに本発明を適用した例である。第2図
では■溝10を形成した部分上に、ゲート酸化膜6.ポ
リシリコンゲート電極5上に、AAのようなメタルゲー
ト電極9を第1図と同様に形成している。
〔発明の効果〕
以上説明したように本発明は、抵抗の大きいポリシリコ
ンゲート電極上に、抵抗の小さいメタルデー+−電極を
被着配線することにより、MOS FETのゲート抵抗
を大巾に下げることができ、スイッチング速度を速める
ことが可能となり、従来制限されていたポリシリコング
ー1−M08FETの高周波用途への応用が可能となる
効果がある。
なお本発明はN−チャネルMO8FETについて述べた
が、P−チャネルMO8FETでも同様の効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の縦型二重拡散MO3FET
の縦断面図、第2図は、本発明の他の実施例である。V
MO8FETの縦断面図、第3図は従来の縦型二重拡散
MO8FETの縦断面図である。 ■・・・・・N+型領領域2・・・・・・N型領域、3
・・・・・・P型頭域、4・・・・・・N+型領領域5
・・・・・ポリSiゲート電極、6・・・・・グー)・
酸化膜、7・・・・・・絶縁膜、8・・・・・・ソース
電極、9・・・・・・ドレイン電極、10・・・・ドレ
イン電極。 代理人 弁理士  内 原   晋

Claims (1)

    【特許請求の範囲】
  1. 縦型ポリシリコンゲートMOSFETにおいて、前記ポ
    リシリコンゲート電極上にアルミニウム等の金属を被着
    配線し、前記ポリシリコンおよび前記金属にて形成され
    たゲート電極上を絶縁膜にて被覆し、さらに該絶縁膜上
    にソース金属電極を形成したことを特徴とする半導体装
    置。
JP1010504A 1989-01-18 1989-01-18 半導体装置 Pending JPH02189977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1010504A JPH02189977A (ja) 1989-01-18 1989-01-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1010504A JPH02189977A (ja) 1989-01-18 1989-01-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH02189977A true JPH02189977A (ja) 1990-07-25

Family

ID=11752037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1010504A Pending JPH02189977A (ja) 1989-01-18 1989-01-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH02189977A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186328A (ja) * 1995-12-28 1997-07-15 Sgs Thomson Microelectron Srl Mosゲートパワー装置及びパワーmosfet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145373A (en) * 1981-03-04 1982-09-08 Nec Corp Insulated gate type field effect semiconductor device
JPS5889864A (ja) * 1981-11-24 1983-05-28 Hitachi Ltd 絶縁ゲ−ト型半導体装置
JPS6481367A (en) * 1987-09-24 1989-03-27 Hitachi Ltd Power insulated-gate semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145373A (en) * 1981-03-04 1982-09-08 Nec Corp Insulated gate type field effect semiconductor device
JPS5889864A (ja) * 1981-11-24 1983-05-28 Hitachi Ltd 絶縁ゲ−ト型半導体装置
JPS6481367A (en) * 1987-09-24 1989-03-27 Hitachi Ltd Power insulated-gate semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186328A (ja) * 1995-12-28 1997-07-15 Sgs Thomson Microelectron Srl Mosゲートパワー装置及びパワーmosfet

Similar Documents

Publication Publication Date Title
US6815767B2 (en) Insulated gate transistor
US5057884A (en) Semiconductor device having a structure which makes parasitic transistor hard to operate
US5138409A (en) High voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance
JPH10233508A (ja) “スナップ・バック”から保護されたdmosトランジスタ
WO2012068777A1 (zh) 一种用于制造大功率器件的半导体衬底的制造方法
EP1096573A2 (en) Technique for minimizing gate charge and gate to drain capacitance in power MOS devices such as DMOS, IGBTs and MOSFETs
US7655977B2 (en) Trench IGBT for highly capacitive loads
JPS6323662B2 (ja)
KR19990006206A (ko) 박막 트랜지스터 및 그의 제조방법
US5670396A (en) Method of forming a DMOS-controlled lateral bipolar transistor
JPH02189977A (ja) 半導体装置
JPH0216022B2 (ja)
KR100275715B1 (ko) 수소화 효과 증대를 위한 반도체 소자의 제조 방법
KR940016937A (ko) 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조방법
KR0179066B1 (ko) 박막트랜지스터 및 그 제조방법
EP0729186B1 (en) MOS-technology power device integrated structure and manufacturing process thereof
JPS59161871A (ja) 高電圧金属オキサイド半導体トランジスタ
JPH01302768A (ja) 逆スタガー型シリコン薄膜トランジスタ
JP2847745B2 (ja) 薄膜トランジスタ
JPS6031267Y2 (ja) 半導体スイツチ
KR890004425B1 (ko) 채널 영역만을 고농도로 도우핑시킨 서브마이크론mosfet장치 및 그 제조방법
JPH08316469A (ja) 高耐圧半導体装置
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
JP2864499B2 (ja) 電界効果型薄膜トランジスタ
JPS62293678A (ja) スイツチング用半導体装置