JPH02188911A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02188911A JPH02188911A JP883189A JP883189A JPH02188911A JP H02188911 A JPH02188911 A JP H02188911A JP 883189 A JP883189 A JP 883189A JP 883189 A JP883189 A JP 883189A JP H02188911 A JPH02188911 A JP H02188911A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- coated
- polyvinyl alcohol
- resist pattern
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004372 Polyvinyl alcohol Substances 0.000 claims abstract description 8
- 229920002451 polyvinyl alcohol Polymers 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 229920003986 novolac Polymers 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 239000003513 alkali Substances 0.000 abstract description 3
- 239000007864 aqueous solution Substances 0.000 abstract description 3
- BJAARRARQJZURR-UHFFFAOYSA-N trimethylazanium;hydroxide Chemical compound O.CN(C)C BJAARRARQJZURR-UHFFFAOYSA-N 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract 2
- 239000011347 resin Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 and after prebaking Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものである。
従来の技術
近年、半導体装置は高集積化の要望が高（、微細な多層
電極を有する半導体装置が主流となっており、それに対
応した微細パターンを得るためのリソグラフィ技術が求
められてきている。
電極を有する半導体装置が主流となっており、それに対
応した微細パターンを得るためのリソグラフィ技術が求
められてきている。
以下に従来・のりソグラフィによる多層電極を有する半
導体装置の製造方法の例を第２図に従って説明する。
導体装置の製造方法の例を第２図に従って説明する。
第２図（ａ）に示すように、シリコン基板１にゲート絶
縁膜２とゲート電極３を形成するとともに、ヒ素等の不
純物のイオン注入により、不純物拡散層４を形成する。
縁膜２とゲート電極３を形成するとともに、ヒ素等の不
純物のイオン注入により、不純物拡散層４を形成する。
次に第２図（ｂ）に示すように、層間絶縁膜５を介して
配線電極の電極材料６をスパッタリング等により形成す
る。次に第２図（Ｃ）に示すように電極材料上にノボラ
ック系樹脂によるフォトレジスト７を塗布、プリベーク
した後に７オトマスク９を介して露光する。次に第２図
（ｄ）に示すように、水酸化トリメチルアンモニウム等
の有機アルカリの水溶液で現像することで配線電極のレ
ジストパターン１０を形成する。次に第２図（ｅ）に示
すように配線電極１１をドライエツチングにより形成す
る。
配線電極の電極材料６をスパッタリング等により形成す
る。次に第２図（Ｃ）に示すように電極材料上にノボラ
ック系樹脂によるフォトレジスト７を塗布、プリベーク
した後に７オトマスク９を介して露光する。次に第２図
（ｄ）に示すように、水酸化トリメチルアンモニウム等
の有機アルカリの水溶液で現像することで配線電極のレ
ジストパターン１０を形成する。次に第２図（ｅ）に示
すように配線電極１１をドライエツチングにより形成す
る。
発明が解決しようとする課題
前記の製造方法では、配線電極のレジストパタ−ンを低
段差部と高段差部の両方に同時に形成しているが、レジ
ストは低段差部で膜厚が厚く、高段差部で薄く塗布され
るため、露光を行った場合、一定量の感光量を反応させ
るために必要な光エネルギーは決まっているため、高段
差部では寸法が細（、低段差部では寸法が太（なり、寸
法の不均一性による部分的な断線や未解像部分が発生す
る。このため、従来は１層目のレジストを塗布し、平坦
化を行った上で、スピンオングラス法による酸化ケイ素
等の中間層を介して、さらに２層目のレジストを塗布、
パターニング形成を行った後に中間層と１層目のレジス
トをエツチングして、その後配線電極をエツチングする
ことで寸法の不均一性を低減する多層レジストプロセス
などを用いていたが、極端な工程数の増加につながるた
め、量産性を落とすことになる。
段差部と高段差部の両方に同時に形成しているが、レジ
ストは低段差部で膜厚が厚く、高段差部で薄く塗布され
るため、露光を行った場合、一定量の感光量を反応させ
るために必要な光エネルギーは決まっているため、高段
差部では寸法が細（、低段差部では寸法が太（なり、寸
法の不均一性による部分的な断線や未解像部分が発生す
る。このため、従来は１層目のレジストを塗布し、平坦
化を行った上で、スピンオングラス法による酸化ケイ素
等の中間層を介して、さらに２層目のレジストを塗布、
パターニング形成を行った後に中間層と１層目のレジス
トをエツチングして、その後配線電極をエツチングする
ことで寸法の不均一性を低減する多層レジストプロセス
などを用いていたが、極端な工程数の増加につながるた
め、量産性を落とすことになる。
本発明はこのような問題点を解決するものであり、レジ
スト塗布・プリベーク後、ポリビニルアルコールを塗布
する工程のみで、寸法の不均一性を低減する製造方法を
提供することを目的とする。
スト塗布・プリベーク後、ポリビニルアルコールを塗布
する工程のみで、寸法の不均一性を低減する製造方法を
提供することを目的とする。
課題を解決するための手段
前記の問題点に関し、本発明の手段はレジストパターン
を形成する際に、プリベータ後で温度が高いため感度が
高くなっているレジストの表面にレジストより温度の低
いポリビニルアルコールを塗布することで、レジストの
表面近くから底面にかけて徐々に高くなる状態とし、段
差上におけるレジスト膜厚の違いによるレジストパター
ンの寸法の不均一性を低減する工程を用いている。
を形成する際に、プリベータ後で温度が高いため感度が
高くなっているレジストの表面にレジストより温度の低
いポリビニルアルコールを塗布することで、レジストの
表面近くから底面にかけて徐々に高くなる状態とし、段
差上におけるレジスト膜厚の違いによるレジストパター
ンの寸法の不均一性を低減する工程を用いている。
作用
前記手法によりレジストパターンの段差上におけるレジ
スト膜厚の違いによる寸法の不均一性を低減する。
スト膜厚の違いによる寸法の不均一性を低減する。
実施例
以下、本発明の一実施例を第１図（ａ）〜（ｅ）の工程
順断面図に従って説明する。第１図（ａ）に示すように
シリコン基板ｌにゲート絶縁膜２とゲート電極３を形成
するとともに、ヒ素等の不純物のイオン注入により、不
純物拡散層４を形成する。次に第２図（ｂ）に示すよう
に居間絶縁膜５を介して配線電極の電極材料６をスパッ
タリング等により形成する。次に第２図（Ｃ）に示すよ
うに電極材料上にノボラック系樹脂によるフォトレジス
ト７を塗布、プリベークした後にポリビニルアルコール
８を塗布し、フォトマスク９を介して露光する。次に、
第１図（ｄ）に示すように、水酸化トリメチルアンモニ
ウム等の有機アルカリの水溶液で現像することで配線電
極のレジストパターン１０を形成する。次に第１図（ｅ
）に示すように配線電極１１をドライエツチングにより
形成する。
順断面図に従って説明する。第１図（ａ）に示すように
シリコン基板ｌにゲート絶縁膜２とゲート電極３を形成
するとともに、ヒ素等の不純物のイオン注入により、不
純物拡散層４を形成する。次に第２図（ｂ）に示すよう
に居間絶縁膜５を介して配線電極の電極材料６をスパッ
タリング等により形成する。次に第２図（Ｃ）に示すよ
うに電極材料上にノボラック系樹脂によるフォトレジス
ト７を塗布、プリベークした後にポリビニルアルコール
８を塗布し、フォトマスク９を介して露光する。次に、
第１図（ｄ）に示すように、水酸化トリメチルアンモニ
ウム等の有機アルカリの水溶液で現像することで配線電
極のレジストパターン１０を形成する。次に第１図（ｅ
）に示すように配線電極１１をドライエツチングにより
形成する。
発明の効果
本発明によれば、配線電極のレジストパターンを形成す
る際にプリベーク後で温度が高いため感度が高（なって
いるレジストの表面にレジストより温度の低いポリビニ
ルアルコールを塗布することでレジスト表面から徐々に
温度を低下させ、表面から底面にかけて感度が徐々に高
くなる状態にしているので、これにより高段差上でのレ
ジストは低感度で、低段差上でのレジストは高感度にな
る傾向が得られる。よって段差上におけるレジストパタ
ーンの寸法ばらつきを１つの工程の追加のみで、低減す
ることができ、品質、作業性両方の面での向上に役立つ
。
る際にプリベーク後で温度が高いため感度が高（なって
いるレジストの表面にレジストより温度の低いポリビニ
ルアルコールを塗布することでレジスト表面から徐々に
温度を低下させ、表面から底面にかけて感度が徐々に高
くなる状態にしているので、これにより高段差上でのレ
ジストは低感度で、低段差上でのレジストは高感度にな
る傾向が得られる。よって段差上におけるレジストパタ
ーンの寸法ばらつきを１つの工程の追加のみで、低減す
ることができ、品質、作業性両方の面での向上に役立つ
。
１・・・・・・シリコン基板、２・・・・・・ゲート絶
縁膜、３・・・・・・ゲート電極、４・・・・・・不純
物拡散層、５・・・・・・層間絶縁膜、６・・・・・・
配線電極の電極材料、７・・・・・・フォトレジスト、
８・・・・・・ポリビニルアルコール、９・・・・・・
フォトマスク、１０・・・・・・配線電極のレジストパ
ターン、１１・・・・・・配線電極。
縁膜、３・・・・・・ゲート電極、４・・・・・・不純
物拡散層、５・・・・・・層間絶縁膜、６・・・・・・
配線電極の電極材料、７・・・・・・フォトレジスト、
８・・・・・・ポリビニルアルコール、９・・・・・・
フォトマスク、１０・・・・・・配線電極のレジストパ
ターン、１１・・・・・・配線電極。
Claims (1)
- 半導体基板の一主面上にノボラック系樹脂によるフォト
レジストを塗布する工程と、レジストを加熱する工程と
、塗布された前記レジスト表面上に同レジストより温度
の低いポリビニルアルコールを塗布する工程と、フォト
マスクを介して前記レジストを露光する工程と、現像す
る工程と、ドライエッチングする工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP883189A JPH02188911A (ja) | 1989-01-18 | 1989-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP883189A JPH02188911A (ja) | 1989-01-18 | 1989-01-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02188911A true JPH02188911A (ja) | 1990-07-25 |
Family
ID=11703730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP883189A Pending JPH02188911A (ja) | 1989-01-18 | 1989-01-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02188911A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210912A (ja) * | 2005-01-31 | 2006-08-10 | Hynix Semiconductor Inc | リセスゲートを有する半導体素子及びその製造方法 |
-
1989
- 1989-01-18 JP JP883189A patent/JPH02188911A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210912A (ja) * | 2005-01-31 | 2006-08-10 | Hynix Semiconductor Inc | リセスゲートを有する半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0290629A (ja) | 自己整合薄膜トランジスタの製造方法 | |
| JPS6323657B2 (ja) | ||
| TWI221673B (en) | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof | |
| JPH02188911A (ja) | 半導体装置の製造方法 | |
| JPS6222463B2 (ja) | ||
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| TW200535991A (en) | Composite layer method for minimizing ped effect | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JPH01128522A (ja) | レジストパターンの形成方法 | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JPS6256947A (ja) | 二層構造レジスト用平坦化層組成物 | |
| KR0159012B1 (ko) | 2층 감광막 패턴 형성방법 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| KR960002764B1 (ko) | 고해상도의 미세패턴 형성방법 | |
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPS63117422A (ja) | 半導体装置の製造方法 | |
| JPS63308316A (ja) | 半導体装置の製造方法 | |
| JPS6050925A (ja) | パタ−ン形成方法 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPS61196536A (ja) | 半導体デバイス材料とそれを用いた半導体デバイスの製造方法 |